《推挽式放大器和差动推挽式放大器.pdf》由会员分享，可在线阅读，更多相关《推挽式放大器和差动推挽式放大器.pdf（21页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103684289 A (43)申请公布日 2014.03.26 CN 103684289 A (21)申请号 201310417022.3 (22)申请日 2013.09.13 13/617,396 2012.09.14 US H03F 3/26(2006.01) H03F 3/45(2006.01) (71)申请人 英特尔移动通信有限责任公司 地址 德国诺伊比贝格 (72)发明人 A. 奈尼 M. 西蒙 H. 施托金格 W. 谢尔姆鲍尔 B-U. 克勒普泽 (74)专利代理机构 中国专利代理(香港)有限公 司 72001 代理人 马红梅 胡莉莉 (54) 发明名称。
2、 推挽式放大器和差动推挽式放大器 (57) 摘要 本发明涉及推挽式放大器和差动推挽式放大 器。 一种推挽式放大器包括放大器输入、 推式放大 器级、 挽式放大器级和倒相放大器输出。 (30)优先权数据 (51)Int.Cl. 权利要求书 6 页 说明书 9 页 附图 5 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书6页 说明书9页 附图5页 (10)申请公布号 CN 103684289 A CN 103684289 A 1/6 页 2 1. 一种推挽式放大器， 包括 ： 放大器输入 ； 推式放大器级， 其包括第一可调 RC 阻抗匹配电路和第一晶体管类型的两个晶体管，。
3、 所 述第一晶体管类型的两个晶体管被串联布置以使得所述第一晶体管类型的第一晶体管的 输出接触部和所述第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦 合 ； 挽式放大器级， 其包括第二可调 RC 阻抗匹配电路和第二晶体管类型的两个晶体管， 所 述第二晶体管类型的两个晶体管被串联布置以使得所述第二晶体管类型的第一晶体管的 输出接触部和所述第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦 合 ； 以及 倒相放大器输出 ； 其中所述推式放大器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大 器输入的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到所述放大器输。
4、入的 其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧， 并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到 彼此并且耦合到所述倒相放大器输出的其输出接触部。 2. 根据权利要求 1 所述的推挽式放大器， 其中所述推式放大器级和所述挽式放大器级 的相应 RC 阻抗匹配电路包括串联连接的可调电阻器和电容器、 或者串联连接的电阻器和 可调电容器、 或者串联连接的可调电阻器和可调电容器。 3. 根据权利要求 2 所述的推挽式放大器， 其中所述推式放大器级和所述挽式放大器级 的相应 RC 阻抗匹配电路的可调电阻器包括可编程电阻器网络， 或者其中所述。
5、推式放大器 级和所述挽式放大器级的相应 RC 阻抗匹配电路的可调电容器包括可编程电容网络。 4. 根据权利要求 1 所述的推挽式放大器， 其中所述推式放大器级和所述挽式放大器级 的相应第一晶体管的每个控制接触部经由电容器耦合到所述放大器输入。 5. 根据权利要求 1 所述的推挽式放大器， 其中所述倒相放大器输出包括电容器以便形 成 AC 耦合的输出。 6.根据权利要求1所述的推挽式放大器， 其中所述输入接触部是FET或MOSFET晶体管 的源极接触部， 其中所述输出接触部是 FET 或 MOSFET 晶体管的漏极接触部， 并且其中所述 控制接触部是 FET 或 MOSFET 晶体管的栅极接触部。
6、。 7. 根据权利要求 1 所述的推挽式放大器， 其中所述第一晶体管类型与所述第二晶体管 类型互补。 8.根据权利要求1所述的推挽式放大器， 其中所述第一晶体管类型的晶体管是PMOS晶 体管， 并且所述第二晶体管类型的晶体管是 NMOS 晶体管。 9. 根据权利要求 1 所述的推挽式放大器， 其包括电源端子， 所述电源端子包括连接到 所述推式放大器级的第一晶体管的输入接触部的 Vdd 端子和连接到所述挽式放大器级的 第一晶体管的输入接触部的 GND 端子。 10.根据权利要求9所述的推挽式放大器， 其中所述Vdd端子和所述GND端子经由电阻 器耦合到所述推式放大器级和所述挽式放大器级的第一晶体。
7、管的相应输入接触部。 11. 根据权利要求 1 所述的推挽式放大器， 其中所述推式放大器级和所述挽式放大器 权 利 要 求 书 CN 103684289 A 2 2/6 页 3 级的相应第一晶体管经由其相应的控制接触部连接到相应的控制端子， 其中能够通过在控 制端子之间施加电压来调整所述推挽式放大器的偏置。 12. 一种差动推挽式放大器， 包括 ： 具有 p 输入和 n 输入的差动输入 ； 具有 n 输出和 p 输出的差动输出 ； 以及 布置在 p 输入和 n 输出之间的第一推挽式放大器和布置在 n 输入和 p 输出之间的第二 推挽式放大器， 其中每一个推挽式放大器包括 ： 连接到 p 输入或。
8、 n 输入的放大器输入 ； 推式放大器级， 其包括第一可调 RC 阻抗匹配电路和第一晶体管类型的两个晶体管， 所 述第一晶体管类型的两个晶体管被串联布置以使得所述第一晶体管类型的第一晶体管的 输出接触部和所述第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦 合 ； 挽式放大器级， 其包括第二可调 RC 阻抗匹配电路和第二晶体管类型的两个晶体管， 所 述第二晶体管类型的两个晶体管被串联布置以使得所述第二晶体管类型的第一晶体管的 输出接触部和所述第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦 合 ； 以及 连接到 n 输出或 p 输出的倒相放大器输出 ； 其中所述推式放大。
9、器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大 器输入的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到所述放大器输入的 其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧， 并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到 彼此并且耦合到所述倒相放大器输出的其输出接触部。 13. 根据权利要求 12 所述的差动推挽式放大器， 其中所述第一推挽式放大器和所述第 二推挽式放大器的推式放大器级包括 ： 第一晶体管类型的一个或多个增益调整晶体管， 与 所述第一晶体管类型的相应第二晶体管并联布置， 以使得所述一个或多个增益调整。
10、晶体管 被连接在相应的第一公共节点和相应的倒相放大器输出之间， 其中所述第一推挽式放大器和所述第二推挽式放大器的挽式放大器级包括 ： 第二晶 体管类型的一个或多个增益调整晶体管， 与所述第二晶体管类型的相应第二晶体管并联布 置， 以使得所述一个或多个增益调整晶体被连接在相应的第二公共节点和相应的倒相放大 器输出之间。 14. 根据权利要求 13 所述的差动推挽式放大器， 其中所述推式放大器级的一个或多个 增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管， 其被连接在第一 公共节点和非倒相放大器输出之间， 以及 其中所述挽式放大器级的一个或多个增益调整晶体管中的每一个包括第二晶体管。
11、类 型的差动增益抵消晶体管， 其被连接在第二公共节点和非倒相放大器输出之间。 15. 根据权利要求 14 所述的差动推挽式放大器， 其中所述推式放大器级和所述挽式 放大器级的相应第二晶体管、 相应一个或多个增益调整晶体管和相应差动增益抵消晶体管 具有其控制接触部， 经由所述控制接触部， 能够选择性地控制所述推式放大器级和所述挽 式放大器级的相应第二晶体管、 相应一个或多个增益调整晶体管和相应差动增益抵消晶体 权 利 要 求 书 CN 103684289 A 3 3/6 页 4 管， 以便提供放大器级的逐步增益调整。 16. 根据权利要求 13 所述的差动推挽式放大器， 其中所述第一推挽式放大器。
12、的非倒相 放大器输出被连接到所述第二推挽式放大器的倒相放大器输出， 并且其中所述第二推挽式 放大器的非倒相放大器输出被连接到所述第一推挽式放大器的倒相放大器输出。 17. 根据权利要求 12 所述的差动推挽式放大器， 其中所述差动输出被耦合到第一混频 器和第二混频器， 所述第一混频器被配置成输出输入信号的正交分量， 所述第二混频器被 配置成输出输入信号的同相分量。 18. 根据权利要求 17 所述的差动推挽式放大器， 其中相应的第一混频器包括布置在第 一混频器和 n 输出之间的第一电容器和布置在第一混频器和 p 输出之间的第二电容器， 并 且其中相应的第二混频器包括布置在第二混频器和 n 输出。
13、之间的第三电容器和布置在第 二混频器和 p 输出之间的第四电容器。 19. 根据权利要求 12 所述的差动推挽式放大器， 其中所述第一推挽式放大器的倒相放 大器输出经由第一电容器耦合到 n 输出， 其中所述第二推挽式放大器的倒相放大器输出经 由第二电容器耦合到 p 输出。 20. 一种差动推挽式放大器， 包括 ： 具有 p 输入和 n 输入的差动输入 ； 具有包括第一电容器的 n 输出和包括第二电容器的 p 输出的差动输出 ； 以及 布置在 p 输入和 n 输出之间的第一推挽式放大器和布置在 n 输入和 p 输出之间的第二 推挽式放大器， 其中每个推挽式放大器包括 ： 连接到 p 输入或 n 。
14、输入的放大器输入 ； 推式放大器级， 其包括第一 RC 阻抗匹配电路和 PMOS 类型的两个 MOSFET 晶体管， 所述 第一 RC 阻抗匹配电路包括串联连接的第一可调电阻器和第一电容器， 所述 PMOS 类型的两 个 MOSFET 晶体管被串联布置以使得所述 PMOS 类型的第一 MOSFET 晶体管的输出接触部和 所述 PMOS 类型的第二 MOSFET 晶体管的输入接触部经由第一公共节点彼此耦合 ； 挽式放大器级， 其包括第二 RC 阻抗匹配电路和 NMOS 类型的两个 MOSFET 晶体管， 所述 第二 RC 阻抗匹配电路包括串联连接的第二可调电阻器和第二电容器， 所述 NMOS 类。
15、型的两 个 MOSFET 晶体管被串联布置以使得所述 NMOS 类型的第一 MOSFET 晶体管的输出接触部和 所述 NMOS 类型的第二 MOSFET 晶体管的输入接触部经由第二公共节点彼此耦合 ； 以及 连接到 n 输出或 p 输出的倒相放大器输出， 其中所述推式放大器级和所述挽式放大器级的相应第一 MOSFET 晶体管具有耦合到 所述放大器输入的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到所述放大 器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的 其第二侧， 并且其中所述推式放大器级的第二 MOSFET 晶体管和所述挽式放大器级的第二 MOSF。
16、ET 晶体管具有耦合到彼此并且耦合到所述倒相放大器输出的其输出接触部， 其中所述第一推挽式放大器和所述第二推挽式放大器的推式放大器级包括 ： PMOS 类 型的一个或多个增益调整 MOSFET 晶体管， 与所述 PMOS 类型的相应第二 MOSFET 晶体管并联 布置， 以使得所述一个或多个增益调整 MOSFET 晶体管被连接在相应的第一公共节点和相 应的倒相放大器输出之间， 其中所述第一推挽式放大器和所述第二推挽式放大器的挽式放 大器级包括 ： NMOS 类型的一个或多个增益调整 MOSFET 晶体管， 与所述 NMOS 类型的相应第 权 利 要 求 书 CN 103684289 A 4 4。
17、/6 页 5 二 MOSFET 晶体管并联布置， 以使得所述一个或多个增益调整 MOSFET 晶体管被连接在相应 的第二公共节点和相应的倒相放大器输出之间， 其中所述推式放大器级的一个或多个增益调整MOSFET晶体管中的每一个包括PMOS类 型的差动增益抵消 MOSFET 晶体管， 其被连接在相应的第一公共节点和相应的非倒相放大 器输出之间， 其中所述挽式放大器级的一个或多个增益调整 MOSFET 晶体管中的每一个包 括 NMOS 类型的差动增益抵消 MOSFET 晶体管， 其被连接在相应的第二公共节点和相应的非 倒相放大器输出之间， 其中所述第一推挽式放大器的非倒相放大器输出被连接到所述第二。
18、推挽式放大器的 倒相放大器输出， 并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一 推挽式放大器的倒相放大器输出。 21. 一种收发器电路， 包括 ： 第一差动推挽式放大器， 其包括 ： 差动输入， 其具有 p 输入和 n 输入 ； 差动输出， 其具有 n 输出和 p 输出并且耦合到被配置成输出输入信号的正交分量的第 一混频器和被配置成输出输入信号的同相分量的第二混频器 ； 布置在 p 输入和 n 输出之间的第一推挽式放大器和布置在 n 输入和 p 输出之间的第二 推挽式放大器， 其中每一个推挽式放大器包括 ： 连接到 p 输入或 n 输入的放大器输入 ； 推式放大器级， 其包括。
19、 ： 第一可调 RC 阻抗匹配电路 ； 第一晶体管类型的两个晶体管， 其 被串联布置以使得所述第一晶体管类型的第一晶体管的输出接触部和所述第一晶体管类 型的第二晶体管的输入接触部经由第一公共节点彼此耦合 ； 和所述第一晶体管类型的一个 或多个增益调整晶体管， 其与所述第一晶体管类型的第二晶体管并联布置， 以使得所述第 一晶体管类型的一个或多个增益调整晶体管被连接在所述第一公共节点和倒相放大器输 出之间， 其中所述第一晶体管类型的一个或多个增益调整晶体管中的每一个包括第一晶体管 类型的差动增益抵消晶体管， 其被连接在所述第一公共节点和非倒相放大器输出之间， 挽式放大器级， 其包括 ： 第二可调 。
20、RC 阻抗匹配电路 ； 第二晶体管类型的两个晶体管， 其 被串联布置以使得所述第二晶体管类型的第一晶体管的输出接触部和所述第二晶体管类 型的第二晶体管的输入接触部经由第二公共节点彼此耦合 ； 和所述第二晶体管类型的一个 或多个增益调整晶体管， 其与所述第二晶体管类型的第二晶体管并联布置， 以使得所述第 二晶体管类型的一个或多个增益调整晶体管被连接在所述第二公共节点和倒相放大器输 出之间， 其中所述第二晶体管类型的一个或多个增益调整晶体管中的每一个包括第二晶体管 类型的差动增益抵消晶体管， 其被连接在所述第二公共节点和非倒相放大器输出之间， 其中所述倒相放大器输出被连接到 n 输出或 p 输出，。
21、 其中所述推式放大器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大 器输入的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到所述放大器输入的 其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧， 并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到 权 利 要 求 书 CN 103684289 A 5 5/6 页 6 彼此并且耦合到所述倒相放大器输出的其输出接触部， 其中所述第一推挽式放大器的非倒相放大器输出被连接到所述第二推挽式放大器的 倒相放大器输出， 并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一 推挽。
22、式放大器的倒相放大器输出。 22. 根据权利要求 21 所述的收发器电路， 包括第二差动推挽式放大器， 其中所述第一 差动推挽式放大器的差动输入被连接到所述第二差动推挽式放大器的差动输入。 23. 根据权利要求 22 所述的收发器电路， 其中所述第一差动推挽式放大器和所述第二 差动推挽式放大器的差动输入被耦合到移动通信设备的天线。 24. 根据权利要求 21 所述的收发器电路， 其中所述第一差动推挽式放大器和所述第二 差动推挽式放大器的相应n输出包括第一电容器， 并且相应p输出包括第二电容器， 电容器 被布置成使得相应的第一混频器和第二混频器被 AC 耦合。 25. 一种移动通信设备， 包括 。
23、： 收发器电路， 其包括至少一个差动推挽式放大器， 该差动推挽式放大器包括 ： 差动输入， 其具有 p 输入和 n 输入 ； 差动输出， 其具有 n 输出和 p 输出并且耦合到被配置成输出输入信号的正交分量的第 一混频器和被配置成输出输入信号的同相分量的第二混频器 ； 布置在 p 输入和 n 输出之间的第一推挽式放大器和布置在 n 输入和 p 输出之间的第二 推挽式放大器， 其中每一个推挽式放大器包括 ： 连接到 p 输入或 n 输入的放大器输入 ； 推式放大器级， 其包括 ： 第一可调 RC 阻抗匹配电路 ； 第一晶体管类型的两个晶体管， 其 被串联布置以使得所述第一晶体管类型的第一晶体管的。
24、输出接触部和所述第一晶体管类 型的第二晶体管的输入接触部经由第一公共节点彼此耦合 ； 和所述第一晶体管类型的一个 或多个增益调整晶体管， 其与所述第一晶体管类型的第二晶体管并联布置， 以使得所述第 一晶体管类型的一个或多个增益调整晶体管被连接在所述第一公共节点和倒相放大器输 出之间， 其中所述第一晶体管类型的一个或多个增益调整晶体管中的每一个包括第一晶体管 类型的差动增益抵消晶体管， 其被连接在所述第一公共节点和非倒相放大器输出之间， 挽式放大器级， 其包括 ： 第二可调 RC 阻抗匹配电路 ； 和第二晶体管类型的两个晶体管， 其被串联布置以使得所述第二晶体管类型的第一晶体管的输出接触部和所述。
25、第二晶体管 类型的第二晶体管的输入接触部经由第二公共节点彼此耦合 ； 和所述第二晶体管类型的一 个或多个增益调整晶体管， 其与所述第二晶体管类型的第二晶体管并联布置， 以使得所述 第二晶体管类型的一个或多个增益调整晶体管被连接在所述第二公共节点和倒相放大器 输出之间， 其中所述第二晶体管类型的一个或多个增益调整晶体管中的每一个包括第二晶体管 类型的差动增益抵消晶体管， 其被连接在所述第二公共节点和非倒相放大器输出之间， 其中所述倒相放大器输出被连接到 n 输出或 p 输出， 其中所述推式放大器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大 器输入的其控制接触部， 其中相应的可调 RC 。
26、阻抗匹配电路具有耦合到所述放大器输入的 其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧， 权 利 要 求 书 CN 103684289 A 6 6/6 页 7 并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到 彼此并且耦合到所述第一推挽式放大器和所述第二推挽式放大器的相应倒相放大器输出 的其输出接触部， 其中所述第一推挽式放大器的非倒相放大器输出被连接到所述第二推挽式放大器的 倒相放大器输出， 并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一 推挽式放大器的倒相放大器输出。 权 利 要 求 书 CN 103684289 A。
27、 7 1/9 页 8 推挽式放大器和差动推挽式放大器 技术领域 0001 本发明的实施例涉及推挽式放大器、 差动推挽式放大器、 包括差动推挽式放大器 的收发器电路以及具有收发器电路的移动通信设备。 背景技术 0002 大多数具有高吞吐量的现代通信设备或通信系统依赖于多输入 - 输出构思来支 持更宽的传输带宽。例如， 4G LTE 高级标准规定载波聚合解决方案 （CA） 以将其有效带宽扩 充到超过 20MHz。载波聚合构思建议聚合多个分量载波以便形成更大的总传输带宽。在带 内区域聚合的情况下， 分量载波落入到具有一个物理输入端口的相同频带中。 因此， 存在对 分量载波的高效分离的需要。 发明内容。
28、 0003 本发明的实施例提供了一种推挽式放大器， 其包括放大器输入、 推式放大器级、 挽 式放大器级和倒相放大器输出。所述推式放大器级包括第一可调 RC 阻抗匹配电路和第一 晶体管类型的两个晶体管， 所述第一晶体管类型的两个晶体管被串联布置以使得该第一晶 体管类型的第一晶体管的输出接触部和该第一晶体管类型的第二晶体管的输入接触部经 由第一公共节点彼此耦合。所述挽式放大器级包括第二可调 RC 阻抗匹配电路和第二晶体 管类型的两个晶体管， 所述第二晶体管类型的两个晶体管被串联布置以使得该第二晶体管 类型的第一晶体管的输出接触部和该第二晶体管类型的第二晶体管的输入接触部经由第 二公共节点彼此耦合。。
29、 推式放大器级和挽式放大器级的相应第一晶体管具有耦合到所述放 大器输入的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到所述放大器输入 的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二 侧， 并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有输出 到彼此并且输出到倒相放大器输出的其输出接触部。 0004 另一实施例提供了一种差动推挽式放大器， 其包括差动输入、 差动输出、 第一推挽 式放大器和第二推挽式放大器。该差动输入具有 p 输入和 n 输入， 其中该差动输出具有 n 输出和 p 输出。第一推挽式放大器被布置在 p 输入和 n 输。
30、出之间， 并且第二推挽式放大器 被布置在 n 输入和 p 输出之间。每一个推挽式放大器包括 ： 连接到所述 p 输入或 n 输入的 放大器输入、 推式放大器级、 挽式放大器级和连接到所述 n 输出或 p 输出的倒相放大器输 出。所述推式放大器级包括第一可调 RC 阻抗匹配电路和第一晶体管类型的两个晶体管， 所 述第一晶体管类型的两个晶体管被串联布置以使得该第一晶体管类型的第一晶体管的输 出接触部和第二晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合。 所述 挽式放大器级包括第二可调 RC 阻抗匹配电路和第二晶体管类型的两个晶体管， 所述第二 晶体管类型的两个晶体管被串联布置以使得该第。
31、二晶体管类型的第一晶体管的输出接触 部和该第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合。 推式放大 器级和挽式放大器级的相应第一晶体管具有耦合到所述放大器输入的其控制接触部， 其中 说 明 书 CN 103684289 A 8 2/9 页 9 相应的可调 RC 阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式 放大器级和所述挽式放大器级的相应公共节点的其第二侧， 并且其中所述推式放大器级的 第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到倒相放大器输 出的其输出接触部。 0005 另一实施例提供了一种差动挽式放大器， 其包括差动输入、 差动输出。
32、、 第一推挽式 放大器和第二推挽式放大器。该差动输入具有 p 输入和 n 输入， 其中该差动输出具有包括 第一电容器的 n 输出和包括第二电容器的 p 输出。所述第一推挽式放大器被布置在 p 输 入和 n 输出之间， 并且所述第二推挽式放大器被布置在 n 输入和 p 输出之间。每一个推挽 式放大器包括 ： 连接到所述 p 输入或 n 输入的放大器输入、 推式放大器级、 挽式放大器级和 连接到所述 n 输出或 p 输出的倒相输出。所述推式放大器级包括第一 RC 阻抗匹配电路和 PMOS 类型的两个 MOSFET 晶体管， 所述第一 RC 阻抗匹配电路包括串联连接的第一可调电阻 器和第一电容器， 。
33、所述 PMOS 类型的两个 MOSFET 晶体管被串联布置以使得该 PMOS 类型的 第一 MOSFET 晶体管的输出接触部和 PMOS 类型的第二 MOSFET 晶体管的输入接触部经由第 一公共节点彼此耦合。所述挽式放大器级包括第二 RC 阻抗匹配电路和 NMOS 类型的两个 MOSFET 晶体管， 所述第二 RC 阻抗匹配电路包括串联连接的第二可调电阻器和第二电容器， 所述 NMOS 类型的两个 MOSFET 晶体管被串联布置以使得该 NMOS 类型的第一 MOSFET 晶体管 的输出接触部和该NMOS类型的第二MOSFET晶体管的输入接触部经由第二公共节点彼此耦 合。推式放大器级和挽式放。
34、大器级的相应第一 MOSFET 晶体管具有耦合到所述放大器输入 的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到所述放大器输入的其第一 侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧， 并且其 中所述推式放大器级的第二MOSFET晶体管和所述挽式放大器级的第二MOSFET晶体管具有 耦合到彼此并且耦合到倒相放大器输出的其输出接触部。 所述第一和第二推挽式放大器的 推式放大器级包括 ： PMOS 类型的一个或多个增益调整 MOSFET 晶体管， 与所述 PMOS 类型的 相应第二 MOSFET 晶体管并联布置， 以使得该一个或多个增益调整 MOSFET 晶体。
35、管连接在这 些相应的第一公共节点和相应的倒相放大器输出之间， 其中所述第一和第二推挽式放大器 的挽式放大器级包括 ： NMOS 类型的一个或多个增益调整 MOSFET 晶体管， 与所述 NMOS 类型 的相应第二 MOSFET 晶体管并联布置， 以使得该一个或多个增益调整 MOSFET 晶体管连接在 相应的第二公共节点和相应的放大器输出之间。 所述推式放大器级的一个或多个增益调整 MOSFET 晶体管中的每一个都包括 PMOS 类型的差动增益抵消 MOSFET 晶体管， 其被连接在相 应的第一公共节点和相应的非倒相放大器输出之间， 其中所述挽式放大器级的一个或多个 增益调整 MOSFET 晶体。
36、管中的每一个都包括 NMOS 类型的差动增益抵消 MOSFET 晶体管， 其被 连接在相应的第二公共节点和相应的非倒相放大器输出之间。 所述第一推挽式放大器的非 倒相放大器输出被连接到第二推挽式放大器的倒相放大器输出， 并且其中所述第二推挽式 放大器的非倒相放大器输出被连接到所述第一推挽式放大器的倒相放大器输出。 0006 另一实施例提供了一种收发器电路， 其包括第一差动推挽式放大器。该第一差动 推挽式放大器包括差动输入、 差动输出、 第一推挽式放大器和第二推挽式放大器。 该差动输 入具有 p 输入和 n 输入， 其中该差动输出具有 n 输出和 p 输出并且耦合到第一混频器和第 二混频器， 该。
37、第一混频器被配置成输出输入信号的正交分量 （Q） ， 该第二混频器被配置成输 出输入信号的同相分量 （I） 。所述第一推挽式放大器被布置在 p 输入和 n 输出之间， 并且 说 明 书 CN 103684289 A 9 3/9 页 10 所述第二推挽式放大器被布置在 n 输入和 p 输出之间。每一个推挽式放大器包括 ： 连接到 所述 p 输入或 n 输出的放大器输入、 推式放大器级和挽式放大器级。该推式放大器级包括 ： 第一可调 RC 阻抗匹配电路 ； 第一晶体管类型的两个晶体管， 其被串联布置以使得该第一晶 体管类型的第一晶体管的输出接触部和该第一晶体管类型的第二晶体管的输入接触部经 由第一。
38、公共节点彼此耦合 ； 和所述第一晶体管类型的一个或多个增益调整晶体管， 其与所 述第一晶体管类型的第二晶体管并联布置， 以使得所述第一晶体管类型的一个或多个增益 调整晶体管被连接在所述第一公共节点和倒相放大器输出之间。 第一晶体管类型的一个或 多个增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管， 其被连接在 所述第一公共节点和非倒相放大器输出之间。 该挽式放大器级包括 ： 第二可调RC阻抗匹配 电路 ； 第二晶体管类型的两个晶体管， 其被串联布置以使得该第二晶体管类型的第一晶体 管的输出接触部和该第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此 耦合 ； 和所述第二晶。
39、体管类型的一个或多个增益调整晶体管， 其与所述第二晶体管类型的 第二晶体管并联布置， 以使得所述第二晶体管类型的一个或多个增益调整晶体管被连接在 所述第二公共节点和倒相放大器输出之间。 所述第二晶体管类型的一个或多个增益调整晶 体管中的每一个包括第二晶体管类型的差动增益抵消晶体管， 其被连接在第二公共节点和 非倒相放大器输出之间。该倒相放大器输出被连接到 n 输出或 p 输出。推式放大器级和挽 式放大器级的相应第一晶体管具有耦合到该放大器输入的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及也耦合到所述推式放大器级 和所述挽式放大器级的相应公共节点的其第。
40、二侧， 并且其中所述推式放大器级的第二晶体 管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到倒相放大器输出的其输 出接触部。 该第一推挽式放大器的非倒相放大器输出被连接到第二推挽式放大器的倒相输 出， 并且其中该第二推挽式放大器的非倒相放大器输出被连接到第一推挽式放大器的倒相 放大器输出。 0007 另一实施例提供了一种移动通信设备， 其包括收发器电路， 该收发器电路包括至 少一个差动推挽式放大器。 该差动推挽式放大器包括不同的差动输入、 差动输出、 第一推挽 式放大器和第二推挽式放大器。 该差动输入具有p输入和n输入， 并且其中该差动输出具有 n 输出和 p 输出并且耦合到被配置成输。
41、出输入信号的正交分量的第一混频器和被配置成输 出输入信号的同相分量的第二混频器。所述第一推挽式放大器被布置在 p 输入和 n 输出之 间， 并且所述第二推挽式放大器被布置在 n 输入和 p 输出之间。每一个推挽式放大器包括 连接到所述 p 输入或 n 输入的放大器输入、 推式放大器级和挽式放大器级。该推式放大器 级包括 ： 第一可调 RC 阻抗匹配电路 ； 第一晶体管类型的两个晶体管， 其被串联布置以使得 第一晶体管类型的第一晶体管的输出接触部和该第一晶体管类型的第二晶体管的输入接 触部经由第一公共节点彼此耦合 ； 和所述第一晶体管类型的一个或多个增益调整晶体管， 其与所述第一晶体管类型的第二。
42、晶体管并联布置， 以使得所述第一晶体管类型的一个或多 个增益调整晶体管被连接在所述第一公共节点和倒相放大器输出之间。 所述第一晶体管类 型的一个或多个增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管， 其被连接在所述第一公共节点和非倒相放大器输出之间。该挽式放大器级包括 ： 第二可调 RC 阻抗匹配电路 ； 和第二晶体管类型的两个晶体管， 其被串联布置以使得该第二晶体管类 型的第一晶体管的输出接触部和该第二晶体管类型的第二晶体管的输入接触部经由第二 说 明 书 CN 103684289 A 10 4/9 页 11 公共节点彼此耦合 ； 和所述第二晶体管类型的一个或多个增益调整晶体。
43、管， 其与所述第二 晶体管类型的第二晶体管并联布置， 以使得所述第二晶体管类型的一个或多个增益调整晶 体管被连接在所述第二公共节点和倒相放大器输出之间。 所述第二晶体管类型的一个或多 个增益调整晶体管中的每一个包括第二晶体管类型的差动增益抵消晶体管， 其被连接在所 述第二公共节点和非倒相放大器输出之间。 推式放大器级和挽式放大器级的相应第一晶体 管具有耦合到放大器输入的其控制接触部， 其中相应的可调 RC 阻抗匹配电路具有耦合到 所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公 共节点的其第二侧， 并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二 晶体管。
44、具有耦合到彼此并且耦合到所述第一和第二推挽式放大器的相应倒相放大器输出 的其输出接触部。倒相放大器输出被连接到 n 输出或 p 输出。该第一推挽式放大器的非倒 相放大器输出被连接到第二推挽式放大器的倒相放大器输出， 并且其中该第二推挽式放大 器的非倒相放大器输出被连接到第一推挽式放大器的倒相放大器输出。 附图说明 0008 下面关于附图来描述本发明的实施例。 0009 图 1 示出通信系统和具有收发器的移动通信设备的框图， 所述收发器具有改进的 推挽式放大器 ； 图 2 示出包括改进的推挽式放大器的差动推挽式放大器的示例性实施方式的框图， 所 述改进的推挽式放大器具有可调阻抗匹配电路 ； 图 。
45、3 示出包括改进的推挽式放大器的差动推挽式放大器的示例性实施方式的框图， 所 述改进的推挽式放大器具有用于增益调整或增益抵消的装置 ； 以及 图 4a 和 4b 示出具有改进的差动推挽式放大器的收发器的示例性实施方式的框图。 具体实施方式 0010 随后将参考图 1 和图 4 讨论本文公开的教导的不同实施例。下面， 相同附图标记 被提供给具有相同或相似功能的对象， 以使得在不同实施例内由相同附图标记指代的对象 可互换并且其描述相互适用。 0011 图 1 示出经由空中接口的下行链路端口 14a 和上行链路端口 14b 连接的基站 10 和移动通信设备 12。该移动通信设备 12 包括收发器 1。
46、6， 示出了该收发器 16 的放大视图。 0012 收发器 16 被连接到天线 18 并包括模拟前端和基带处理器 20。该模拟前端包括 信号分路器 （divider） 元件 22（例如循环器 （circulator） ） 、 接收器 24 和发射器 （未示出） 。 该接收器 24 被布置在信号分路器元件 22 和基带处理器 20 之间， 并在一个实施例中包括多 个并行信号路径 28a 和 28b， 其中每个信号路径 28a 和 28b 都经由接收器 24 的差动输入 26 连接到分路器元件 22。每个信号路径 28a 和 28b 包括相应的差动放大器 30a 和 30b 以及相 应的混频器装置。
47、 32a 和 32b， 混频器装置 32a 和 32b 被布置在放大器 30a 和 30b 与基带处理 器 20 之间。 0013 如上所讨论的那样， 载波聚合是一种用于增加基站 10 和移动通信设备 12 之间的 下行链路14a和上行链路14b的带宽的解决方案。 因此， 将多个分量载波34a和34b聚合以 形成用于下行链路端口 14a 或上行链路 14b 的大的检修 （overhaul） 传输带宽。下面的讨论 说 明 书 CN 103684289 A 11 5/9 页 12 涉及下行链路 14a， 但是也能够传送到上行链路 14b。被用于下行链路 14b 的两个载波 34a 和 34b 由接。
48、收器 24 接收。更详细地， 经由一个天线 18、 将进入和外出信号分发给接收器 24 和发射器 （未示出） 的信号分路器元件 22、 以及接收器 24， 接收第一和第二载波 34a 和 34b。 在载波聚合的情况下， 经由第一信号路径 28a 来接收和处理第一载波 34a， 其中经由第二信 号路径 28b 来接收和处理第二载波 34b。因为两个分量载波 34a 和 34b 落入到具有一个物 理输入端口 （差动输入 26） 的相同频带中， 所以分量载波 34a 和 34b 被分离， 以使得可以在 两个分离的输入路径 28a 和 28b 中处理它们。下面， 将讨论用于分量载波 34a 和 34b。
49、 的分 离的现有技术解决方案， 之后将讨论其改进方法。 0014 应用于 Wifi 和 Edge-Evo 的现有技术解决方案是 ： 通过使用多个天线将载波分离 移位到收发器芯片之外。另一现有技术解决方案是 ： 将连接到一个天线的功率分配器集成 到差动输入 26 中， 其中功率分配器执行分离， 或者更详细地， 执行阻抗匹配。这样的芯片外 功率分配器可能导致附加的损耗、 更大的板面积、 更高的 BOM 成本和更大的芯片尺寸。因 此， 存在对改进方法的需要， 根据该改进方法， 分别在接收器芯片和接收器 24 内部完成分 量载波 34a 和 34b 的分离。 0015 通过针对差动放大器 30a 和 30b 使用新放大器类型， 完成了接收器 28 中的分量载 波 34a 和 34b 的分离。归因于改进的差动放大器 30a 和 30b， 信号路径 28a 和 28b 可以经由 差动输入 26 直接连接到天线 18， 而不是经由功率分配器和信号分路器元件 28。因此， 每一 个推挽式放大器 30a 和 30b 都包括用于阻抗匹配的装置。因此， 具有推挽式配置的差动放 大器 30a 和 30b（也被称为低噪声放大器 （LNA 电路） ） 可以进一步扩展到具有单个输入和多 个输出的载波聚合架构。这样的架构导致小的芯片尺寸， 并且因此导致小。