《存储器系统.pdf》由会员分享，可在线阅读，更多相关《存储器系统.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103678188 A (43)申请公布日 2014.03.26 CN 103678188 A (21)申请号 201310068682.5 (22)申请日 2013.03.05 196157/2012 2012.09.06 JP G06F 13/16(2006.01) (71)申请人 株式会社 东芝 地址 日本东京都 (72)发明人 松永直记 (74)专利代理机构 北京市中咨律师事务所 11247 代理人 刘薇 陈海红 (54) 发明名称 存储器系统 (57) 摘要 提供一种很难受到来自存储器控制器的热的 影响的存储器系统。实施方式的存储器系统具备 多个非易失性存储。
2、器芯片和基于固件控制上述非 易失性存储器芯片的存储器控制器。上述固件被 写入在距离上述存储器控制器最远处配置的上述 非易失性存储器芯片中。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 5 页 附图 10 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书5页 附图10页 (10)申请公布号 CN 103678188 A CN 103678188 A 1/1 页 2 1. 一种存储器系统， 包括 ： 多个非易失性存储器芯片 ； 以及 存储器控制器， 其基于固件控制上述非易失性存储器芯片 ； 其特征在于， 上述固件被写入在距离上述存储。
3、器控制器最远处配置的上述非易失性存储器芯片中。 2. 根据权利要求 1 所述的存储器系统， 其特征在于， 包含表示主机指定的逻辑地址与在上述非易失性存储器芯片上的物理地址的对应的 变换表的管理数据也被写入在距离上述存储器控制器最远处配置的上述非易失性存储器 芯片中。 3. 一种存储器系统， 包括 ： 多个非易失性存储器芯片 ； 以及 存储器控制器， 其具有写入芯片决定部和写入方式决定部 ； 其特征在于， 当上述写入芯片决定部决定了向在距离上述存储器控制器最近处配置的上述非易失 性存储器芯片写入时， 上述写入方式决定部以 2 值记录方式执行写入 ； 当上述写入芯片决定部决定了向在距离上述存储器控。
4、制器最远处配置的上述非易失 性存储器芯片写入时， 上述写入方式决定部以大于等于 3 值的多值记录方式执行写入。 4. 一种存储器系统， 包括 ： 多个非易失性存储器芯片 ； 以及 存储器控制器， 其具有写入芯片决定部和写入方式决定部 ； 其特征在于， 当上述写入芯片决定部决定了向与上述存储器控制器的距离小于等于预定值的上述 非易失性存储器芯片写入时， 上述写入方式决定部以 2 值记录方式执行写入 ； 当上述写入芯片决定部决定了向与上述存储器控制器的距离比预定值大的上述非易 失性存储器芯片写入时， 上述写入方式决定部以大于等于 3 值的多值记录方式执行写入。 5. 一种存储器系统， 包括 ： 多。
5、个非易失性存储器芯片 ； 存储器控制器， 其具有损耗平衡控制部 ； 以及 存储器， 其管理对与上述存储器控制器的距离越近的上述非易失性存储器芯片分配值 越大的权重系数的权重系数表和每一个上述非易失性存储器芯片的改写次数计数器 ； 其特征在于， 上述存储器控制器在向上述非易失性存储器芯片的写入发生时将该非易失性存储器 芯片的上述改写次数计数器只计数增加分配给该非易失性存储器芯片的权重系数， 上述损 耗平衡控制部选择写入目的地的上述非易失性存储器芯片， 以使得每一个上述非易失性存 储器芯片的改写次数计数器的改写次数平均化。 权 利 要 求 书 CN 103678188 A 2 1/5 页 3 存储。
6、器系统 0001 相关申请 0002 本申请以日本专利申请 2012-196157（申请日 ： 2012 年 9 月 6 日） 为基础， 并享受 其优先权。本申请通过参考该日本专利申请而包含该日本专利申请的全部内容。 技术领域 0003 本发明的实施方式涉及存储器系统。 背景技术 0004 随着非易失性半导体存储装置的高速化， 这种装置上的零件有发热、 消耗电力增 加的趋势。 进一步地， 随着这种装置的小型化， 即使是同样的热量， 也由于设备的小型化， 与 以前相比， 零件间的距离缩短， 因此， 如果存在发热的零件， 则容易受到该热的影响。 这种装 置的控制器承担各种任务的部分的发热变大。因此。
7、， 热对非易失性半导体的可靠性的影响 不可忽视。 发明内容 0005 本发明的一个实施方式的目的在于提供一种很难受到来自存储器控制器的热的 影响的存储器系统。 0006 本发明的一种实施方式的存储器系统包括多个非易失性存储器芯片和基于固件 控制上述非易失性存储器芯片的存储器控制器。 上述固件被写入在距离上述存储器控制器 最远处配置的上述非易失性存储器芯片中。 附图说明 0007 图 1 是表示实施方式的存储器系统的构成的图。 0008 图 2 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0009 图 3 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统。
8、的构成的图。 0010 图 4 是表示隔着安装基板而在与存储器控制器相反一侧的背面配置的 NAND 芯片 的图。 0011 图 5 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0012 图 6 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0013 图 7 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0014 图 8 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0015 图 9 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0016 图 10 是表示。
9、着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0017 图 11 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0018 图 12 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0019 图 13 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 说 明 书 CN 103678188 A 3 2/5 页 4 0020 图 14 是表示着眼于存储器控制器和 NAND 芯片的配置的存储器系统的构成的图。 0021 图 15 是表示第 2 实施方式的存储器系统的构成的图。 0022 图 16 是表示。
10、第 3 实施方式的存储器系统的构成的图。 0023 图 17 是表示涉及第 3 实施方式的数据保持寿命的改写次数依赖性的图。 0024 图 18 是表示涉及第 3 实施方式的权重系数表的图。 0025 符号说明 ： 0026 1 ： 存储器系统 ； 2 ： 存储器控制器 ； 3 ： DRAM ； 4 ： 主机接口 ； 5 ： 主机 ； 10、 100 ： NAND 芯 片 具体实施方式 0027 以下参照附图详细说明实施方式所涉及的存储器系统。另外， 本发明并不限于这 些实施方式。 0028 第 1 实施方式 0029 图 1 是表示第 1 实施方式的存储器系统 1 的构成的图。在作为 SSD。
11、 （固态驱动器） 等非易失性半导体存储装置的存储器系统1中， 一般地， 存储器控制器2被配置在经由电源 电路靠近端子的位置， NAND 芯片 10、 11、 16、 100 被配置在基板上的空闲位置处以维持 等效布线。在此， 多个 NAND 芯片 10、 11、 16、 100 距离控制器 2 的位置各自不同。 0030 一般地， 已经知道非易失性半导体的数据保持性能是温度的函数， 温度越高， 保持 时间越短。如果考虑存储器控制器 2 在存储器系统 1 的基板上的零件中发热最多， 则一般 认为在多个 NAND 芯片 10、 11、 16、 100 中， 也是距离控制器 2 最近而最容易受到热的。
12、影 响的 NAND 芯片 10 最容易劣化， 距离存储器控制器 2 最远而最难受到热的影响的 NAND 芯片 100 最难以劣化。 0031 因此， 在本实施方式中， 规定存储器系统 1 的操作并在出厂时写入的固件 （FW） 等 被写入距离存储器控制器 2 最远的 NAND 芯片 100 中。存储器控制器 2 基于固件来控制对 NAND 芯片 10、 11、 、 16、 100 的数据写入等操作。此外， 表示主机指定的逻辑地址与在 NAND 芯片上的物理地址的对应的逻辑物理变换表和 / 或其变更日志等管理数据也被写入距离 存储器控制器 2 最远的 NAND 芯片 100 中。此外， 数据写入方。
13、法并不限于上述固件和 / 或管 理数据， 还可包含用户数据， 可以是全部大于等于 3 值的多值记录 （MLC， 多级单元） 方式， 也 可以是全部 2 值记录 （SLC， 单级单元） 方式。此外， 在 NAND 芯片 100 中， 也可以是只有上述 固件和 / 或管理数据以 2 值记录方式写入， 而其它数据以大于等于 3 值的多值记录方式写 入。此外， 也可以是 NAND 芯片 100 以 2 值记录方式写入， 其它 NAND 芯片以大于等于 3 值的 多值记录方式写入。 0032 在此， 1 个 NAND 芯片 100 具有多个块。各个块是数据擦除单位。此外， 1 个块具有 多个页。各个页是。
14、数据写入和读出单位。此外， 各个页具有多个存储单元。在多值记录方 式的情况下， 可以在一个存储单元中记录多个位的数据。在 2 值记录方式的情况下， 可以在 1 个存储单元中记录 1 位的数据。 0033 作为着眼于存储器控制器 2 和 NAND 芯片的配置的存储器系统 1 的构成， 并不限于 图 1， 也可以考虑图 2 图 14 那样的变形。在此， 虚线框， 如图 4 所示， 表示隔着安装基板而 在与存储器控制器 2 相反一侧的背面配置的 NAND 芯片。 说 明 书 CN 103678188 A 4 3/5 页 5 0034 在图2、 图3以及图5图14的情况下， 固件或管理数据也被写入距离。
15、存储器控制 器 2 最远的 NAND 芯片 100 中。但是， 例如， 在图 6 等中， 即使物理的距离是 NAND 芯片 100 距 离存储器控制器 2 最远， 但在考虑安装基板的隔热效果的情况下， 也可能有在背面的 NAND 芯片 50 最难以受到热的影响的情况。在这种情况下， 固件或者管理数据也可以写入 NAND 芯片 50 中。 0035 第 2 实施方式 0036 在非易失性半导体存储装置中， 一般地， 以大于等于 3 值的多值记录 （MLC） 方式写 数据， 但也存在例如系统数据等有的数据以2值记录 （SLC） 方式写入的情况。 2值记录 （SLC） 方式与大于等于 3 值的多值记。
16、录 （MLC） 方式相比， 在耐劣化性方面更优异。换句话说， 2 值 记录 （SLC） 方式与大于等于 3 值的多值记录 （MLC） 方式相比， 可靠性更高。 0037 因此， 在图 15 所示的本实施方式的存储器系统 1 中， 在距离存储器控制器 2 近的 容易受到热的影响的 NAND 芯片中以 2 值记录 （SLC） 方式写入数据， 在距离存储器控制器 2 远的难以受到热的影响的 NAND 芯片中存储作为大于等于 3 值的多值记录 （MLC） 方式的数 据。由此， 能够将作为非易失性半导体存储装置的存储器系统 1 的劣化特性最佳化。即， 如 果存储器控制器 2 经由主机接口 4 取得来自主。
17、机 5 的数据写入指示， 则写入芯片决定部 21 决定将该数据写入哪个 NAND 芯片中。 0038 根据写入芯片决定部 21 决定的 NAND 芯片， 写入方式决定部 22 在距离存储器控制 器 2 最近的容易受到热的影响的 NAND 芯片中以 2 值记录 （SLC） 方式写入数据， 并在距离存 储器控制器2最远的难以受到热的影响的NAND芯片中以大于等于3值的多值记录 （MLC） 方 式写入数据。 0039 此外 / 或者， 写入方式决定部 22 在写入芯片决定部 21 决定的 NAND 芯片与存储器 控制器 2 的距离小于等于预定值时， 在该 NAND 芯片中以 2 值记录 （SLC） 。
18、方式写入数据， 在 距离比预定值大时， 在该 NAND 芯片中以大于等于 3 值的多值记录 （MLC） 方式写入数据。 0040 以下示出写入方式决定部 22 的写入的具体例子。 0041 例如， 在图1的例子中， 在包含了距离存储器控制器2最近的NAND芯片10的NAND 芯片 10 14 中以 2 值记录方式写入数据， 在包含了距离存储器控制器 2 最远的 NAND 芯片 100 的 NAND 芯片 15、 16、 100 中， 以 4 值记录方式写入数据。 0042 此外， 在图 2、 图 3、 图 5 的例子中， 在包含了距离存储器控制器 2 最近的 NAND 芯片 10 的 NAND。
19、 芯片 10 13 中以 2 值记录方式写入数据， 在距离存储器控制器 2 次近的 NAND 芯片2023中以4值记录方式写入数据， 在距离存储器控制器2更次近的NAND芯片30 33中以8值记录方式写入数据， 在包含了距离存储器控制器2最远的NAND芯片100的NAND 芯片 100 103 中以 16 值记录方式写入数据。 0043 此外， 在图 8、 图 10、 图 12 的例子中， 在距离存储器控制器 2 最近的 NAND 芯片 10 中以 2 值记录方式写入数据， 在距离存储器控制器 2 次近的 NAND 芯片 20 中以 4 值记录方 式写入数据， 在距离存储器控制器 2 更次近的。
20、 NAND 芯片 30 中以 8 值记录方式写入数据， 在 距离存储器控制器 2 最远的 NAND 芯片 100 中以 16 值记录方式写入数据。 0044 此外， 在图 9、 图 11 的例子中， 在距离存储器控制器 2 最近的 NAND 芯片 10、 11 中 以 2 值记录方式写入数据， 在距离存储器控制器 2 最远的 NAND 芯片 100、 101 中以 4 值记录 方式写入数据。此外， 在图 13、 图 14 的例子中， 在距离存储器控制器 2 最近的 NAND 芯片 10 说 明 书 CN 103678188 A 5 4/5 页 6 中以 2 值记录方式写入数据， 在距离存储器控。
21、制器 2 最远的 NAND 芯片 100 中以 8 值记录方 式写入数据， 其它 NAND 芯片根据受到存储器控制器 2 的热的影响的程度， 以 2 值和 8 值之 间的级别执行写入。 0045 如以上所说明的， 距离存储器控制器 2 最近的 NAND 芯片以最少的级别进行写入， 距离存储器控制器 2 最远的 NAND 芯片以最多的级别进行写入， 其间的 NAND 芯片则是受到 存储器控制器 2 的热的影响越少则以越多值的级别执行写入。由此， 能够在 NAND 芯片间整 体最佳化作为非易失性半导体存储装置的存储器系统 1 的劣化特性。 0046 第 3 实施方式 0047 在图 16 中示出涉。
22、及本实施方式的存储器系统 1 的构成。在来自主机 5 的写入中， 当由损耗平衡 （wear leveling） 控制部 23 执行各 NAND 芯片 10、 20、 30、 100 之间的作为改 写次数平均化的损耗平衡时， 则在存储器系统 1 内的 NAND 芯片 10、 20、 30、 100 的改写次数 大致被平均化。如果这样， 则与存储器控制器 2 和 NAND 芯片 10、 20、 30、 100 之间的距离无 关， 使用频率将被平均化。如果多个 NAND 芯片 10、 20、 30、 100 的温度变化不依赖于位置而 是相同的， 则自然没有问题， 但实际上， 温度变化根据 NAND 。
23、芯片 10、 20、 30、 100 在基板上的 位置而不同， 距离存储器控制器 2 近的位置的 NAND 芯片容易受到热的影响而变成高温。 0048 如果按照距离存储器控制器 2 近的顺序， 即 NAND 芯片 10、 20、 30、 100 的顺序， 从高 温变成低温， 则各 NAND 芯片的数据保持寿命 （数据保持） 相对改写次数的例子如图 17 所示。 即， 被认为成为最高温度的 NAND 芯片 10 在图 17 中用 A 表示， NAND 芯片 20 用 B 表示， NAND 芯片 30 用 C 表示， NAND 芯片 100 用 D 表示。最高温度的 NAND 芯片 10 如 A 。
24、所示， 例如， 在 改写次数 500 次处， 剩余寿命变为 1 年， 最低温度的 NAND 芯片 100 如 D 所示， 例如， 在改写 次数 3000 次处， 剩余寿命变为 1 年。 0049 为了考虑这些而执行改写次数平均化， 在本实施方式中， 例如在 DRAM3 等易失性 存储器中保持如图18所示的权重系数表， 其存储依赖于与存储器控制器2的距离等的热的 影响的大小的各 NAND 芯片的权重系数。如图 18 的权重系数表所示， 例如， 对 NAND 芯片 10 分配图 18 中的 A 所表示的权重系数 “10” ， 对 NAND 芯片 20 分配图 18 中的 B 所表示的权重 系数 “。
25、5” ， 对 NAND 芯片 30 分配图 18 中的 C 所表示的权重系数 “2” ， 对 NAND 芯片 100 分配 图 18 中的 D 所表示的权重系数 “1” 。存储器控制器 2 在向各 NAND 芯片执行写入时， 对于 各 NAND 芯片 10、 20、 30、 100 的每一个， 在由 DRAM3 等管理的改写次数计数器中按该权重系 数进行改写次数的计数增加。 0050 即， 受到存储器控制器 2 的热影响最少的 NAND 芯片 100 在一次写入中只增加计数 1， 但热影响最大的 NAND 芯片 10 在一次写入中增加计数 10。但是， 通过损耗平衡控制对哪 个 NAND 芯片。
26、写入的损耗平衡控制部 23 利用通常的损耗平衡方法选择 NAND 芯片， 以使得上 述改写次数计数器的次数没有分散地平均化。在本实施方式中， 热影响越大的 NAND 芯片， 则如图 18 所示地分配越大的权重系数， 从而能够一边进行通常的损耗平衡的方法， 一边在 NAND芯片间平均化由于来自存储器控制器2的热而引起的NAND芯片的存储保持特性劣化， 因此， 能够在存储器系统 1 整体中将由于来自存储器控制器 2 的热而引起的存储保持特性 的劣化的影响限制为最小。 0051 在图 1 图 3 以及图 5 图 14 的情况下， 也通过距离存储器控制器 2 的距离越近 等热影响越大， 则分配越大的权。
27、重系数， 并执行损耗平衡， 能够在 NAND 芯片之间平均化由 说 明 书 CN 103678188 A 6 5/5 页 7 于来自上述同样的存储器控制器2的热而引起的NAND芯片的存储保持特性劣化， 并在存储 器系统 1 整体中， 将由于来自存储器控制器 2 的热而引起的存储保持特性的劣化的影响限 制为最小。 0052 另外， 在上述的实施方式中， 作为非易失性存储器芯片， 以 NAND 型闪存为例进行 了说明， 但并不限于此， 也可以采用其它种类的非易失性存储器芯片。 例如， 也可以采用NOR 型闪存、 FeRAM（铁电随机存取存储器） 、 MRAM（磁阻随机存取存储器） 、 ReRAM（。
28、电阻式随机 存取存储器） 等。 0053 虽然说明了本发明的几个实施方式， 但这些实施方式是作为例子提出的， 并不意 味着限定发明的范围。这些新的实施方式可以用其它各种形式实施， 在不脱离发明的主旨 的范围下， 能够进行各种省略、 置换、 变更。这些实施方式和 / 或其变形都包含在发明的范 围和 / 或要旨中， 同时也包含在权利要求的范围所记载的发明及其等同的范围中。 说 明 书 CN 103678188 A 7 1/10 页 8 图 1 说 明 书 附 图 CN 103678188 A 8 2/10 页 9 图 2 说 明 书 附 图 CN 103678188 A 9 3/10 页 10 图。
29、 3 图 4 说 明 书 附 图 CN 103678188 A 10 4/10 页 11 图 5 说 明 书 附 图 CN 103678188 A 11 5/10 页 12 图 6 说 明 书 附 图 CN 103678188 A 12 6/10 页 13 图 7 图 8 图 9 图 10 说 明 书 附 图 CN 103678188 A 13 7/10 页 14 图 11图 12 图 13 图 14 说 明 书 附 图 CN 103678188 A 14 8/10 页 15 图 15 说 明 书 附 图 CN 103678188 A 15 9/10 页 16 图 16 说 明 书 附 图 CN 103678188 A 16 10/10 页 17 图 17 图 18 说 明 书 附 图 CN 103678188 A 17 。