《PTN芯片中IP组播输出端口扫描电路.pdf》由会员分享，可在线阅读，更多相关《PTN芯片中IP组播输出端口扫描电路.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103838685 A (43)申请公布日 2014.06.04 CN 103838685 A (21)申请号 201210479465.0 (22)申请日 2012.11.22 G06F 13/20(2006.01) (71)申请人 西安邮电大学 地址 710121 陕西省西安市长安区韦郭路西 安邮电大学 (72)发明人 山蕊 蒋林 孟李林 (54) 发明名称 PTN 芯片中 IP 组播输出端口扫描电路 (57) 摘要 IP 组播输出端口扫描电路主要适应于分组 网络中高性能路由器中 IP 组播查找的输出端口 扫描功能， 属于通信专用集成电路设计技术领域。 目的在于使。
2、用较少的时间完成扫描， 优化电路结 构， 提高电路的工作频率。本发明能够完成 64 位 bitmap 和 4 位 bitmap 从低位到高位的并行扫描， 直到扫描到第一个 1 出现的位置为止， 并记录 当前的扫描位置， 然后根据不同的模式， 选择出本 次扫描的IP组播输出端口。 本发明采用两级流水 线操作完成 IP 组播输出端口扫描， 同时为了进一 步提高速度， 对两种模式并行扫描， 从而减小了电 路复杂度、 提高的电路的工作频率、 保证了系统的 可靠性。 (51)Int.Cl. 权利要求书 1 页 说明书 3 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利。
3、要求书1页 说明书3页 附图2页 (10)申请公布号 CN 103838685 A CN 103838685 A 1/1 页 2 1. 本发明的 IP 组播输出端口扫描电路， 由去已扫描模块、 64 位 bitmap 扫描器、 4 位 bitmap 扫描器、 输出选择器构成， 其中去已扫描模块接收外部送来的 IP 组播输出端口配 置信息和上次扫描到的位置信息， 同时将产生的 64 位未扫描 bitmap 信号和 4 位未扫描 bitmap 信号分别送给 64 位 bitmap 扫描器和 4 位 bitmap 扫描器， 64 位 bitmap 扫描器和 4 位 bitmap 扫描器的扫描结果送给。
4、输出选择器单元， 最终产生查找出的 IP 组播包的输出端 口信息。 2. 本发明的 IP 组播输出端口扫描电路， 其特征在于去已扫描模块由两级多路选择器 和一个 “与” 门构成， 其中两级的多路选择器电路主要用于滤除模式一的 64 位 bitmap 中已 经扫描过的位置，“与” 门用于滤除模式二的 4 位 bitmap 中已经扫描过的位置 ； 64 位 bitmap 扫描器由 9 个扫描单元和 8 个 7bit 的触发器构成， 每个扫描单元完成 8 位 bitmap 的从低 位到高位的扫描操作， 触发器用于存储相应的扫描结果 ； 4 位 bitmap 扫描器由一个 4 输入 的带有优先级的多路。
5、选择器和一个 15 位的触发器构成， 实现 4 位 bitmap 中从低位到高位 扫描第一个 “1” 的位置， 并将对应 “1” 的相关位置信息输出 ； 输出选择器由一个 10 位的触 发器和一个二选一电路构成， 根据当前的模式情况， 从模式一的扫描结果和模式二的扫描 结果中选择一个输出。 权 利 要 求 书 CN 103838685 A 2 1/3 页 3 PTN 芯片中 IP 组播输出端口扫描电路 技术领域 0001 本发明涉及到PTN网络中IP组播输出端口扫描电路， 主要适应于分组网络中高性 能路由器中 IP 组播查找的输出端口扫描功能， 属于通信专用集成电路设计技术领域。 背景技术 0。
6、002 PTN 是一种面向分组的传送网络， 它具有端到端连接、 多业务支持、 低成本、 QoS 等 优点。随着业务 IP 化和网络设备以太网接口越来越普及， PTN 技术日趋流行。PTN 作为一 种主干网络， 高带宽多媒体应用的出现， 导致网络数据量的急剧增加， 带来了带宽的急剧消 耗和网络拥挤问题。这对 PTN 芯片的转发容量、 速率、 拥塞避免和流量管理等方面提出了更 高的要求。 0003 IP 组播的基本方法是当某一个用户向一组用户发送数据时， 不必向每个用户都发 送一次数据， 仅仅需要提前构建一个组播树， 当组播路由器接收到组播数据时， 根据构建好 的组播树， 将数据复制到多个输出单元。
7、， 最终， 数据到达所有的接收端。 在PTN网络中， IP组 播的这种传送方式使得即使用户数据急剧增长， 主干网络带宽也不需要随之增加， 一定程 度上缓解了主干网络拥挤问题。 0004 IP 组播输出端口扫描电路作为 PTN 芯片中 IP 组播查找单元的核心电路， 决定了 IP 组播查找单元的工作频率。PTN 芯片中的 IP 组播查找通常需要完成最多 64 位的 bitmap 图的扫描操作， 以确定本次请求输出的 IP 组播包的输出端口。所以实现扫描功能就需要使 用尽可能少的时间完成扫描， 以提高电路的工作频率。 发明内容 0005 本发明涉及到PTN网络中IP组播输出端口扫描电路， 目的在于。
8、使用较少的时间完 成扫描， 优化电路结构， 提高电路的工作频率。 0006 本发明的 IP 组播输出端口扫描电路能够完成的功能是在接收到 64 位 bitmap 和 4 位 bitmap 信息后， 从上次扫描到的位置开始进行本次扫描， 从右向左， 直到扫描到第 1 个 “1” 出现的位置， 然后根据不同的模式， 对当前的位置进行译码， 最终得到本次扫描的 IP 组 播输出端口。 0007 所述的 IP 组播输出端口扫描电路， 由去已扫描模块、 64 位 bitmap 扫描器、 4 位 bitmap 扫描器、 输出选择器构成。 0008 去已扫描模块由两级多路选择器和一个 “与” 门构成， 其中。
9、两级的多路选择器电路 主要用于滤除模式一的 64 位 bitmap 中已经扫描过的位置 ；“与” 门用于滤除模式二的 4 位 bitmap 中已经扫描过的位置。 0009 64 位 bitmap 扫描器由 9 个扫描单元和 8 个 7bit 的触发器构成， 每个扫描单元完 成 8 位 bitmap 的从低位到高位的扫描操作。触发器用于存储相应的扫描结果。 0010 4 位 bitmap 扫描器由一个 4 输入的带有优先级的多路选择器和一个 15 位的触发 器构成。实现 4 位 bitmap 中从低位到高位扫描第一个 “1” 的位置， 并将对应 “1” 的相关位 说 明 书 CN 1038386。
10、85 A 3 2/3 页 4 置信息输出。 0011 输出选择器由一个 10 位的触发器和一个二选一电路构成。根据当前的模式情况， 从模式一的扫描结果和模式二的扫描结果中选择一个输出。 0012 本发明的特点是采用两级流水线操作完成 IP 组播输出端口扫描， 同时为了进一 步提高速度， 对两种模式并行扫描， 从而减小了电路复杂度、 提高的电路的工作频率、 保证 了系统的可靠性。 附图说明 0013 图 1IP 组播输出端口扫描电路结构图 0014 图 2 去已扫描模块电路图 0015 图 3 64 位 bitmap 扫描器电路图 0016 图 4 4 位 bitmap 扫描器电路图 0017 。
11、图 5 输出选择器电路图 具体实施方式 0018 下面结合附图具体介绍本发明所采用的技术方案和工作原理。 0019 1. 电路端口说明 0020 0021 2. 电路工作原理说明 0022 为了提高 IP 组播输出端口扫描电路的工作频率， 本发明采用两级流水线操作完 成 IP 组播输出端口扫描， 同时为了进一步提高速度， 对两种模式并行扫描。在第一级流水 线中对两种模式同时扫描， 针对模式 1， 将 64 位的扫描电路划分为 8 个 8 位扫描电路， 扫描 电路采用多路选择器完成 ； 针对模式 2， 采用多路选择器完成 4 位 bitmap 的扫描， 并根据扫 描的结果完成输出端口的选择功能。。
12、在第二级流水线中完成扫描结果的整合， 以及根据不 同的模式配置， 选择出最终的扫描输出端口。详细设计如下 ： 0023 参照图 1， 本发明的 IP 组播输出端口扫描电路由去已扫描模块、 64 位 bitmap 扫描 器、 4 位 bitmap 扫描器和输出选择器构成。 0024 其中， 去已扫描模块由两级多路选择器和一个 “与” 门构成， 参见图 2。第一级的每 个多路选择器根据 cnt_scan_point2:0 的值， 进行相应的输出选择， 从上到下的选择值 详见图2。 第二级多路选择器根据cnt_scan_point5:3的值， 从第一级的8个多路选择器 的输出中选择一个输出， 并送给。
13、模式一扫描模块。同时将 cnt_scan_point3:0 按位取反， 说 明 书 CN 103838685 A 4 3/3 页 5 然后将取反后的结果和 vlan_data17:14 所表示的 4 位 bitmap 信息进行 “与” 操作， 滤除 掉已经扫描过的 bitmap， 将 “与” 的结果输出， 并送给模式二的扫描模块。 0025 64 位 bitmap 扫描器由 9 个扫描单元和 8 个 7bit 的触发器构成， 每个扫描单元完 成 8 位 bitmap 从低位到高位的扫描操作。参见图 3， 将接收到的 64 位去已扫描的 bitmap 信息划分为 8 个 8bit 的子 bitm。
14、ap， 8 个扫描单元并行的对这 8 个 bitmap 进行扫描， 如果存 在为 “1” 的位， 即记录当前位置， 并将标志位置1， 将标志位和当前位置信息存储到1个7bit 的触发器中， 其中标志位占最高位， 后 6 位为当前位置信息。下一拍对 8 个触发器的标志位 进行扫描， 如果存在为 “1” 的位， 则记录当前为 “1” 的标志位所对应的位置信息， 该位置信 息即为扫描到的输出端口号。这里扫描电路均采用带有优先级的多路选择器构成， 最低位 优先级最高， 选择器的输入即为从低位到高位的位置信息。 0026 4 位 bitmap 扫描器由一个 4 输入的带有优先级的多路选择器和一个 15 。
15、位的触发 器构成。参见图 4， bitmap_4_non_scan 信号作为多路选择器的选择信号， 4 个输入分别为 vlan_data32:18， vlan_data47:33， vlan_data62:48， vlan_data77:63。最低位优 先级最高。选择输出的结果存储到 15 位的触发器中。 0027 输出选择器由一个 10 位的触发器和一个二选一电路构成。参见图 5， 将 vlan_ data87:78 信号存储到触发器中， 实现延迟一拍的功能， 然后将触发器输出的最高位作为 二选一电路的选择信号， 二选一电路的一个输入信号为触发器输出的低 9 位和 model_1_ scan。
16、_result 拼接后的 15 位信号， 其中触发器输出的低 9 位信号位于高 9 位， model_1_ scan_result 信号位于低 6 位 ； 另一输入信号为 model_2_scan_result 信号。如果选择信 号为 “0” 则二选一电路的输出信号为触发器输出的低 9 位和 model_1_scan_result 拼接后 的 15 位信号， 否则为 model_2_scan_result。 0028 3. 电路应用效果 0029 本发明已经在 “高速数据网络包交换芯片研制及开发” 项目中加以采用， 经过实际 测试， 结果表明该设计电路的功能完全正确， 各项功能及性能指标均符合要求， 实现了发明 的目的。 说 明 书 CN 103838685 A 5 1/2 页 6 图 1 图 2 图 3 说 明 书 附 图 CN 103838685 A 6 2/2 页 7 图 4 图 5 说 明 书 附 图 CN 103838685 A 7 。