《LED显示屏驱动方法及LED电源控制电路.pdf》由会员分享，可在线阅读，更多相关《LED显示屏驱动方法及LED电源控制电路.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103971642 A (43)申请公布日 2014.08.06 CN 103971642 A (21)申请号 201410214499.6 (22)申请日 2014.05.20 G09G 3/32(2006.01) (71)申请人 深圳市绿源半导体技术有限公司 地址 518000 广东省深圳市南山区电子商务 创新服务基地 B601 室 申请人 深圳市达明视讯科技开发有限公司 (72)发明人 田志辉 李家栋 张青松 (74)专利代理机构 深圳市博锐专利事务所 44275 代理人 张明 (54) 发明名称 LED 显示屏驱动方法及 LED 电源控制电路 (57) 摘要 。
2、本发明提供了一种 LED 显示屏驱动方法及 LED电源控制电路， 通过在驱动LED显示屏的每两 行的间隙中， 控制泄放掉刚驱动完的 LED 显示屏 的行上输出电源部分的寄生电荷， 从而完整解决 LED 扫描显示屏中鬼影、 毛毛虫、 十字线的问题， 大幅提高 LED 显示屏显示效果 ； 同时解决电源芯 片由于没有保护电路容易烧毁以及 PCB 板布线性 能和效率问题。 (51)Int.Cl. 权利要求书 2 页 说明书 8 页 附图 8 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书8页 附图8页 (10)申请公布号 CN 103971642 A CN 10。
3、3971642 A 1/2 页 2 1. 一种 LED 显示屏驱动方法， 其特征在于 ： 它包括， 逐行驱动 LED 显示屏进行上电的行驱动步骤 ； 于驱动 LED 显示屏的每两行的行驱动时间间隙， 将驱动 LED 显示屏完成扫描的行的寄 生电荷泄放的电荷消除步骤。 2. 如权利要求 1 所述的 LED 显示屏驱动方法， 其特征在于 ： 所述行驱动步骤于接收到 输入数据信号时， 在间隔输入信号出现下降沿至间隔输入信号出现上升沿的过程中执行。 3. 如权利要求 1 所述的 LED 显示屏驱动方法， 其特征在于 ： 所述电荷消除步骤中根据 触发信号将驱动 LED 显示屏完成扫描的行的寄生电荷泄放。。
4、 4. 如权利要求 3 所述的 LED 显示屏驱动方法， 其特征在于 ： 所述电荷消除步骤具体包 括步骤， S1)、 初始化至少两个锁存输出为低电平 / 高电平 ； 所述锁存输出与驱动 LED 显示屏进 行驱动的行数相对应 ； S2)、 接收到输入数据信号 ； S3)、 待移位时钟信号出现时， 将首个锁存输出变为高电平 / 低电平 ； S4)、 待移位时钟信号再次出现时， 将当前的锁存输出变为低电平 / 高电平并将下一个 锁存输出变为高电平 / 低电平 ； S5)、 待驱动 LED 显示屏的上一行的行驱动结束至移位时钟信号再次出现之间执行步 骤 S6 ； S6)、 对当前为高电平 / 低电平的。
5、锁存输出对应的 LED 显示屏的行作为驱动 LED 显示屏 完成扫描的行进行寄生电荷泄放。 5. 如权利要求 3 所述的 LED 显示屏驱动方法， 其特征在于 ： 所述行驱动步骤具体包括， 待移位时钟信号与间隔输入信号同时消失至间隔输入信号再次出现时当前为高电平 / 低 电平的锁存输出对应的 LED 显示屏的行进行驱动。 6.一种LED电源控制电路， 其特征在于 ： 它包括控制模块及驱动消隐模块 ； 所述驱动消 隐单元包括多组开关单元与消隐单元 ； 所述开关单元设有电源输入端、 LED 显示屏行驱动 输出端及控制端 ； 所述开关单元的控制端与控制模块相连 ； 所述消隐单元设有输入端、 泄 放端。
6、及使能端， 消隐单元的输入端与开关单元的 LED 显示屏行驱动输出端相连， 泄放端接 地， 使能端与控制模块相连 ； 所述控制模块， 用于逐一控制驱动消隐模块中每组开关单元的控制端， 从而逐行驱动 LED 显示屏进行上电的行驱动， 并于驱动 LED 显示屏的每两行的行驱动时间间隙， 使能该组 中消隐单元的使能端从而将驱动 LED 显示屏完成扫描的行的寄生电荷泄放至地。 7. 如权利要求 6 所述的 LED 电源控制电路， 其特征在于 ： 所述驱动消隐模块的每组的 开关单元包括第一 MOS 管 ； 消隐单元包括第二 MOS 管及泄放电阻， 所述泄放电阻连接第二 MOS 管的泄放端与地之间。 8.。
7、 如权利要求 6 所述的 LED 电源控制电路， 其特征在于 ： 所述控制模块设有间隔输入 信号端及移位时钟信号端。 9. 如权利要求 8 所述的 LED 电源控制电路， 其特征在于 ： 它还包括移位锁存器， 移位锁 存器设有输入数据信号端、 移位时钟信号端、 第一锁存输出端及第二锁存输出端 ； 所述驱动 消隐模块包括两组开关单元与消隐单元 ； 所述移位寄存器的第一锁存输出端及第二锁存输 权 利 要 求 书 CN 103971642 A 2 2/2 页 3 连接控制模块 ； 所述移位锁存器包括第一触发器及第二触发器， 所述移位时钟信号端分别连接第一触 发器及第二触发器的输入端， 第一触发器输入。
8、还连接输入数据信号端、 输出连接第一锁存 输出端及第二触发器的输入， 第二触发器输出连接第二锁存输出端 ； 所述控制模块包括第一或门、 第一与门、 第二或门及第二与门 ； 移位锁存器对输入的输入数据信号锁存、 移位进而作为驱动两路开关单元的触发 ； 所述第一或门正向输入连接间隔输入信号端、 移位时钟信号端及第二锁存输出端， 反 向输入连接第一锁存输出端， 输出连接第一组开关单元的控制端 ； 所述第一与门的正向输入连接间隔输入信号端及第一锁存输出端， 反向输入连接移位 时钟信号端及第二锁存输出端， 输出连接第一组消隐单元的使能端 ； 所述第二或门的正向输入连接间隔输入信号端、 第一锁存输出端及移。
9、位时钟信号端， 反向输入第二锁存输出端， 输出连接第二组开关单元的控制端 ； 所述第二与门正向输入间隔输入信号端及第二锁存输出端， 反向输入移位时钟信号端 及第一锁存输出端， 输出连接第二组消隐单元的使能端。 10. 如权利要求 9 所述的 LED 电源控制电路， 其特征在于 ： 它还包括保护模块， 所述保 护模块包括第三非门及第三与门， 所述第三非门的输入连接第一锁存输出端， 输出连接第 三与门输入， 第三与门输入还与第二锁存输出端相连， 输出连接有输出数据信号端。 权 利 要 求 书 CN 103971642 A 3 1/8 页 4 LED 显示屏驱动方法及 LED 电源控制电路 技术领域。
10、 0001 本发明涉及 LED 显示驱动领域， 尤其是指一种 LED 显示屏驱动方法及 LED 电源控 制电路。 背景技术 0002 时下的 LED 显示屏中主要分为静态显示屏与扫描显示屏两种。 0003 其中， LED 静态显示屏是每个象素点 ( 三色点 R/G/B)LED 都有一个独立的驱动芯 片输出控制端， 所有图像数据在一帧内整个屏幕同时显示。 0004 而 LED 扫描显示屏则是指连续几行像素点 ( 三色点 R/G/B)LED 共用一个驱动芯 片输出控制端， 这几行又通过一定扫描时序， 依次供电， 最后达到显示完整图像的目的。 举个例子 ： 以 1/32 扫描为例， 先将一帧时间分为。
11、 32 份， 在 0-1/32 时间内先显示第一行， 1/32-2/32 时间内就显示第二行， 以此类推， 最后 31/32-32/32 时间内显示第 32 行， 完成一 帧显示。 0005 相比上述两种LED显示屏， 由于LED扫描显示屏的整个图像数据不是同时显示， 同 样是上述例子， 意味着 R/G/B LED 同等峰值电流下 1/32LED 扫描显示屏的耗电仅为 LED 静 态显示屏的 1/32。虽然同时 LED 扫描显示屏的亮度也约只有 LED 静态显示屏的 1/32。但 由于 LED 扫描显示屏中多行共用一路驱动芯片输出控制端， 所以其恒流控制电路将大大减 少， 使用驱动芯片也大大减。
12、少， 成本也就随之降低， 因此近些年来 LED 扫描显示屏逐渐成为 市场主流。 0006 参见图 1 为一个现有技术中 32 扫描行的 LED 扫描显示屏示意图， 图中扫描译码电 路为地址译码器， 把输入行地址信号解码为控制驱动信号， 电源控制电路则控制依次输出 LED 阵列阳极 V1( 第 1 行 )-V32( 第 32 行 ) 电压。 0007 再看图 2 则为图 1 对应 32 扫描行 LED 扫描显示屏理想电源输出时序图， 其工作原 理是在l帧图像显示周期内每行电源V1-V32按控制要求各开启1/32帧周期时间， 并从第1 行到第 32 行逐行进行输出行电压。但实际中， 由于寄生电荷的。
13、存在， 电源 V1-V32 上升沿和 下降沿会计较慢。实际电源输出时序图如图 3 所示， 第 1 行电源波形 V1 下降沿， 其下降沿 T_falling 将大约 300ns， 第 2 行电源波形 V2 上升 T_rising 沿缓慢上升大约 200ns， 由此， 第 1 行与第 2 行会有约 150ns 的重叠时间 ( 以第一行下降到 50到第二行上升到 50计 算)。 为便于分析计算， 我们可以将重叠时间T_overlap近似为上升沿时间1/2*T_falling。 即 ： T_overlap 1/2*T_falling 150ns。可见， 实际中， 在扫描显示第 2 行数据时， 前一 行。
14、 ( 第 1 行 ) 仍然会在 T_overlap 时间内以第 2 行的控制方式发光， 如果第 2 行的数据是 灯亮， 那么在观看者的视觉里就会看到前一行在微微发亮。亮度的大小与两行重叠时间与 显示时间的比例成正比， 即与T_overlap/T_line成正比。 这里我们定义T_overlap/T_line 为重叠比， 还以 50Hz 帧频为例， T_overlap/T_line 150/625 24。在如此高的重叠比 下， 拖尾现象将会十分明显， 同时， 如果提高帧率， 拖尾现象更严重。由此 LED 显示屏在显示 上就会出现行业内俗称的鬼影 ( 或毛毛虫、 十字线 ) 现象。该鬼影现象正式由。
15、于寄生电荷 说 明 书 CN 103971642 A 4 2/8 页 5 的存在， 扫描相邻两行的 LED 会出现显示互相干扰的情况， 因此大大影响了显示效果。 0008 此外， 传统从图1、 4可以看出， 传统LED扫描显示屏驱动中使用扫描译码电路输出 到电源控制电路的连线控制驱动信号， 基本和扫描行数一致， 比如在 1/32 扫 LED 扫描显示 屏上， 必须走 32 根线。这就使得当 LED 扫描显示屏间距变小的情况下， PCB 板布线空间变 密的情况下， 控制驱动信号的多少， 直接会影响布线的性能和效率。 0009 再者， 现在 LED 扫描显示屏驱动时， 相邻电源线如果出现交叠现象，。
16、 不光会造成鬼 影， 而且还会烧毁 PCB 板和电源控制芯片， 因此工作稳定度、 可靠度上有所欠缺。 发明内容 0010 本发明所要解决的技术问题是 ： 消除 LED 扫描显示屏驱动过程中出现的鬼影， 从 而提高显示效果， 同时解决电源芯片由于没有保护电路容易烧毁以及 PCB 板布线性能不佳 和效率不高问题。 0011 为了解决上述技术问题， 本发明采用的技术方案为 ： 一种 LED 显示屏驱动方法， 它 包括 ： 逐行驱动 LED 显示屏进行上电的行驱动步骤 ； 于驱动 LED 显示屏的每两行的行驱动 时间间隙， 将驱动 LED 显示屏完成扫描的行的寄生电荷泄放的电荷消除步骤。 0012 本。
17、发明还涉及一种 LED 电源控制电路， 它包括控制模块及驱动消隐模块 ； 所述驱 动消隐单元包括多组开关单元与消隐单元 ； 所述开关单元设有电源输入端、 LED 显示屏行 驱动输出端及控制端 ； 所述开关单元的控制端与控制模块相连 ； 所述消隐单元设有输入 端、 泄放端及使能端， 消隐单元的输入端与开关单元的 LED 显示屏行驱动输出端相连， 泄放 端接地， 使能端与控制模块相连 ； 所述控制模块， 用于逐一控制驱动消隐模块中每组开关单 元的控制端， 从而逐行驱动LED显示屏进行上电的行驱动， 并于驱动LED显示屏的每两行的 行驱动时间间隙， 使能该组中消隐单元的使能端从而将驱动 LED 显示。
18、屏完成扫描的行的寄 生电荷泄放至地。 0013 本发明的有益效果在于 ： 在驱动 LED 显示屏的每两行的间隙中， 泄放掉刚驱动完 的LED显示屏的行上输出电源部分的寄生电荷， 从而可以完整解决LED扫描显示屏中鬼影、 毛毛虫、 十字线的问题， 大幅提高 LED 显示屏显示效果。 附图说明 0014 下面结合附图详述本发明的具体结构 0015 图 1 为现有技术中传统 32 扫描行 LED 扫描显示屏驱动电路示意图 ； 0016 图 2 为现有技术中传统 32 扫描行 LED 扫描显示屏驱动的理想输出时序图 ； 0017 图 3 为现有技术中传统 32 扫描行 LED 扫描显示屏驱动的实际输出。
19、时序图 ； 0018 图 4 为现有技术中传统 32 扫描行 LED 扫描显示屏通过 138 译码器的 LED 电源控 制电路级联示意图 ； 0019 图 5 为本发明的 LED 电源控制电路的电路模块示意图 ； 0020 图 6 为本发明的 LED 电源控制电路的移位锁存器的电路模块示意图 ； 0021 图 7 为本发明的 LED 电源控制电路的控制模块的一实施例电路示意图 ； 0022 图 8 为本发明的 LED 电源控制电路的保护模块的一实施例电路示意图 ； 0023 图 9 为本发明的 LED 电源控制电路的级联示意图 ； 说 明 书 CN 103971642 A 5 3/8 页 6 。
20、0024 图 10 为本发明的 LED 显示屏驱动时序图。 具体实施方式 0025 为详细说明本发明的技术内容、 构造特征、 所实现目的及效果， 以下结合实施方式 并配合附图详予说明。 0026 本发明最关键的构思在于:通过对LED扫描显示屏驱动过程中行上寄生电荷进行 泄放， 从而避免电荷遗留所导致的 LED 扫描显示屏的行被点亮的鬼影产生。此外， 改进了 LED 电源控制电路， 使多行驱动的多个 LED 电源控制电路之间只需一个输入数据信号， 其余 通过串接方式即可依次完成行扫描驱动， 进而简化产品布线复杂度。此外， 对每个 LED 电源 控制电路的输出数据信号前加入逻辑运算电路， 保护了避。
21、免产生交叠电源现象。 0027 本发明首先提供了一种 LED 显示屏驱动方法， 它包括， 0028 逐行驱动 LED 显示屏进行上电的行驱动步骤 ； 0029 于驱动 LED 显示屏的每两行的行驱动时间间隙， 将驱动 LED 显示屏完成扫描的行 的寄生电荷泄放的电荷消除步骤。 0030 从上述描述可知， 本发明的有益效果在于 ： 在驱动 LED 显示屏的每两行的间隙中， 泄放掉刚驱动完的 LED 显示屏的行上输出电源部分的寄生电荷， 从而可以完整解决 LED 扫 描显示屏中鬼影、 毛毛虫、 十字线的问题， 大幅提高 LED 显示屏显示效果。 0031 实施例 1 ： 0032 在上述方法的行驱。
22、动步骤中， 于接收到输入数据信号时， 在间隔输入信号出现下 降沿至间隔输入信号出现上升沿的过程中执行。 0033 本实施例中， 行驱动的步骤是根据外部触发而开启的， 触发条件由输入数据信号 和间隔输入信号决定。通过该方法可方便的在有输入数据信号时方便的调整行驱动时间。 0034 实施例 2 ： 0035 在上述方法的电荷消除步骤中， 根据触发信号将驱动 LED 显示屏完成扫描的行的 寄生电荷泄放。 0036 本实施例中， 电荷消除步骤是由触发信号来控制的， 即寄生电荷泄放时间的长短 在驱动 LED 显示屏的每两行的行驱动时间间隙中还可通过外部触发信号进一步精确控制， 以满足实际应用中不同情况的。
23、调整需求。 0037 实施例 3 ： 0038 本实施例进一步提供了一种电荷消除步骤的具体实施例， 具体包括如下步骤 ： 0039 S1)、 初始化至少两个锁存输出为低电平 / 高电平 ； 所述锁存输出与驱动 LED 显示 屏进行驱动的行数相对应 ； 0040 S2)、 接收到输入数据信号 ； 0041 S3)、 待移位时钟信号出现时， 将首个锁存输出变为高电平 / 低电平 ； 0042 S4)、 待移位时钟信号再次出现时， 将当前的锁存输出变为低电平 / 高电平并将下 一个锁存输出变为高电平 / 低电平 ； 0043 S5)、 待驱动 LED 显示屏的上一行的行驱动结束至移位时钟信号再次出现。
24、之间执 行步骤 S6 ； 0044 S6)、 对当前为高电平 / 低电平的锁存输出对应的 LED 显示屏的行作为驱动 LED 显 说 明 书 CN 103971642 A 6 4/8 页 7 示屏完成扫描的行进行寄生电荷泄放。 0045 本实施例提供了一种至少对 LED 显示屏两行进行驱动且电荷消除的方法， 驱动与 电荷消除根据外部输入的输入数据信号、 移位时钟信号来有序的开启、 控制。 0046 实施例 4 ： 0047 进一步的在实施例 3 的基础上， 行驱动的具体实施例可采用 ： 待移位时钟信号与 间隔输入信号同时消失至间隔输入信号再次出现时当前为高电平 / 低电平的锁存输出对 应的 L。
25、ED 显示屏的行进行驱动。 0048 本实施例中， LED 显示频的行驱动的触发是根据移位时钟信号与间隔输入信号同 时决定的。 0049 由此， 整个 LED 显示屏驱动中， 不论是行驱动步骤还是电荷消除步骤只需由移位 时钟信号与间隔输入信号两个信号即可有机的实现控制， 大大简化了 LED 显示屏驱动的复 杂度。 0050 本发明还提供了一种LED电源控制电路， 如图5所示， 它包括控制模块及驱动消隐 模块 ； 所述驱动消隐单元包括多组开关单元与消隐单元 ； 所述开关单元设有电源输入端、 LED 显示屏行驱动输出端及控制端 ； 所述开关单元的控制端与控制模块相连 ； 所述消隐单 元设有输入端、。
26、 泄放端及使能端， 消隐单元的输入端与开关单元的 LED 显示屏行驱动输出 端相连， 泄放端接地， 使能端与控制模块相连 ； 0051 所述控制模块， 用于逐一控制驱动消隐模块中每组开关单元的控制端， 从而逐行 驱动LED显示屏进行上电的行驱动， 并于驱动LED显示屏的每两行的行驱动时间间隙， 使能 该组中消隐单元的使能端从而将驱动 LED 显示屏完成扫描的行的寄生电荷泄放至地。 0052 从上述描述可知， 本发明的有益效果在于 ： 通过开关单元驱动 LED 显示屏执行行 扫描， 进一步的在每两行的间隙中， 通过消隐单元的控制从而将刚驱动完的 LED 显示屏的 行上输出电源部分的寄生电荷泄放到。
27、地， 从而可以完整解决 LED 扫描显示屏中鬼影、 毛毛 虫、 十字线的问题， 大幅提高 LED 显示屏显示效果。 0053 实施例 1 ： 0054 上述结构中， 所述驱动消隐模块的每组的开关单元包括第一 MOS 管 ； 消隐单元包 括第二 MOS 管及泄放电阻， 所述泄放电阻连接第二 MOS 管的泄放端与地之间。 0055 本实施例中， 采用 MOS 管分别作为行驱动与电荷泄放路径上的可控开关， 拥有功 率承载能力较大的优点。 0056 实施例 2 ： 0057 上述结构中， 所述控制模块设有间隔输入信号端及移位时钟信号端。由此控制模 块是依据输入的间隔输入信号及移位时钟信号进行控制输出。。
28、 0058 实施例 3 ： 0059 进一步的 LED 电源控制电路还包括移位锁存器， 移位锁存器设有输入数据信号 端、 移位时钟信号端、 第一锁存输出端及第二锁存输出端 ； 所述驱动消隐模块包括两组开关 单元与消隐单元 ； 所述移位寄存器的第一锁存输出端及第二锁存输连接控制模块。 0060 如图 6 所示， 所述移位锁存器包括第一触发器及第二触发器， 所述移位时钟信号 端分别连接第一触发器及第二触发器的输入端， 第一触发器输入还连接输入数据信号端、 输出连接第一锁存输出端及第二触发器的输入， 第二触发器输出连接第二锁存输出端 ； 说 明 书 CN 103971642 A 7 5/8 页 8 。
29、0061 如图 7 所示， 所述控制模块包括第一或门、 第一与门、 第二或门及第二与门 ； 0062 移位锁存器对输入的输入数据信号锁存、 移位进而作为驱动两路开关单元的触 发 ； 0063 所述第一或门正向输入连接间隔输入信号端、 移位时钟信号端及第二锁存输出 端， 反向输入连接第一锁存输出端， 输出连接第一组开关单元的控制端 ； 0064 所述第一与门的正向输入连接间隔输入信号端及第一锁存输出端， 反向输入连接 移位时钟信号端及第二锁存输出端， 输出连接第一组消隐单元的使能端 ； 0065 所述第二或门的正向输入连接间隔输入信号端、 第一锁存输出端及移位时钟信号 端， 反向输入第二锁存输出。
30、端， 输出连接第二组开关单元的控制端 ； 0066 所述第二与门正向输入间隔输入信号端及第二锁存输出端， 反向输入移位时钟信 号端及第一锁存输出端， 输出连接第二组消隐单元的使能端。 0067 本实施例给出的是一个可提供 LED 显示屏两行驱动的电路结构， 其通过移位锁存 器对输入的输入信号进行锁存进而形成第一锁存输出、 第二锁存输出结合间隔输入信号及 移位时钟信号的控制即可使得控制模块仅采用简单的逻辑电路就实现对两行驱动、 电荷泄 放的控制。 0068 此外本实施例中通过控制模块采用的逻辑电路以及移位锁存器从而省掉传统 LED 扫描显示屏所需扫描译码电路， 大大简化 PCB 走线设计。 00。
31、69 实施例 4 ： 0070 进一步的LED电源控制电路还包括保护模块， 如图8所示， 所述保护模块包括第三 非门及第三与门， 所述第三非门的输入连接第一锁存输出端， 输出连接第三与门输入， 第三 与门输入还与第二锁存输出端相连， 输出连接有输出数据信号端。由此， 通过加入保护模 块， 从而可保证出现异常时不会烧毁芯片和电路。 0071 下面， 就本发明的技术方案给出一具体示例 ： 0072 本示例提供的一种 LED 电源控制电路， 如图 5 所示为一个单模块包括两路电源控 制电路 (V1/V2)， 诚然， 本发明方案不限于两路电源控制电路， 原理可以用于多路电源控制 电路应用。 0073 。
32、具体的， 本示例 LED 电源控制电路中包括移位锁存器 (D1/D2)、 逻辑型的控制模块 (CONTROLER)、 驱动消隐模块、 保护模块， 而控制时序则是根据间隔输入信号 BLANK、 移位时 钟信号CLOCK、 输入数据信号DATAIN等三路输入逻辑信号和系统电源VCC、 地GND， 以及输出 数据信号 DATAOUT、 第 1 行电源 V1、 第 2 行电源 V2 等输出信号。 0074 由此， 上述器件能实现的功能如下 ： 0075 其中， 移位所存器 D1/D2 如图 6 所示， 第一触发器 D1/ 第二触发器 D2 通过输入移 位时钟信号 CLOCK 将输入数据信号 DATAI。
33、N 分别串行移位、 锁存形成第一锁存输出 Q1 及第 二锁存输出 Q2 输出， 其中移位时钟信号 CLOCK 输入采用上拉结构， 在没有输入信号时将被 上拉到高电平 VCC。 0076 逻辑型的控制模块 CONTROLER 如图 5 所示， 通过输入间隔输入信号 BLANK、 输入移 位时钟信号 CLOCK 以及移位所存器 D1/D2 的输出 Q1/Q2 经过逻辑运算， 输出 CTRL1/CTRL2/ DISCHARGE1/DISCHARGE2， 分别控制开关管 1/ 开关管 1/ 消隐单元 1/ 消隐单元 2， 其中输入 间隔输入信号 BLANK 采用上拉结构， 在没有输入信号时将被上拉到高。
34、电平 VCC。 说 明 书 CN 103971642 A 8 6/8 页 9 0077 驱动消隐模块中的消隐部分包括有消隐单元 1、 消隐单元 2 及泄放电阻， 用于泄放 掉输出电源 (V1/V2) 上的寄生电荷。 0078 保护模块如图7所示， 利用Q2和Q1取反进行与操作， 输出输出数据信号DATAOUT。 0079 如果多路级联， 可以采取图9所示依次级联， 即第一个LED电源控制电路的移位锁 存器输入输入数据信号， 其输出数据信号作为第二个 LED 电源控制电路的输入数据信号， 以此类推。 0080 上述电路的控制方法与原理 ： 0081 为了实现控制， 其关键需产生如图 10 所示的。
35、消隐和驱动控制信号 ： CTRL1/CTRL2/ DISCHARGE1/DISCHARGE2， 从而在适当的时候驱动 LED 显示屏行以及在间隙实现消隐控制 功能。以下具体说明 ： 0082 本示例中， 整体的输入信号被简化为 DATAIN/BLANK/CLOCK 三个， 而输出的控制信 号则为 CTRL1/CTRL2/DISCHARGE1/DISCHARGE2 ； Q1/Q2 为中间信号。 0083 上述中， 输入数据信号 DATAIN 为周期信号， 其与 LED 扫描显示屏帧频率一致。在 每一帧的第一行开始扫描时发出一次， 如果 LED 扫描显示屏为 32 扫， DATAIN 在 32 行。
36、扫描 时间内的第一行扫描时间发送一次， 下一个 32 行扫描时间内的第一行扫描再发送第二次， 脉冲宽度不大于行周期为宜 ； 0084 上述中， 间隔输入信号 BLANK 为周期信号， 其也与 LED 扫描显示屏行频率一致， 即 每行发出一次， 用于信号间隔。其中 BLANK 下降沿与 DATAIN 下降沿对齐， 脉冲宽度不大于 1/2 行周期为宜。 0085 上述中， 位移时钟信号 CLOCK 为周期信号， 与 LED 扫描显示屏行频率一致， 即每行 发出一次， 用于移位。其中 CLOCK 下降沿与 DATAIN 下降沿对齐， 同时保证第一行 CLOCK 上 沿可以采样到 DATAIN 信号的。
37、高电平， 以及 CLOCK 的上升沿晚于 BLANK 的上升沿。 0086 而 CTRL1/CTRL2/DISCHARGE1/DISCHARGE2 的用途在于 ： 0087 1、 当CTRL1为低电平， DISCHARGE1也是低电平时， 开关管1是PMOS开关， 此时开关 管 1 开启， 系统电源经过开关管 1 传输到第 1 行电源 V1， 此时为第 1 行电源 V1 工作时间 ； 0088 2、 当 CTRL1 为高电平， DISCHARGE1 也是高电平时。开关管 1 是 PMOS 开关， 此时开 关管 1 关闭， 系统电源不能传输到第 1 行电源 V1， 同时， 消隐单元 1 是 NM。
38、OS 开关， 此时消隐 单元 1 打开， 将第 1 行电源 V1 上的残余电荷泄放到零 ； 0089 3、 当 CTRL1 再次变为高电平， DISCHARGE1 是低电平时， 此时开关管 1 关闭， 消隐单 元 1 关闭， 第 1 行电源 V1 为高阻状态 ； 0090 4、 最后， 经过一段延时后， 第 2 行电源 V2 重复类似第 1 行电源 V1 的过程， 即， 正常 工作， 泄放残余电荷， 高阻三个过程。 0091 进一步的 CTRL1/CTRL2/DISCHARGE1/DISCHARGE2 四个控制信号是基于上述三个 信号通过逻辑运算得到的， 产生方式为 ： 0092 通过移位锁存。
39、器(D1/D2)， 利用移位时钟信号CLOCK， 将输入数据信号DATAIN依次 输入到 D1/D2 的输出端 Q1/Q2, 并经过逻辑控制电路的计算， 得到电源开关管 / 消隐电路的 控制信号 CTR1/CTR2/DISCHARGE1/DISCHARGE2/， 控制电源输出 (V1/V2)， 同时利用消隐单 元 1/ 消隐单元 2 的泄放功能， 将输出电源在切换时不出现交叠情况， 达到消隐效果， 同时 Q1/Q2 经过保护模块， 使得在输入串行数据发生错误时起到保护作用。 说 明 书 CN 103971642 A 9 7/8 页 10 0093 DATAIN高脉冲来的时候， 意味着LED扫描。
40、显示屏第1行电源即将工作， 当CLOCK上 升沿 (T1 时刻 ) 采样到 DATAIN 高电平时， 如图 5 所示， 移位锁存器中的第一触发器 D1/D2， 将依次输出高电平， 如图 10 所示 Q1/Q2， 在 T1 时刻， Q1 输出为高电平， Q2 还是保持低电平 ； 当第二个 CLOCK 上升沿 (T4 时刻 )， Q1 输出才变为低电平， Q2 输出将变为高电平 ； 当第三个 CLOCK 上升沿来时， Q1/Q2 输出一起变为低电平， 这样移位锁存器 (D1/D2) 就实现数据移位 锁存功能。 0094 逻辑控制电路如图 7 所示， 将 BLANK/CLOCK/Q1/Q2 进行逻辑。
41、运算， 得到如下结果 ： 0095 CTRL1 BLANK+CLOCK+( Q1)+Q2 0096 DISCHARGE1 BLANK*( CLOCK)*Q1*( Q2) 0097 CTRL2 BLANK+CLOCK+Q1+( Q2) 0098 DISCHARGE2 BLANK*( CLOCK)*( Q1)*Q2 0099 从图 10 中可以看到， 0100 在 T2 时刻， CTRL1 为低电平， 开关管 1 为 PMOS 管， 此时将会打开， 系统电源 VCC 将 会输出到第 1 行电源 V1， DISCHARGE1 为低， 消隐单元 1 为 NMOS 管， 不打开， 保持高阻状态， 不会出。
42、现放电功能 ； 0101 在 T3 时刻， LED 扫描显示屏第 1 行关断， 进行消隐阶段， CTRL1 变为高电平， 开关管 1 为 PMOS 管， 此时将会关闭， 开关管 1 将变为高阻状态， DISCHARGE1 变为高电平， 消隐单元 1 为 NMOS 管， 将会打开， 将第 1 行电源 V1 存储的电荷进行放电， 将 V1 拉低到低电平 ； 0102 在 T4 时刻， LED 扫描显示屏第 1 行关断消隐阶段， CTRL1 为高电平， 开关管 1 为 PMOS 管， 此时关闭， 开关管 1 将保持高阻状态， DISCHARGE1 变为低电平， 消隐单元 1 为 NMOS 管， 将会。
43、关闭， NMOS1 也处于高阻状态， V1 保持高阻 ； 0103 T4 到 T5 之间的时间 ( 移位时钟信号 CLOCK 高电平时间， ) 可看为是第一行电源消 隐结束到第二行电源输出开始工作， 可以保证第一行电源消隐和第二行电源正常工作不会 有时序交叠 ； 0104 在 T5 时刻， 重复第 1 行的操作， CTRL2 为低电平， 开关管 2 为 PMOS 管， 此时将会打 开， 系统电源 VCC 将会输出到第 2 行电源 V2， DISCHARGE2 为低， 消隐单元 2 为 NMOS 管， 不打 开， 保持高阻状态， 不会出现放电功能 ； 0105 依次， 第 2 行重复进行打开消隐。
44、， 关断消隐并保持高阻的状态， 完成第 2 行电源输 出的开启、 消隐、 高阻过程。 0106 从上面描述可以知道， 第 1 行电源 V1 和第 2 行电源 V2 都经历打开、 关断并消隐、 关断消隐保持高阻的过程。值得注意的是， 第 1 行电源 V1 与第 2 行电源 V2 由于有 BLANK、 CLOCK 信号的存在， 不会出现同时打开 V1/V2 的局面， 所以避免了原来 LED 扫描显示屏的鬼 影出现， 即完成 LED 扫描显示屏的消隐和保护功能。 0107 同时， 上述LED电源控制电路要驱动多行LED显示屏时候， 可采用级联方式， 如图9 所示， 通过内置移位锁存器， 只需要一根连。
45、线， 从第 N 颗电路 ( 芯片 )DATAOUT 引脚到第 N+1 颗电路 ( 芯片 )DATAIN 引脚， 同时 3 根信号线 DATAIN/CLKIN/BLANK 走线简单。 0108 相对于传统图 4 的级联方案， 所示扫描译码电路 (138 芯片 ) 以及扫描译码电路到 电源控制芯片之间所有的控制驱动信号连线 ( 如图 4 圆形所示 )， 连线相对于本发明 ( 图 9) 大大增加， 本发明大大简化了 PCB 板的布线问题。 说 明 书 CN 103971642 A 10 8/8 页 11 0109 最后， 如图 8 所示， Q2 与 Q1 取反进行与操作， 保证在 DATAIN 长时。
46、间保持高电平 时， Q1 保持低电平， DATAOUT 保持低电平， 保证后续电源芯片不会全部点亮发热， 造成电 路和芯片烧毁。 0110 综上可见， 本示例的的最大特点在于， 通过 BLANK/CLOCK/DATAIN 等输入信号， 进行移位锁存， 并执行逻辑运算， 得到图 10 所示的输出信号 CTRL1/CTRL2/DISCHARGE1/ DISCHARGE2， 使得 LED 扫描显示屏相邻两行电源不会出现同时导通现象 ； 同时通过消隐电 路， 泄放掉输出电源部分的寄生电荷， 可以完整解决 LED 扫描显示屏中鬼影、 毛毛虫、 十字 线的问题， 大幅提高 LED 显示屏显示效果 ； 并且。
47、通过内部运算， 内置移位锁存器功能， 省掉 LED 扫描显示屏所需扫描译码电路， 简化 PCB 设计 ； 最后通过保护模块， 保证出现异常时不 会烧毁芯片和电路。 0111 以上所述仅为本发明的实施例， 此外文中涉及的第一、 第二只代表其名称的 区分， 不代表它们的重要程度和位置有什么不同， 因此具体实施例内容并非因此限制本发 明的专利范围， 凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换， 或直 接或间接运用在其他相关的技术领域， 均同理包括在本发明的专利保护范围内。 说 明 书 CN 103971642 A 11 1/8 页 12 图 1 说 明 书 附 图 CN 103971。
48、642 A 12 2/8 页 13 图 2 说 明 书 附 图 CN 103971642 A 13 3/8 页 14 图 3 说 明 书 附 图 CN 103971642 A 14 4/8 页 15 图 4 说 明 书 附 图 CN 103971642 A 15 5/8 页 16 图 5 图 6 说 明 书 附 图 CN 103971642 A 16 6/8 页 17 图 7 图 8 说 明 书 附 图 CN 103971642 A 17 7/8 页 18 图 9 说 明 书 附 图 CN 103971642 A 18 8/8 页 19 图 10 说 明 书 附 图 CN 103971642 A 19 。