《改善光阻曝光形貌的方法、图案化半导体衬底的方法.pdf》由会员分享，可在线阅读，更多相关《改善光阻曝光形貌的方法、图案化半导体衬底的方法.pdf（6页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103984212 A (43)申请公布日 2014.08.13 CN 103984212 A (21)申请号 201410227735.8 (22)申请日 2014.05.27 G03F 7/20(2006.01) H01L 21/027(2006.01) (71)申请人 上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路 568 号 (72)发明人 魏娟 徐炯 周维 魏峥颖 (74)专利代理机构 上海天辰知识产权代理事务 所 ( 特殊普通合伙 ) 31275 代理人 吴世华 林彦之 (54) 发明名称 改善光阻曝光形貌的方法、 图案化。
2、半导体衬 底的方法 (57) 摘要 本发明提供了一种改善光阻曝光形貌的方法 以及图案化半导体衬底的方法， 通过 ： 在半导体 衬底表面沉积复合薄膜层， 复合薄膜层的表面具 有低反射率 ； 在复合薄膜层上涂覆光阻 ； 对光阻 进行曝光、 显影， 从而图案化光阻。利用该复合薄 膜层的表面具有较低的反射率的特性， 在曝光过 程中， 光阻不会形成倒梯形状， 避免了光阻发生倒 塌缺陷， 提高了曝光质量和光刻工艺质量， 以及提 高了后续图案化半导体衬底的工艺质量。 (51)Int.Cl. 权利要求书 1 页 说明书 3 页 附图 1 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求。
3、书1页 说明书3页 附图1页 (10)申请公布号 CN 103984212 A CN 103984212 A 1/1 页 2 1. 一种改善光阻曝光形貌的方法， 其特征在于， 包括 ： 在半导体衬底表面沉积复合薄膜层， 所述复合薄膜层的表面具有低反射率 ； 在所述复合薄膜层上涂覆光阻 ； 对所述光阻进行曝光、 显影， 从而图案化所述光阻。 2. 根据权利要求 1 所述的方法， 其特征在于， 所述复合薄膜层从下到上依次为氮化硅 层 - 氧化硅层 - 氮化硅层。 3. 根据权利要求 1 所述的方法， 其特征在于， 所述复合薄膜层从下到上依次为氧化硅 层 - 氮化硅层。 4. 根据权利要求 2 或 。
4、3 所述的方法， 其特征在于， 所述氮化硅层的生长温度为 350-450。 5. 根据权利要求 2 或 3 所述的方法， 其特征在于， 所述氧化硅层的生长温度为 350-450。 6. 根据权利要求 1 所述的方法， 其特征在于， 所述复合薄膜层的厚度为 750-950 埃。 7. 根据权利要求 1 所述的方法， 其特征在于， 所述光阻的厚度为 25000100 埃。 8.根据权利要求1所述的方法， 其特征在于， 所述复合薄膜层的表面的反射率为0.2 0.3。 9. 一种图案化半导体衬底的方法， 其特征在于， 包括 ： 采用权利要求 1-8 任意一项所述的方法来图案化光阻 ； 以所述图案化的光。
5、阻为掩膜， 刻蚀所述半导体衬底 ； 去除所述光阻和所述复合薄膜层。 10. 根据权利要求 9 所述的图案化半导体衬底的方法， 其特征在于， 采用湿法工艺去除 所述光阻和所述复合薄膜层。 权 利 要 求 书 CN 103984212 A 2 1/3 页 3 改善光阻曝光形貌的方法、 图案化半导体衬底的方法 技术领域 0001 本发明涉及半导体技术领域， 特别涉及一种改善光阻曝光形貌的方法， 以及一种 图案化半导体衬底的方法。 背景技术 0002 光刻工艺， 包括 ： 在衬底上涂覆光阻、 对光阻进行曝光、 显影， 对光阻进行烘烤等工 艺。在较厚的金属层上光阻厚度较厚， 曝光后易形成倒梯形状的光阻形。
6、貌， 请参阅图 1， 图 1 为倒梯形状的光阻的结构示意图， 其中， 101 所示为倒梯形状的光阻， 100 为衬底。对于光 阻长度较大的光阻， 容易造成倒塌缺陷。在光阻尺寸越细， 光阻越容易发生倒塌。倒梯形状 的光阻的形成， 主要是由于曝光过程中衬底反射率较高， 导致大部分光被反射， 将光阻消耗 掉。 0003 倒梯形状的光阻造成的倒塌缺陷不仅影响光刻工艺的质量， 还影响到利用光刻和 刻蚀工艺来图案化衬底或者薄膜层的质量。因此， 需要研究一种方法， 来改善光阻曝光形 貌， 避免在曝光后形成倒梯形光阻形貌而导致较长的光阻发生倒塌， 从而提高光刻工艺质 量， 以及后续继续进行的刻蚀工艺的质量。 。
7、发明内容 0004 为了克服以上问题， 本发明的目的是减小曝光过程中衬底表面的反射率， 避免形 成倒梯形状的光阻而发生倒塌缺陷， 从而提高曝光质量， 以及提高光刻工艺质量， 并进一步 地提高后续图案化半导体衬底的质量。 0005 为了实现上述目的， 本发明的技术方案如下 ： 0006 本发明提供了一种改善光阻曝光形貌的方法， 其包括 ： 0007 在半导体衬底表面沉积复合薄膜层， 所述复合薄膜层的表面具有低反射率 ； 0008 在所述复合薄膜层上涂覆光阻 ； 0009 对所述光阻进行曝光、 显影， 从而图案化所述光阻。 0010 优选地， 所述复合薄膜层从下到上依次为氮化硅层 - 氧化硅层 -。
8、 氮化硅层。 0011 优选地， 所述复合薄膜层从下到上依次为氧化硅层 - 氮化硅层。 0012 进一步地， 所述氮化硅层的生长温度为 350-450。 0013 进一步地， 所述氧化硅层的生长温度为 350-450。 0014 优选地， 所述复合薄膜层的厚度为 750-950 埃。 0015 优选地， 所述光阻的厚度为 25000100 埃。 0016 优选地， 所述复合薄膜层的表面的反射率为 0.2 0.3。 0017 为了提高采用光刻和刻蚀工艺的质量来图案化半导体衬底， 本发明还提供了一种 图案化半导体衬底的方法， 其包括 ： 0018 采用上述任意一项所述的方法来图案化光阻 ； 001。
9、9 以所述图案化的光阻为掩膜， 刻蚀所述半导体衬底 ； 说 明 书 CN 103984212 A 3 2/3 页 4 0020 去除所述光阻和所述复合薄膜层。 0021 优选地， 采用湿法工艺去除所述光阻和所述复合薄膜层。 0022 本发明的改善光阻曝光形貌的方法和光刻方法， 通过在半导体衬底上形成复合薄 膜层， 利用该复合薄膜层的表面具有较低的反射率的特性， 在曝光过程中， 光阻不会形成倒 梯形状， 避免了光阻发生倒塌缺陷， 提高了曝光质量和光刻工艺质量， 以及提高了后续图案 化半导体衬底的工艺质量。 附图说明 0023 图 1 为倒梯形状的光阻形貌的扫描电镜图片 0024 图 2 为本发明。
10、的一个较佳实施例的改善光阻曝光形貌的方法的流程示意图 0025 图 3 为采用本发明的方法后形成的光阻曝光形貌的扫描电镜图片 具体实施方式 0026 为使本发明的内容更加清楚易懂， 以下结合说明书附图， 对本发明的内容作进一 步说明。当然本发明并不局限于该具体实施例， 本领域内的技术人员所熟知的一般替换也 涵盖在本发明的保护范围内。 0027 如前所述， 在较厚的金属层上光阻厚度较厚， 又由于半导体衬底表面的反射率较 高， 从而在曝光后易形成倒梯形状的光阻形貌， 对于长度较大的光阻易发生坍塌缺陷。为 此， 本发明采用在半导体衬底表面形成复合薄膜层的方法， 由于该复合薄膜层具有较低的 表面反射率。
11、， 从而避免了上述缺陷的发生。 0028 以下将结合附图 2-3 和具体实施例对本发明的改善光阻曝光形貌的方法作进一 步详细说明。 需说明的是， 附图均采用非常简化的形式、 使用非精准的比例， 且仅用以方便、 清晰地达到辅助说明本实施例的目的。 0029 请参阅图 2， 为本发明的一个较佳实施例的改善光阻曝光形貌的方法的流程示意 图， 本发明的改善光阻曝光形貌的方法， 包括 ： 0030 步骤 S01 ： 在半导体衬底表面沉积复合薄膜层 ； 0031 具体的， 本发明中的半导体衬底可以为包含很多器件层和器件结构的衬底 ； 为了 降低衬底表面的反射率， 所涂覆的复合薄膜层的表面具有较低的反射率，。
12、 在本发明的一个 较佳实施例中， 复合薄膜层的表面具有的反射率为 0.2 0.3。 0032 该复合薄膜层可以为单层薄膜， 也可以为多层薄膜， 只要保证复合薄膜层的表面 为低反射率的薄膜即可。 在本发明的一个较佳实施例中， 复合薄膜层可以为氮化硅层 ； 在另 一个较佳实施例中， 复合薄膜层从下到上依次为氮化硅层-氧化硅层-氮化硅层 ； 在又一个 较佳实施例中， 复合薄膜层从下到上依次为氧化硅层 - 氮化硅层。 0033 上述氮化硅层和氧化硅层的具体生长工艺参数可以根据实际工艺要求来设定， 在 本发明的一个较佳实施例中， 氮化硅层的生长温度可以为 350-450， 氧化硅层的生长温度 可以为 3。
13、50-450， 较佳地， 氮化硅层和氧化硅层的生长温度均可以为 400。 0034 由于复合薄膜层是为了降低曝光过程中衬底表面的反射率， 则复合薄膜层的厚度 越厚越好， 复合薄膜层的层数越多越好， 但是考虑到成本， 复合薄膜层的厚度和层数应有所 限制， 比如， 采用三层即可改善光阻曝光形貌， 就无需再多加几层了。复合薄膜层的厚度可 说 明 书 CN 103984212 A 4 3/3 页 5 以为 750-950 埃， 较佳地， 为 800 埃。 0035 步骤 S02 ： 在复合薄膜层上涂覆光阻 ； 0036 这里， 光阻的厚度可以为 25000100 埃， 较佳地为 25000 埃。光阻可。
14、以采用现有 的光阻材料， 可以为正显影光阻、 也可以为负显影光阻， 本发明对此不作限制。 0037 步骤 S03 ： 对光阻进行曝光、 显影， 从而图案化光阻。 0038 具体的， 可以采用现有的工艺来进行曝光、 显影， 还可以包括后续的烘烤等光刻工 艺， 本发明对此不再赘述。 0039 请参阅图 3， 图 3 为采用本发明的方法后形成的光阻曝光形貌的结构示意图， 图 3 中， 301 表示光阻， 300 表示半导体衬底。可以看到， 曝光后的光阻的形貌不再为倒梯形状， 其上下的宽度几乎相一致。这样， 可以确保后续继续进行的刻蚀工艺的精度和质量。 0040 基于上述改善光阻曝光形貌的方法， 本发。
15、明还提供了一种图案化半导体衬底的方 法， 其包括 ： 0041 在半导体衬底表面沉积复合薄膜层 ； 0042 在复合薄膜层上涂覆光阻 ； 0043 对光阻进行曝光、 显影， 从而图案化光阻 ； 0044 以图案化的光阻为掩膜， 刻蚀半导体衬底 ； 0045 去除光阻和复合薄膜层。 0046 这里， 可以采用湿法工艺去除光阻和复合薄膜层 ； 沉积复合薄膜层、 涂覆光阻和图 案化光阻的具体过程可以与上述改善光阻曝光形貌的方法相同， 这里不再赘述。 0047 综上所述， 本发明的改善光阻曝光形貌的方法， 通过在半导体衬底上形成复合薄 膜层， 利用该复合薄膜层的表面具有较低的反射率的特性， 在曝光过程中， 光阻不会形成倒 梯形状， 避免了光阻发生倒塌缺陷， 提高了曝光质量和光刻工艺质量， 以及提高了后续图案 化半导体衬底的工艺质量。 0048 虽然本发明已以较佳实施例揭示如上， 然所述实施例仅为了便于说明而举例而 已， 并非用以限定本发明， 本领域的技术人员在不脱离本发明精神和范围的前提下可作若 干的更动与润饰， 本发明所主张的保护范围应以权利要求书所述为准。 说 明 书 CN 103984212 A 5 1/1 页 6 图 1 图 2 图 3 说 明 书 附 图 CN 103984212 A 6 。