一种熔丝存储装置的检测方法及装置技术领域
本发明涉及半导体集成电路领域，尤其涉及对熔丝存储装置的检测。
背景技术
芯片制造完成后，往往需要对其性能进行独立地微调以达到较好的性能指标和一
致性的要求。此外，对于应用场景较多的芯片很可能需要针对具体应用场景进一步调整优
化其部分功能以达到更好的工作效果。
为了保证控制调整的状态值能够长期保存，在电路设计上常用的一种方法便是采
用基于熔丝的存储电路以实现对调整信息的存储。在对调整信息存储完成后，即在对相关
熔丝完成烧写后，在每次芯片上电时都会由检测电路检测熔丝熔断与否的状态，通过熔丝
熔断与否状态得到所存储的调整状态值。
然而，现有的检测电路检测熔丝熔断与否状态，功耗过大。
发明内容
本文描述了一种熔丝存储装置的检测方法及装置，以实现低功耗检测熔丝存储装
置所存储的信息。
一方面，本发明提供了一种熔丝存储的检测装置，所述装置包括熔丝存储单元、熔
丝偏置模块、比较器；
所述熔丝存储单元包括熔丝；
所述熔丝存储单元与所述熔丝偏置模块相连，使得所述熔丝与所述熔丝偏置模块
形成电流通路，并在所述熔丝存储单元与所述熔丝偏置模块之间的连接点上形成检测电压
信号；
所述比较器的第一输入端连接至所述熔丝存储单元与所述熔丝偏置模块之间的
连接点，所述比较器的第二输入端连接至参考电压，所述比较器用于比较所述检测电压信
号与所述参考电压，根据所述比较器的比较结果确定所述熔丝是否熔断的状态，从而确定
所述熔丝存储单元所存储的信息。
在一个示例中，所述熔丝偏置模块包括电流源，且所述电流源为具有小电流值的
电流源，以便所述电流通路的电流小。
在一个示例中，所述熔丝偏置模块包括电阻，且所述电阻为具有大电阻值的电阻，
以便所述电流通路的电流小。
在一个示例中，所述比较器为具有失调、迟滞功能的比较器。
在一个示例中，所述装置包括逻辑控制单元，所述熔丝存储单元包括电压源、第一
开关；
所述熔丝的一端与所述电压源相连，另一端与所述第一开关相连；
所述第一开关接收来自所述控制单元的熔丝检测选通信号，并在所述熔丝检测选
通信号有效时，控制所述第一开关闭合，从而在所述熔丝、所述第一开关、所述熔丝偏置模
块上形成电流通路。
在一个示例中，所述装置包括多个所述熔丝存储单元，且所述多个熔丝存储单元
并列形成存储单元阵列，所述存储单元阵列共同连接至所述比较器与熔丝偏置模块的连接
点。
另一方面，本发明提供了一种熔丝存储的检测方法，所述方法包括：
检测熔丝所处电流通路的检测电压信号与参考电压的大小关系；
根据所述检测结果，确定所述熔丝是否熔断的状态，从而确定所述熔丝所处的熔
丝存储装置存储的信息；
其中，所述检测电压信号为所述熔丝第一端的电压信号，且所述熔丝第一端与电
流源或电阻相连，所述熔丝第二端与电压源相连，从而在所述熔丝、所述电流源或电阻上形
成所述电流通路。
在一个示例中，所述电流源为具有小电流值的电流源，所述电阻为具有大电阻值
的电阻，以便所述电流通路的电流小。
在一个示例中，由负失调比较器检测熔丝所处电流通路的检测电压信号与参考电
压的大小关系。
在一个示例中，所述熔丝存储装置有多个，多个熔丝存储装置相互并列，形成熔丝
存储装置阵列，且所述方法包括：依次检测所述熔丝存储装置阵列中的每个熔丝存储装置
所存储的信息。
相较于现有技术，本发明实施例提供的熔丝存储装置的检测方法及装置能够低功
耗地检测熔丝存储单元所存储的信息，本申请实施例还进一步地降低了芯片面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面附图中反映的仅仅是本
发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还
可以根据这些附图获得本发明的其他实施方式。而所有这些实施例或实施方式都在本发明
的保护范围之内。
图1为本发明实施例的一种熔丝存储检测装置的应用场景示意图；
图2为本发明实施例的一种熔丝存储单元示意图；
图3为本发明实施例的一种存储信息检测单元示意图；
图4为本发明实施例的一种将电流源作为熔丝偏置模块的存储信息检测单元示意
图；
图5为本发明实施例的一种将电阻作为熔丝偏置模块的存储信息检测单元示意
图；
图6为本发明实施例的一种将电流源作为熔丝偏置模块的熔丝存储检测装置示意
图；
图7为本发明实施例的一种将电阻作为熔丝偏置模块的熔丝存储检测装置示意
图；
图8为本发明实施例的一种熔丝存储检测方法流程图。
具体实施方式
下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所
描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，
本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发
明保护的范围。
如图1所示，芯片100包含熔丝存储检测装置110，熔丝存储检测装置110通常仅是
芯片100内的一小部分。在对芯片100进行测试的时候，将芯片100连接到外围测试电路200
中，此时芯片100是整个测试系统的一个待测器件，通过测试结果以及预先设计的微调方
法，经由外围测试电路200控制芯片100内部的熔丝存储单元111的烧写，将更新后的微调信
息烧写到熔丝存储单元111中。该更新后的微调信息，可以用于配置芯片逻辑控制模块120
的变量输入以实现对待调整变量的微调。
本领域技术人员可以理解，图1中示出的芯片结构并不构成对芯片的限定，芯片可
以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
图2为本发明实施例提供的一种熔丝存储单元示意图，熔丝存储单元111包括熔丝
F1、开关S1、烧写模块21。
在一个示例中，烧写模块21为烧写器或者到地导通开关。
图2中，熔丝F1一端连接至电源，另一端与烧写模块21、开关S1相连。当烧写模块21
接收到烧写控制信号，指示其烧写熔丝F1时，熔丝F1被熔断，且该熔丝F1熔断与否与该烧写
控制信号状态有关；其中，烧写控制信号由熔丝存储检测装置110中的逻辑控制单元113控
制，即逻辑控制单元113控制烧写模块21是否烧写熔丝F1。
在烧写模块21烧写熔丝F1时，熔丝存储单元111处于烧写状态。在烧写完成后，熔
丝存储单元111通过熔丝F1的熔断状态，存储信息。一旦熔丝F1烧写完成，烧写模块21不再
烧写熔丝F1；且一般仅在芯片初始化时，才会检测熔丝F1熔断与否的状态。因此，在熔丝存
储单元111处于烧写状态时，开关S1处于断开状态。当需要检测熔丝F1熔断与否的状态时，
熔丝检测选通信号控制S1闭合，此时，熔丝存储单元111处于被检测状态；其中，开关S1的断
开和闭合由熔丝存储检测装置110中的逻辑控制单元113控制。
图3是本发明实施例提供的一种存储信息检测单元示意图。该存储信息检测单元
112包括比较器、熔丝偏置模块31。
熔丝偏置模块31与熔丝存储单元111相连，使得当熔丝存储单元111的开关S1闭合
时熔丝F1与熔丝偏置模块31形成电流通路，并在熔丝存储单元111与熔丝偏置模块31之间
的连接点(即图3中的共用检测节点)上形成检测电压信号。
具体地，熔丝偏置模块31一端接地，另一端连接至熔丝存储单元111、比较器反相
输入端(其连接点为共用检测节点)；比较器的同相输入端连接至基准参考电压。比较器用
于比较该共用检测节点的检测电压信号与基准参考电压，根据比较器的输出结果确定熔丝
F1熔断与否的状态，从而确定熔丝存储单元111存储的信息。
在一个示例中，熔丝存储检测装置110包括多个熔丝存储单元111，且该多个熔丝
存储单元相互并列，从而形成熔丝存储单元阵列，该熔丝存储单元阵列均连接至存储信息
检测单元112的共用检测节点上。也就是说，在比较器与熔丝偏置模块31之间的连接点(共
用检测节点)并联多个熔丝存储单元。
进一步地，熔丝存储检测装置110每次仅对熔丝存储单元阵列中的一个熔丝存储
单元的存储信息进行检测，且全部检测完成后，关闭存储信息检测单元112，从而节省功耗。
需要说明的是，比较器的同相输入端也可以连接至熔丝偏置模块31，此种情况下，
比较器的反相输入端连接至基准参考电压，根据该比较器的输出结果，确定熔丝F1熔断与
否的状态，从而确定熔丝存储单元111存储的信息。
在一个示例中，比较器为负失调比较器，当负失调比较器的反相输入端低于同相
输入端的失调电压时，输出才会翻转。
在一个示例中，存储信息检测单元112中的熔丝偏置模块31包括下拉至低电平的
具有小电流值的电流源，以实现低检测功耗的目的，具体可参见图4及下文中相应内容描
述。
在另一个示例中，存储信息检测单元112中的熔丝偏置模块31包括下拉至低电平
的起到限流作用的具有大阻值的电阻，以实现低检测功耗的目的，具体可参见图5及下文中
的相应内容描述。
图4是本发明实施例提供的电流源作为熔丝偏置模块的存储信息检测单元示意
图。图4中，存储信息检测单元112包括电流源I1、负失调比较器；其中，电流源I1是具有小电
流值的电流源。
负失调比较器同相输入端连接至电源，反相输入端与电流源I1的一端相连，电流
源I1的另一端接地。
电流源I1与负失调比较器的反相输入端相连，并通过共用检测节点与一个或多个
熔丝存储单元相连，以检测熔丝存储单元中熔丝熔断与否的状态，进而确定熔丝存储单元
所存储的信息。
图5是本发明实施例提供的电阻作为熔丝偏置模块的存储信息检测单元示意图。
图5中，存储信息检测单元112包括电阻R1、负失调比较器；其中，电阻R1是具有大电阻值的
电阻。
负失调比较器同相输入端连接至电源，反相输入端与电阻R1一端相连，电阻R1另
一端接地。
电阻R1与负失调比较器的反相输入端相连，并通过共用检测节点与一个或多个熔
丝存储单元相连，以检测熔丝存储单元中熔丝熔断与否的状态，进而确定熔丝存储单元所
存储的信息。
下面结合图6详述将具有小电流值的电流源作为熔丝偏置模块的熔丝存储检测装
置，如何低功耗检测熔丝存储单元所存储的信息。
图6中，熔丝存储检测装置包括烧写模块21、开关S1、负失调比较器、电流源I1。
逻辑控制单元113(图6未示出)根据需要通过发送烧写控制信号控制烧写模块21
对熔丝F1的烧写，在对熔丝F1烧写完成后，逻辑控制单元113关断对熔丝F1的烧写功能，此
后不再对熔丝F1烧写。
例如，烧写模块21包括连接熔丝F1到地通路的第二开关，在烧写模块21对熔丝F1
烧写时，逻辑控制单元113(图6未示出)闭合该第二开关，烧写模块21开始对熔丝F1进行烧
写；烧写完成后，逻辑控制单元113(图6未示出)断开该第二开关，以便烧写模块21不再烧写
熔丝F1。
熔丝F1一端连接至电源，另一端与开关S1的一端相连，开关S1另一端与电流源I1
的一端以及负失调比较器的反相输入端相连(其连接点为共用检测节点)，电流源I1另一端
接地。负失调比较器的同相输入端连接至电源，反相输入端连接至该共用检测节点。
逻辑控制单元113(图6未示出)通过向开关S1发送熔丝检测选通信号来控制开关
S1的断开和闭合；当逻辑控制单元113发送的熔丝检测选通信号有效时，开关S1导通；与此
同时，逻辑控制单元113向负失调比较器和电流源I1发送有效的检测使能控制信号；此时，
由熔丝F1、开关S1、电流源I1形成电流通路，并在电流源I1与负失调比较器的连接点即在共
用检测节点上形成检测电压信号。
如果熔丝F1在烧写完成后未熔断，则熔丝F1电阻值小，电流源I1产生的电流经熔
丝F1在熔丝F1上形成的电压小，熔丝F1压降小，由于熔丝F1一端与电源相连，则熔丝F1另一
端(即共用检测节点处)的电压与电源电压差值小，因此，负失调比较器的同相输入端与反
相输入端的差值小于负失调比较器的失调值，不能触发负失调比较器的翻转；如果熔丝F1
在烧写完成后被熔断，则熔丝F1电阻值大，电流源I1产生电流经熔丝F1在熔丝F1上形成的
电压大，熔丝F1压降大，由于熔丝F1一端与电源相连，则熔丝F1另一端(即共用检测节点)的
电压与电源电压差值大，因此，负失调比较器的同相输入端与反相输入端的差值大于负失
调比较器的失调值，从而触发负失调比较器的翻转。因此，根据负失调比较器的输出结果，
能够确定熔丝F1是否熔断，从而确定熔丝存储单元111所存储的信息。
在一个示例中，电流源I1的电流值小，则检测时熔丝F1、开关S1、电流源I1形成电
流通路的电流小，从而降低了功耗。
此外，由于熔丝F1一端接在电源上，因此在将负失调比较器的同相输入端接在同
一电源(或者具有相同电压的电源)的情况下，不需要额外的基准参考电压生成电路，节省
生成基准参考电压所需的功耗，同时降低熔丝存储检测装置110所占用的面积。
需要说明的是，图6示出的是存储信息检测单元通过共用检测节点与一个熔丝存
储单元相连，实际上，可以有多个熔丝存储单元并列形成熔丝存储单元阵列，且该熔丝存储
单元阵列通过共用检测节点与存储信息检测单元相连。
下面结合图7详述将具有大电阻值的电阻作为熔丝偏置模块的熔丝存储检测装
置，如何低功耗检测熔丝存储单元所存储的信息。
图7中，熔丝存储检测装置包括烧写模块21、开关S1、负失调比较器、电阻R1。
逻辑控制单元113(图7未示出)根据需要通过发送烧写控制信号控制烧写模块21
对熔丝F1的烧写，在对熔丝F1烧写完成后，逻辑控制单元113关断对熔丝F1的烧写功能，此
后不再烧写熔丝F1。
例如，烧写模块21包括连接熔丝F1到地通路的第二开关，在烧写模块21对熔丝F1
烧写时，逻辑控制单元113(图7未示出)闭合该第二开关，烧写模块21开始对熔丝进行烧写；
烧写完成后，逻辑控制单元113(图7未示出)开启该第二开关，以便烧写模块21不再烧写熔
丝F1。
熔丝F1一端连接至电源，另一端与开关S1的一端相连，开关S1的另一端与电阻R1
的一端以及负失调比较器的反相输入端相连(其连接点为共用检测节点)，电阻R1另一端接
地。负失调比较器的同相输入端连接至电源，反相输入端连接至共用检测节点。
逻辑控制单元113(图7未示出)通过向开关S1发送熔丝检测选通信号来控制开关
S1的断开和闭合；当逻辑控制单元113发送的熔丝检测选通信号有效时，开关S1导通；与此
同时，逻辑控制单元113向负失调比较器和电阻R1发送有效的检测使能控制信号，此时，由
熔丝F1、开关S1、电阻R1形成电流通路，并在电阻R1与负失调比较器的连接点即在共用检测
节点上形成检测电压信号。
如果熔丝F1在烧写完成后未熔断，则熔丝F1电阻值小，连接至熔丝F1的电源产生
电流，该电流流经熔丝F1在熔丝F1上形成的电压小，熔丝F1压降小，由于熔丝F1一端与电源
相连，则熔丝F1另一端(即共用检测节点)的电压与电源电压差值小，因此，负失调比较器的
同相输入端与反相输入端的差值小于负失调比较器的失调值，不能触发负失调比较器的翻
转；如果熔丝F1在烧写后已熔断，则熔丝F1电阻值大，连接至熔丝F1的电源产生电流，该电
流流经熔丝F1在熔丝F1上形成的电压大，熔丝F1压降大，由于熔丝F1一端与电源相连，则熔
丝F1另一端(即共用检测节点)的电压与电源电压差值大，因此，负失调比较器的同相输入
端与反相输入端的差值大于负失调比较器的失调值，从而触发负失调比较器的翻转；因此，
根据负失调比较器的输出结果，能够确定熔丝F1是否熔断，从而确定熔丝存储单元111所存
储的信息。
在一个示例中，电阻R1的电阻值大，则检测时熔丝F1、开关S1、电阻R1形成电流通
路的电流小，从而降低了功耗。
此外，由于熔丝F1一端接在电源上，因此在负失调比较器的同相输入端接在同一
电源(或者具有相同电压的电源)的情况下，不需要额外的基准参考电压生成电路来，节省
生成基准参考电压所需的功耗，同时降低熔丝存储检测装置110所占用的面积。
需要说明的是，图7示出的是存储信息检测单元通过共用检测节点与一个熔丝存
储单元相连，实际上，可以有多个熔丝存储单元并联形成熔丝存储单元阵列，且该熔丝存储
单元阵列通过共用检测节点与存储信息检测单元相连。
图8是本发明实施例提供的一种熔丝存储检测方法流程图。
步骤810，检测熔丝所处电流通路的检测电压信号与参考电压的大小关系。
步骤820，根据该检测结果，确定该熔丝是否熔断的状态，从而确定该熔丝所处的
熔丝存储装置存储的信息；
其中，该检测电压信号为该熔丝第一端的电压信号，且该熔丝第一端与电流源或
电阻相连，该熔丝第二端与电压源相连，从而在该熔丝、该电流源或电阻上形成该电流通
路。
在一个示例中，该电流源为具有小电流值的电流源，该电阻为具有大电阻值的电
阻，以便在该熔丝上形成的检测电流小，从而降低了功耗。
在一个示例中，由比较器检测熔丝所处电流通路的检测电压信号与参考电压的大
小关系，且该参考电压为基准参考电压。
在一个示例中，由负失调比较器检测熔丝所处电流通路的检测电压信号与参考电
压的大小关系，且该参考电压为电源电压。
在一个示例中，该熔丝存储装置有多个，该多个存储装置并列，形成存储装置阵
列，且对该熔丝存储检测方法包括：依次检测该熔丝存储装置阵列中的每个熔丝存储装置
所存储的信息。
需要说明的是，具体如何检测熔丝存储装置所存储的信息，即如何检测熔丝存储
装置，可参见前文对熔丝存储装置、熔丝存储单元、存储信息检测单元的详细阐述，以及可
参见图1至图7，在此不再赘述。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步
详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明
的保护范围，凡在本发明的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应
包括在本发明的保护范围之内。