一种三阶驱动的GOA电路及液晶显示器技术领域
本发明涉及液晶显示面板领域，尤其涉及一种三阶驱动的GOA电路及液晶显示器。
背景技术
现有的液晶显示装置的发展呈现出窄边框、薄型化和低成本的发展趋势，其中一
项重要的技术为GOA(Gate Driver On Array，阵列基板行驱动)技术。通过GOA技术将扫描
线驱动电路集成在液晶显示面板的阵列基板上，从而在材料成本和制作工艺两方面上降低
产品成本。
而现有的GOA电路一般采用二阶驱动电路，并且通过调整公共电极上的电压，以抵
消因寄生电容所产生的馈通电压对液晶显示面板的影响。然而通过调整公共电极上的电压
以改善液晶显示面板的品质的目的不易达成。
故，有必要提供一种三阶驱动的GOA电路及液晶显示器，以解决现有技术存在的问
题。
发明内容
本发明的目的在于提供一种三阶驱动的GOA电路及液晶显示器，有利于降低液晶
显示面板的生产成本和实现窄边框，同时将GOA技术应用在三阶驱动上，通过三阶驱动的
GOA电路可以有效消除因寄生电容产生的馈通电压对液晶显示面板的影响，提高显示品质。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种三阶驱动的GOA电路，用于液晶显示器，三阶驱动的GOA电路包括
级联的多个GOA单元，其中，第n级GOA单元包括：
时钟信号源，用于提供本级的时钟信号，时钟信号包括第一高电平以及第一低电
平；
恒压低电平源，用于提供第二低电平；
上拉控制模块，用于接收第n-1级的扫描信号，并受第n-1级的级传信号的控制生
成本级的扫描电平信号；
上拉模块，用于受本级的扫描电平信号的控制，将本级的时钟信号的第一高电平
以及第一低电平输出至本级的扫描信号的输出端；
下传模块，用于接收本级的时钟信号，并受本级的扫描电平信号的控制生成第n+2
级的级传信号；
下拉模块，用于根据第n+2级的扫描信号，将恒压低电平源提供的第二低电平输出
至本级的扫描信号的输出端；
下拉维持模块，用于维持本级的扫描电平信号以及本级的扫描信号的第二低电
平；以及
自举电容，用于生成本级的扫描电平信号的高电平；
上拉控制模块的输出端与上拉模块、下传模块、下拉模块、下拉维持模块以及自举
电容连接；恒压低电平源与下拉维持模块以及下拉模块连接；时钟信号源与上拉模块以及
下传模块连接。
在本发明的三阶驱动的GOA电路中，上拉模块包括第二十一薄膜晶体管，第二十一
薄膜晶体管的栅极电性连接于上拉控制模块的输出端，源极接入本级的时钟信号，漏极电
性连接于本级的扫描信号的输出端。
在本发明的三阶驱动的GOA电路中，下拉模块包括第三十一薄膜晶体管和第四十
一薄膜晶体管；
第三十一薄膜晶体管的栅极电性连接于第n+2级的扫描信号输出端，源极电性连
接于恒压低电平源，漏极电性连接于本级的扫描信号的输出端；
第四十一薄膜晶体管的栅极电性连接于第n+2级的扫描信号输出端，源极电性连
接于恒压低电平源，漏极电性连接于上拉控制模块的输出端。
在本发明的三阶驱动的GOA电路中，第一低电平小于第二低电平。
在本发明的三阶驱动的GOA电路中，上拉控制模块包括第十一薄膜晶体管，第十一
薄膜晶体管的栅极电性连接于第n-1级的级传信号输出端，源极电性连接于第n-1级的扫描
信号输出端，漏极电性连接于上拉控制模块的输出端。
在本发明的三阶驱动的GOA电路中，下传模块包括第二十二薄膜晶体管，第二十二
薄膜晶体管的栅极电性连接于上拉控制模块的输出端，源极接入本级的时钟信号，漏极电
性连接于第n+2级的级传信号的输出端。
在本发明的三阶驱动的GOA电路中，下拉维持模块包括第一下拉维持单元以及第
二下拉维持单元；
第一下拉维持单元包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄
膜晶体管、第五十四薄膜晶体管、第四十二薄膜晶体管以及第三十二薄膜晶体管；
第五十一薄膜晶体管的栅极以及漏极接入第一方波信号，源极电性连接于第五十
二薄膜晶体管的漏极以及第五十三薄膜晶体管的栅极；
第五十二薄膜晶体管的栅极电性连接于上拉控制模块的输出端，源极电性连接于
恒压低电平源；
第五十三薄膜晶体管的源极接入第一方波信号，漏极电性连接于第五十四薄膜晶
体管的漏极、第四十二薄膜晶体管的栅极以及第三十二薄膜晶体管的栅极；
第五十四薄膜晶体管的栅极电性连接于上拉控制模块的输出端，源极电性连接于
恒压低电平源；
第四十二薄膜晶体管的源极电性连接于恒压低电平源，漏极电性连接于上拉控制
模块的输出端；
第三十二薄膜晶体管的源极电性连接于恒压低电平源，漏极电性连接于本级的扫
描信号的输出端；
第二下拉维持单元包括第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄
膜晶体管、第六十四薄膜晶体管、第四十三薄膜晶体管以及第三十三薄膜晶体管；
第六十一薄膜晶体管的栅极以及漏极接入第二方波信号，源极电性连接于第六十
二薄膜晶体管的漏极以及第六十三薄膜晶体管的栅极；
第六十二薄膜晶体管的栅极电性连接于上拉控制模块的输出端，源极电性连接于
恒压低电平源；
第六十三薄膜晶体管的源极接入第二方波信号，漏极电性连接于第六十四薄膜晶
体管的漏极、第四十三薄膜晶体管的栅极以及第三十三薄膜晶体管的栅极；
第六十四薄膜晶体管的栅极电性连接于上拉控制模块的输出端，源极电性连接于
恒压低电平源；
第四十三薄膜晶体管的源极电性连接于恒压低电平源，漏极电性连接于上拉控制
模块的输出端；
第三十三薄膜晶体管的源极电性连接于恒压低电平源，漏极电性连接于本级的扫
描信号的输出端。
在本发明的三阶驱动的GOA电路中，第一方波信号和第二方波信号均为占空比为
1/2的方波，相位相差1/2个周期。
在本发明的三阶驱动的GOA电路中，自举电容设置在上拉控制模块的输出端以及
本级的扫描信号的输出端之间。
本发明还提供一种液晶显示器，包括上述的三阶驱动的GOA电路。
本发明的三阶驱动的GOA电路及液晶显示器，将GOA电路集成在阵列基板上，有利
于降低液晶显示面板的生产成本和实现窄边框；同时，使用三阶驱动的方式，在扫描线关闭
期间，通过时钟信号将扫描信号置于第一高电平以及第一低电平，再通过恒压低电平源将
扫描信号置于第二低电平，从而可以有效解决因寄生电容产生的馈通电压对液晶显示面板
的影响，提高显示品质。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作
详细说明如下：
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案
及其它有益效果显而易见。
图1为本发明的三阶驱动的GOA电路的优选实施例的结构示意图；
图2为本发明的三阶驱动的GOA电路的优选实施例的GOA单元的结构示意图；
图3为本发明的三阶驱动的GOA电路的优选实施例的GOA单元的电路图；
图4为本发明的三阶驱动的GOA电路的优选实施例的信号波形图；
图5为本发明的液晶显示器的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施
例及其附图进行详细描述。
参阅图1、图4，图1为本发明的三阶驱动的GOA电路的优选实施例的结构示意图；图
4为本发明的三阶驱动的GOA电路的优选实施例的信号波形图；
如图1所示，本优选实施例的三阶驱动的GOA电路，用于液晶显示器，其包括级联的
多个GOA单元，每一级GOA单元接入相应的时钟信号。如图4所示，本优选实施例的三阶驱动
的GOA电路设有4个时钟信号：第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3以
及第四时钟信号CLK，每个时钟信号均包括第一高电平VGH以及第一低电平VGL，其中，第一
时钟信号CLK1接入第1、5、9……(4k+1)级GOA单元；第二时钟信号CLK2接入第2、6、10……
(4k+2)级GOA单元；第三时钟信号CLK3接入第3、7、11……(4k+3)级GOA单元；第四时钟信号
CLK4接入第4、8、12……(4k+4)级GOA单元，k为整数。
具体地，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3以及第四时钟
信号CLK4均为占空比为1/4的方波信号，并且依次延时1/4周期。
参阅图2，图2为本发明的三阶驱动电路的GOA电路的优选实施例的GOA单元的结构
示意图；
如图2所示，第n级GOA单元接入相应的时钟信号CLK、第n-1级的扫描信号G(n-1)以
及第n-1级的级传信号ST(n-1)，生成本级的扫描信号G(n)以及第n+2级的级传信号ST(n+
2)，并受第n+2.级的扫描信号G(n+2)的控制拉低本级扫描信号G(n)的电平。
参阅图3，图3为本发明的三阶驱动的GOA电路的优选实施例的GOA单元的电路图；
如图3所示，本发明的三阶驱动的GOA电路包括级联的GOA单元，其中，第n级GOA单
元包括：时钟信号源CLK、恒压低电平源M、上拉控制模块101、上拉模块102、下传模块103、下
拉模块104、下拉维持模块105以及自举电容Cb；上拉控制模块101的输出端与上拉模块102、
下传模块103、下拉模块104、下拉维持模块105以及自举电容Cb连接；恒压低电平源M与下拉
维持模块105以及下拉模块104连接；时钟信号源与上拉模块以及下传模块连接。
其中，时钟信号源CLK，用于提供本级的时钟信号，时钟信号包括第一高电平以及
第一电平；恒压低电平源M，用于提供第二低电平；上拉控制模块101，用于接收第n-1级的扫
描信号G(n-1)，并受第n-1级的级传信号ST(n-1)的控制生成本级的扫描电平信号Q(n)；上
拉模块102，用于受本级的扫描电平信号Q(n)的控制，将本级的时钟信号的第一高电平以及
第一低电平输出至本级的扫描信号G(n)的输出端；下传模块，用于接收本级的时钟信号，并
受本级的扫描电平信号Q(n)的控制生成第n+2级的级传信号ST(n+2)；下拉模块104，用于根
据第n+2级的扫描信号G(n+2)，将恒压低电平源M提供的第二低电平输出至本级的扫描信号
G(n)的输出端；下拉维持模块105，用于维持本级的扫描电平信号Q(n)以及本级的扫描信号
G(n)的低电平；以及自举电容Cb，用于生成本级的扫描电平信号Q(n)的高电平。
上拉控制模块101包括第十一薄膜晶体管T11，第十一薄膜晶体管T11的栅极电性
连接于第n-1级的级传信号ST(n-1)输出端，源极电性连接与第n-1级的扫描信号G(n-1)输
出端，漏极电性连接与上拉控制模块101的输出端。
上拉模块102包括第二十一薄膜晶体管T21，第二十一薄膜晶体管T21的栅极电性
连接与上拉控制模块101的输出端，源极接入本级的时钟信号，漏极电性连接于本级的扫描
信号G(n)的输出端。
下传模块103包括第二十二薄膜晶体管T22，第二十二薄膜晶体管T22的栅极电性
连接于上拉控制模块101的输出端，源极接入本级的时钟信号，漏极电性连接于第n+2级的
级传信号ST(n+2)的输出端。
下拉模块104包括第三十一薄膜晶体管T31和第四十一薄膜晶体管T41；
第三十一薄膜晶体管T31的栅极电性连接于第n+2级的扫描信号G(n+2)的输出端，
源极电性连接于恒压低电平源M，漏极电性连接于本级的扫描信号G(n)的输出端；
第四十一薄膜晶体管T41的栅极电性连接于第n+2级的扫描信号G(n+2)的输出端，
源极电性连接于恒压低电平源M，漏极电性连接于上拉控制模块101的输出端。
下拉维持模块105包括第一下拉维持单元1051以及第二下拉维持单元1052；
第一下拉维持单元1051包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、
第五十三薄膜晶体管T53、第五十四薄膜晶体管T54、第四十二薄膜晶体管T42以及第三十二
薄膜晶体管T32；
第五十一薄膜晶体管T51的栅极以及漏极接入第一方波信号LC1，源极电性连接于
第五十二薄膜晶体管T52的漏极以及第五十三薄膜晶体管T53的栅极；
第五十二薄膜晶体管T52的栅极电性连接于上拉控制模块101的输出端，源极电性
连接于恒压低电平源M；
第五十三薄膜晶体管T53的源极接入第一方波信号LC1，漏极电性连接于第五十四
薄膜晶体管T54的漏极、第四十二薄膜晶体管T42的栅极以及第三十二薄膜晶体管T32的栅
极；
第五十四薄膜晶体管T54的栅极电性连接于上拉控制模块101的输出端，源极电性
连接于恒压低电平源M；
第四十二薄膜晶体管T42的源极电性连接于恒压低电平源M，漏极电性连接于上拉
控制模块101的输出端；
第三十二薄膜晶体管T32的源极电性连接于恒压低电平源M，漏极电性连接于本级
的扫描信号G(n)的输出端；
第二下拉维持单元1052包括第六十一薄膜晶体管T61、第六十二薄膜晶体管T62、
第六十三薄膜晶体管T63、第六十四薄膜晶体管T64、第四十三薄膜晶体管T43以及第三十三
薄膜晶体管T33；
第六十一薄膜晶体管T61的栅极以及漏极接入第二方波信号LC2，源极电性连接于
第六十二薄膜晶体管T62的漏极以及第六十三薄膜晶体管T63的栅极；
第六十二薄膜晶体管T62的栅极电性连接于上拉控制模块101的输出端，源极电性
连接于恒压低电平源M；
第六十三薄膜晶体管T63的源极接入第二方波信号LC2，漏极电性连接于第六十四
薄膜晶体管T64的漏极、第四十三薄膜晶体管T43的栅极以及第三十三薄膜晶体管T33的栅
极；
第六十四薄膜晶体管T64的栅极电性连接于上拉控制模块101的输出端，源极电性
连接于恒压低电平源M；
第四十三薄膜晶体管T43的源极电性连接于恒压低电平源M，漏极电性连接于上拉
控制模块101的输出端；
第三十三薄膜晶体管T33的源极电性连接于恒压低电平源M，漏极电性连接于本级
的扫描信号G(n)的输出端。
第一方波信号LC1和第二方波信号LC2均为占空比为1/2的方波，相位相差1/2个周
期，第一下拉维持单元和第二下拉维持单元交替工作，使得整个电路更加稳定。
自举电容Cb设置在上拉控制模块101的输出端以及本级的扫描信号G(n)的输出端
之间。
参阅图3、图4，图4为本发明的三阶驱动的GOA电路的优选实施例的信号波形图；
本优选实施例的三阶驱动的GOA电路使用时，由启动信号STV启动扫描驱动电路，
当第n-1级的级传信号ST(n-1)为高电平时，第十一薄膜晶体管T11导通，第n-1级的扫描信
号G(n-1)的高电平通过第十一薄膜晶体管T11给自举电容Cb充电，使得参考点Q(n)上升到
一较高的电平。随后第n-1级的级传信号ST(n-1)转为低电平，第十一薄膜晶体管T11断开，
参考点Q(n)通过自举电容Cb维持一较高的电平，并且第二十一薄膜晶体管T21和第二十二
薄膜晶体管T22导通。
随后本级的时钟信号转为高电平，时钟信号通过第二十一薄膜晶体管T21继续给
自举电容Cb充电，使得参考点Q(n)达到一更高的水平，本级的扫描信号G(n)以及第n+2级的
级传信号ST(n+2)也转为第一高电平VGH。
接着，本级的时钟信号转为第一低电平VGL，时钟信号通过第二十一薄膜晶体管
T21将本级的扫描信号G(n)的电平置于第一低电平VGL。
当第n+2级的扫描信号G(n+2)为高电平时，第三十一薄膜晶体管T31以及第四十一
薄膜晶体管T41导通，恒压低电平源M将本级的扫描信号G(n)的电平置于第二低电平Vss，第
一低电平VGL小于第二低电平Vss，从而弥补因寄生电容产生的馈通电压。
最后，通过下拉维持模块105上的第一下拉维持单元1051以及第二下拉维持单元
1052的交替作用，保证了参考点Q(n)的低电位，对处于第二低电平Vss的本级的扫描信号G
(n)起到了维持作用。
本优选实施例的三阶驱动的GOA电路将GOA电路集成在阵列基板上，有利于降低液
晶显示面板的生产成本和实现窄边框；同时，使用三阶驱动的方式，在扫描线关闭期间，通
过时钟信号将扫描信号置于第一高电平以及第一低电平，再通过恒压低电平源将扫描信号
置于第二低电平，从而可以有效解决因寄生电容产生的馈通电压对液晶显示面板的影响，
提高显示品质。
本发明进一步提供一种液晶显示器，包括上述的三阶驱动的GOA电路，请进一步参
阅图5，图5为本发明的液晶显示器的结构示意图。
在本优选实施例中，液晶显示器包括液晶面板1和设置在液晶面板1侧边的三阶驱
动的GOA电路2，GOA电路2的结构以及工作原理可参照上述三阶驱动的GOA电路的优选实施
例，在此不做赘述。
本优选实施例的液晶显示器将GOA电路集成在阵列基板上，有利于降低液晶显示
面板的生产成本和实现窄边框；同时，使用三阶驱动的方式，在扫描线关闭期间，通过时钟
信号将扫描信号置于第一高电平以及第一低电平，再通过恒压低电平源将扫描信号置于第
二低电平，从而可以有效解决因寄生电容产生的馈通电压对液晶显示面板的影响，提高显
示品质。
本发明的三阶驱动的GOA电路及液晶显示器，将GOA电路集成在阵列基板上，有利
于降低液晶显示面板的生产成本和实现窄边框；同时，使用三阶驱动的方式，在扫描线关闭
期间，通过时钟信号将扫描信号置于第一高电平以及第一低电平，再通过恒压低电平源将
扫描信号置于第二低电平，从而可以有效解决因寄生电容产生的馈通电压对液晶显示面板
的影响，提高显示品质。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本
发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，
因此本发明的保护范围以权利要求界定的范围为准。