一种基于片上系统的多通道信号频率测量模块技术领域
本发明涉及仪器仪表领域，特别是一种基于片上系统的多通道信号频率测量模
块，所述片上系统即SoC芯片或系统级芯片，该频率测量模块有利于通过其高集成度在很小
的面积上实现多通道信号频率的精确测量，还可以通过扩展的TCP与远程终端协同工作，通
过扩展的触摸显示屏幕进行人机交互。
背景技术
频率的高精度测量可以使人们更有效地认识、分析信号，在某些要求低功耗、高精
度的频率测量场合，XILINX系列SoC能较高效地完成该任务，其FPGA频率可稳定工作在250M
以上，使用等精度频率测量法可精确测得到TTL信号的频率，配合前端电路和片内ARM系统，
可完成任意信号的频率测量和结果显示、传输等功能。上世纪90年代，SoC(System on a
Chip，一种将微处理器、模拟IP核、数字IP核和存储器等集成的单一芯片，又称为片上系统
或系统级芯片)概念被提出，SoC可有效的降低电子/信息系统产品的开发成本，缩短开发周
期，提高产品的竞争力，其目的是为了克服多芯片集成系统设计中遇到的一些困难，缩短各
器件间的延迟时间。随着SoC技术的不断发展和完善，在单芯片上集成处理器、逻辑器和存
储器等，能够完成信号的采集、处理和传输等功能，提高了系统的速度、降低了硬件结构的
复杂度和总体成本。用可编程器件的FPGA来实现SoC功能的SOPC技术已经能够成熟的嵌入
软、硬核处理器IP，具有灵活的设计方式，可裁剪、可升级，具备软硬件在系统可编程的功
能。同时，目前主流的FPGA处理器中还可以运行Linux系统，方便了应用程序的编写，使高集
成度的频率测量模块成为了可能。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种基于片上系统的多通道信号
频率测量模块，所述片上系统即SoC芯片或系统级芯片，该频率测量模块有利于通过其高集
成度在很小的面积上实现多通道信号频率的精确测量，还可以通过扩展的TCP与远程终端
协同工作，通过扩展的触摸显示屏幕进行人机交互。
本发明的技术方案如下：
一种基于片上系统的多通道信号频率测量模块，其特征在于，包括片上系统主控
制器，所述片上系统主控制器分别连接电源模块、触控模块和外围接口，所述片上系统主控
制器包括主控制单元和分别与主控制单元互连的辅助控制单元和FPGA模块，所述FPGA模块
连接测频模块，所述主控制单元连接通信模块，所述测频模块具有被测信号接口，所述通信
模块远程终端接口，所述触控模块具有触摸显示屏接口。
所述测频模块包括前端电路，所述前端电路包括依次连接的同相比例放大电路、
限幅电路、滤波放大电路和施密特触发器电路，所述施密特触发器连接所述FPGA模块。
所述测频模块内包括同相比例放大电路、限幅电路、滤波放大电路和施密特触发
器，被测信号先经过同相比例放大电路，随后经过限幅电路将1～12V的信号限制在0.7V以
下，再经过后级滤波放大后输入施密特触发器转换成方波，此时信号幅值范围满足FPGA的
IO电平输入范围，此时利用等精度测量模块即可测量单位闸门时间该信号的周期数。
所述测频模块内包括通向比例放大电路、限幅电路、滤波放大电路和施密特触发
器，被测信号经过同相比例放大器放大信号幅值，使得后级波形变换能识别的信号范围更
宽，随后经过限幅电路将1～12V的信号限制在0.7V以下，再经过后级滤波放大后输入施密
特触发器转换成方波，此时信号幅值范围满足FPGA的IO电平输入范围，此时利用等精度测
量模块即可测量该信号的频率值。
所述测频模块包括前端电路，所述前端电路包括依次连接的第一运算放大器、信
号钳位电路、滤波电感和第二运算放大器，所述第二运算放大器连接施密特触发器，所述施
密特触发器连接所述FPGA模块。
所述第一运算放大器通过第一电阻连接所述信号钳位电路的一端与滤波电感的
一端所形成的第一节点，所述信号钳位电路包括第一钳位二极管和第二钳位二极管，第一
钳位二极管的负端和第二钳位二极管的正端均连接所述第一节点，第一钳位二极管的正端
和第二钳位二极管的负端均连接接地端，所述滤波电感的另一端通过第二电阻连接所述第
二运算放大器，并通过第三电阻连接接地端。
所述主控制单元和所述辅助控制单元构成双核处理器，所述双核处理器分别互连
片上总线和接口总线，所述片上总线分别通过不同的外部总线协议连接输入/输出单元，所
述接口总线互连于可编程逻辑模块，所述可编程逻辑模块包括现场可编程门阵列模块、数
字信号处理模块、系统监视模块、外设部件互连模块和随机存取存储模块，所述系统监视模
块和所述外设部件互连模块均设置有串行外设接口。
所述测频模块以阵列分布，每一个测频模块均接收标准信号频率和被测信号频
率，所述测频模块连接频率运算除法器，所述频率运算除法器利用左移32bit后的单位闸门
时间内被测信号周期数与单位闸门时间内基准信号周期数相除，得到相对于基准时钟的被
测信号相对频率值，将该相对频率值通过顺序储存器和传输通道接口上传至微处理器或
CPU以得到绝对频率值。
所述远程终端接口连接远程终端，所述多通道信号频率测量模块通过扩展的TCP
与远程终端协同工作；所述触摸显示屏接口连接触摸显示屏，以进行人机交互。
本发明的技术效果如下：通过该多通道信号频率测量模块，能监测多通道信号频
率的精确测量结果，还可以通过扩展的TCP与远程终端协同工作、通过扩展的触摸显示屏幕
进行人机交互。CPU读取数据总线上的相对频率值，乘以标定后的基准时钟频率值即可得到
精确的被测信号绝对频率值。CPU还具有很多外围接口，可扩展其他应用。
附图说明
图1是实施本发明一种基于片上系统的多通道信号频率测量模块的结构示意图。
图2是测频模块中的前端电路原理图。
图3是片上系统SoC结构示意图。SoC是指系统单芯片，System-on-a-Chip，片上系
统。
图4是等精度频率测量原理示意图。
图5是频率测量结果计算流程框图。
附图标记列示如下：1-多通道信号频率测量模块；2-电源模块；3-外围接口；4-
FPGA模块/逻辑门阵列/Field Programmable Gate Array(现场可编程门阵列模块)；5-主
控制单元/Core1(多核处理器中第一核)；6-辅助控制单元/Core2(多核处理器中第二核)；
7-片上系统主控制器；8-测频模块；9-通信模块；10-触控模块/其他电路；11‐被测信号；12‐
远程终端；13‐触摸显示屏；14‐频率运算除法器/除法IP核；Fs‐标准信号频率；Fx‐被测信号
频率；Nx‐被测频率信号的周期数；Ns‐标准频率信号的周期数；Tws‐测量时间段实际单位闸
门时间；Twa‐测量时间段预置单位闸门时间；T‐预置闸门时间；Ts‐实际闸门时间；RAM‐随机
存取存储模块/双口RAM；FIFO‐顺序储存器；AXI4_Lite‐传输通道接口/AXI4接口通信协议
的子协议；ARM‐微处理器；PS‐处理器系统，归属于微处理器ARM，PS则主要由APU
(Application Processor Unit，应用处理器单元)、内存接口(Memory interfaces)、IOP
(I/O peripherals，输入输出外设)和中央互联(Central interconnect)组成；AXI-接口通
信协议/接口总线；AMBA-高级微控制器总线结构，Advanced Microcontroller Bus
Architecture，或片上互连规范协议，或片上总线；PL-可编程逻辑模块，例如FPGA；IO-输
入/输出单元；SPI-串行外设接口，Serial Peripheral Interface；PCIe-总线接口模块，
PCI-Express，PCI，外设部件互连模块，Peripheral Component Interconnect；DSP-数字信
号处理模块，Digital Signal Process，DSP芯片即指能够实现数字信号处理技术的芯片；
SysMon-系统监视模块；CAN,UART,SDIO,USB,GigE-各种外部接口/外部总线协议；U10-第一
运算放大器；Test-第二运算放大器；D3-第一钳位二极管；D4-第二钳位二极管；74HC14-施
密特触发器；L3-滤波电感；R3-第一电阻；R42-第二电阻；R43-第三电阻；GND-接地端。
具体实施方式
下面结合附图(图1-图5)对本发明进行说明。
图1是实施本发明一种基于片上系统的多通道信号频率测量模块的结构示意图。
图2是测频模块中的前端电路原理结构示意图。图3是片上系统SoC结构示意图。SoC是指系
统单芯片，System-on-a-Chip，芯片系统，系统级芯片，片上系统。图4是等精度频率测量原
理示意图。图5是频率测量结果计算流程框图。如图1至图5所示，一种基于片上系统的多通
道信号频率测量模块1，包括片上系统主控制器7，所述片上系统主控制器7分别连接电源模
块2、触控模块10和外围接口3，所述片上系统主控制器7包括主控制单元5和分别与主控制
单元5互连的辅助控制单元6和FPGA模块4，所述FPGA模块4连接测频模块8，所述主控制单元
5连接通信模块9，所述测频模块8具有被测信号接口(用于接收被测信号11)，所述通信模块
9远程终端接口(用于连接远程终端12)，所述触控模块10具有触摸显示屏接口(用于连接触
摸显示屏13)。所述测频模块8包括前端电路，所述前端电路包括依次连接的同相比例放大
电路(例如第一运算放大器U10)、限幅电路、滤波放大电路(例如第二运算放大器Test)和施
密特触发器74HC14，所述施密特触发器连接所述FPGA模块4。
所述测频模块8内包括电压跟随电路、限幅电路、滤波放大电路和迟滞比较器，被
测信号先经过电压跟随电路，随后经过限幅电路将1～12V的信号限制在0.7V以下，再经过
后级滤波放大后输入施密特触发器74HC14转换成方波，此时信号幅值范围满足FPGA的IO电
平输入范围，此时利用等精度测量模块即可测量单位闸门时间该信号的周期数。或者，所述
测频模块内包括同相比例放大电路、限幅电路、滤波放大电路和施密特触发电路，同相比例
放大器放大信号幅值，使得后级波形变换能识别的信号范围更宽，随后经过限幅电路将1～
12V的信号限制在0.7V以下，再经过后级滤波放大后输入施密特触发器转换成方波，此时信
号幅值范围满足FPGA的IO电平输入范围，此时利用等精度测量模块即可测量该信号的频率
值。
所述测频模块8包括前端电路，所述前端电路包括依次连接的第一运算放大器
U10、信号钳位电路、滤波电感L3和第二运算放大器Test，所述第二运算放大器Test连接施
密特触发器74HC14，所述施密特触发器74HC14连接所述FPGA模块4。所述第一运算放大器
U10通过第一电阻R3连接所述信号钳位电路的一端与限频电感L3的一端所形成的第一节
点，所述信号钳位电路包括第一钳位二极管D3和第二钳位二极管D4，第一钳位二极管D3的
负端和第二钳位二极管D4的正端均连接所述第一节点，第一钳位二极管D3的正端和第二钳
位二极管D4的负端均连接接地端GND，所述滤波电感L3的另一端通过第二电阻R42连接所述
第二运算放大器Test，并通过第三电阻R43连接接地端GND。所述主控制单元5和所述辅助控
制单元6构成双核处理器PS，所述双核处理器PS分别互连片上总线AMBA和接口总线AXI，所
述片上总线AMBA分别通过不同的外部总线协议(例如，SPI，CAN,UART,SDIO,USB,GigE等)连
接输入/输出单元IO，所述接口总线AXI互连于可编程逻辑模块PL，所述可编程逻辑模块PL
包括现场可编程门阵列模块FPGA、数字信号处理模块DSP、系统监视模块SysMon、外设部件
互连模块PCIe和随机存取存储模块RAM，所述系统监视模块SysMon和所述外设部件互连模
块PCIe均设置有串行外设接口SPI。
所述测频模块8以阵列分布，每一个测频模块8均接收标准信号频率Fs和被测信号
频率Fx，所述测频模块8连接频率运算除法器14，所述频率运算除法器14利用左移32bit后
的单位闸门时间内被测信号周期数Nx与单位闸门时间内基准信号周期数Ns相除，得到相对
于基准时钟的被测信号相对频率值，将该相对频率值通过顺序储存器FIFO和传输通道接口
AXI4_Lite上传至微处理器ARM或CPU以得到绝对频率值。所述远程终端接口连接远程终端
12，所述多通道信号频率测量模块1通过扩展的TCP与远程终端12协同工作；所述触摸显示
屏接口连接触摸显示屏13，以进行人机交互。
本发明提供一种基于SoC的高集成度频率测量模块，包括：主控制器、前端电路，其
中主控制器包括主控制单元、逻辑门阵列，主控制单元可和逻辑门阵列之间发送接收数据，
被测信号分别通过测频模块接入逻辑门阵列，其中所述系统的工作过程为：a)前端电路将
被测信号调理整形后接入FPGA；b)FPGA测得的被测信号周期数左移32位、基准信号周期数
接入DSP中的除法IP，结果通过数据总线上传至CPU中；c)CPU通过读取设备文件获得该被测
信号的频率值，可通过通信模块上歘至远程终端，也可以通过扩展的触摸显示屏进行人机
交互。进一步地，其中，所述步骤a)的具体实现如下，测频模块内测量电路包括同相比例放
大电路、限幅电路、滤波放大电路、施密特触发器，被测信号先经过同相比例放大电路，随后
经过限幅电路将1～12V的信号限制在0.7V以下，再经过后级滤波放大后输入施密特触发器
转换成方波，此时信号幅值范围满足FPGA的IO输入范围，此时利用等精度测量模块即可测
量单位闸门时间该信号的周期数。进一步地，FPGA内部具有IP核，在所述b)步骤中，通过调
用DSP生成除法IP，将左移32bit后的单位闸门时间内被测信号周期数与单位闸门时间内基
准信号周期数相除，得到相对于基准时钟的被测信号频率，将该相对频率值通过数据总线
上传至CPU以得到绝对频率值。进一步地，CPU读取数据总线上的相对频率值，乘以标定后的
基准时钟频率值即可得到精确的被测信号绝对频率值。其中，基准信号频率值可通过校正
FPGA输出的10M参考信号得到。进一步地CPU可通过通信接口与远程终端通信，也可以通过
扩展的触控显示模块进行人机交互。进一步地，CPU还具有很多外围接口，可扩展其他应用。
一种基于SoC的高集成度频率测量模块，包括SoC单元、频率测量原理、优化的频率
计算传输原理、前端电路，所述SoC单元为主控制器，所述频率测量原理为等精度频率测量
原理，所述优化的频率计算传输原理能减少在保证精度的情况下减少CPU的使用率。所述前
端电路完成完成输入信号嵌位、放大、整形的功能。其中所述系统的工作过程为：前端电路
将输入信号进行放大、嵌位、滤波放大、整形后将信号输入逻辑门阵列，目的是将测量信号
调理为适合逻辑门阵列适合测量的TTL电平；由逻辑门阵列内部的等精度测频模块测量出
单位时间内被测信号的周期数及基准信号的周期数，将被测信号周期数左移32bit后输入
DSP中的除法IP计算出被测信号的精确频率值，并上传至主控制单元；主控单元可以读取并
显示各通道频率值或者将频率值通过网络等接口发送至远程终端。测频模块内的前端电路
包括同相比例放大电路、限幅电路、滤波放大电路、施密特触发器；被测信号先经过同相比
例放大电路，随后经过限幅电路将1～12V的信号限制在0.7V以下，再经过后级滤波放大后
输入施密特触发器转换成方波，此时信号幅值范围满足可编程逻辑门阵列(FPGA)的IO电平
输入范围。所述系统还包括FPGA、DSP、CPU，FPGA主要测量出单位闸门时间内被测信号的周
期数、基准信号的周期数，DSP主要计算被测信号的周期数，然后通过数据总线将频率值发
送至CPU。所述模块包括通信模块、可扩展网络模块、外围扩展模块、触摸显示屏，主控制单
元Core1通过通信模块可与远程终端连接，可与系统内的触控显示屏进行交互；辅助控制单
元Core2可通过外围扩展模块与外围其他电路连接。
本发明在保证较高精度的情况下以较小的体积实现了信号频率的测量。一种基于
SoC的高集成度频率测量模块，包括主控制器、前端电路。所述主控制器即SoC(System on a
Chip，微处理器、模拟IP核、数字IP核和存储器的集成单一芯片)，完成成TTL电平信号的频
率测量、计算，所述前端电路完成输入信号嵌位、放大、整形的功能。
参见图1，示出了本发明频率测量模块，包括主控制器、测频模块、通信模块、外围
扩展模块、可扩展的触摸显示屏幕等。其中，主控制器包括主控制单元Core1、辅助控制单元
Core2、逻辑门阵列FPGA，主控制单元Core1可与辅助控制单元Core2和逻辑门阵列之间发送
接收数据。并且主控制单元Core1通过通信模块可与远程终端连接；辅助控制单元Core2可
通过外围扩展模块与外围其他电路连接，并且可与扩展的触摸显示屏之间收发信号。被测
信号通过前端电路接入FPGA。前端电路将被测信号转换为FPGA的IO输入能力范围内的TTL
电平；
通过通信模块，计算的结果可以上传至远程终端，远程终端也可以与主控制单元
Core1、辅助控制单元Core2、逻辑门阵列FPGA进行通信，调整闸门时间，显示测量结果，保存
实时采集的数据以便后期回调、分析数据；测频模块内的波形调理电路包括同相比例放大
电路、限幅电路、滤波放大电路、施密特触发器；被测信号先经过同相比例放大电路，随后经
过限幅电路将1～12V的信号限制在0.7V以下，再经过后级滤波放大后输入施密特触发器转
换成方波，此时信号幅值范围满足FPGA的IO电平输入范围。利用FPGA内的等精度测量模块
可测量并计算出被测信号频率值。
下面说明所述系统的工作过程：(1)前端电路将被测信号进行放大、限幅、滤波放
大、波形转换，调整为FPGA的IO输入范围能的TTL电平，如附图2所示的前端电路，U10将未知
幅值的信号放大10倍，输出最大信号不超过U10的轨电压，通过D1、D2将信号嵌位至±0.7V
范围，L3的存在可以大大消弱开机时的信号冲击，Test将限幅的信号放大3倍满足后级施密
特触发器的输入信号范围，施密特触发器可以将该信号转换成符合FPGA输入范围的标准的
TTL信号。(2)主控制单元SoC的系统结构框图如附图3所示，PS(Processor System)为ARM部
分，主要完成测量结果的修正解算、控制实现、结果显示、传输等功能，PL(Programmable
Logic)为FPGA部分，主要完成TTL电平的频率测量及计算。PS则主要由APU(Application
Processor Unit，应用处理器单元)、内存接口(Memory interfaces)、IOP(I/O
peripherals，输入输出外设)和中央互联(Central interconnect)组成。(3)主控制单元
FPGA部分通过等精度测频原理得到单位闸门时间内被测信号的周期数、单位闸门时间内基
准信号的周期数，通过调用DSP生成除法IP核，同步得到相对于基准信号的频率值。等精度
测频原理如附图4所示，它的实际闸门时间是不固定的，而是被测信号周期的整数倍，故与
被测信号同步，因此又称为多周期同步法。此方法使Nx与Ns的上升沿同步，消除了对被测信
号计数时产生的±1个周期误差，测量精度大大提高，而且实现了在整个测量期间的等精度
测量。在测量过程中，有两个计数器分别对标准频率信号Fs及被测频率信号Fx同时计数。首
先给出预置闸门上升沿开启信号，此时两个计数器并不开始计数，而是要等到被测频率信
号的上升沿到来时，两个计数器才真正开始计数。然后当预置闸门下降沿关闭信号到来时，
两个计数器并不立即停止计数，而是要等到被测频率信号的上升沿到来时才停止计数，完
成一次测量过程。设标准信号的频率为Fs，被测信号的频率为Fx，在测量时间段Tws(单位闸
门时间)内被测频率信号的周期数为Nx，标准频率信号的周期数为Ns，则有
通过上式可得被测信号相对基准信号的频率为Nx/Ns，如附图5所示。该相对频率值
可通过数据总线传输至CPU，在FPGA内部计算出该值可以保证Nx和Ns的绝对同步，减少了由
传输部同步带来的错误结果，同时，FPGA的计算速度远高于CPU，能减少CPU负荷的同时缩短
了一次完整测量的时间。(4)主控单元CPU部分可读取数据总线上的相对频率值，乘以标定
后的基准时钟频率值即可得到精确的被测信号绝对频率值。其中，基准信号频率值可通过
校正FPGA输出的10MHz参考信号得到。同时，CPU部分可通过通信接口与远程终端通信，协同
工作，也可以通过扩展的触摸显示屏幕进行人机交互。在一优选的方案中，测频模块的波形
调理电路如图4所示，包括同相比例放大电路、限幅电路、滤波放大电路、施密特触发器；被
测信号经过同相比例放大电路，同相比例放大器放大信号幅值，使得后级波形变换能识别
的信号范围更宽。随后经过限幅电路将1～12V的信号限制在0.7V以下，再经过后级滤波放
大后输入施密特触发器转换成方波，此时信号幅值范围满足FPGA的IO电平输入范围，此时
利用等精度测量模块即可测量该信号的频率值。
左移32位是为了利用FPGA中DSP的计算优势及减少处理FPGA复杂的小数表示形式
而进行的操作，Nx扩大了232倍，小数结果保存到了整数部分的64位数据中，在FIFO写入数据
过程中可保证不会丢失任何一个通道的数据，也不存在Nx和Ns不同步的情况，结果传输到
ARM中只需要右移32bit再乘以修正晶振频率即可得到精确的结果，该算法带来的误差为2
-32，对于测量来说可忽略不计。同时，控制器的结果计算只需要32移位操作，大大降低了CPU
使用率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人
员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应
视为本发明的保护范围。此外，尽管本说明书中使用了一些特定的术语，但这些术语仅仅是
为了方便说明，并不对本发明构成任何限制。