一种AXIe-0总线应变仪及应变测试方法技术领域
本发明涉及自动测试系统与测试测量仪器领域，特别涉及一种AXIe-0总线应变仪
及应变测试方法。
背景技术
AXIe-0仪器是一种插卡式仪器，具有ATCA连接器。AXIe-0仪器工作时需要插入
AXIe机箱，其ATCA连接器与AXIe机箱背板连接，由AXIe机箱提供LAN通讯总线、触发总线、同
步时钟、及电源，组建自动测试系统时，AXIe控制器及多块相同功能的AXIe-0仪器一同插入
AXIe机箱，通过AXIe控制器的LAN口将AXIe系统接入网络，建立主控计算机与AXIe-0仪器的
以太网通讯，实现AXIe-0仪器多个通道的扩展。AXIe-0仪器适合应用于集中式测试测量系
统。
发明内容
为了满足大型结构多通道应力试验应用场合的需要，本发明提供了一种AXIe-0总
线应变仪及应变测试方法。
本发明提供的AXIe-0总线应变仪，包括：AXIe接口、ARM处理器、同步触发模块、
FPGA逻辑及前端处理模块；
所述ARM处理器，用于通过所述AXIe接口接收指令信号，对所述指令信号进行解析
得到指令数据并发送至所述FPGA逻辑；
所述同步触发模块，用于通过所述AXIe接口接收时钟信号和触发信号，对所述时
钟信号和所述触发信号进行同步处理，得到同步时钟信号和同步触发信号，并发送至所述
FPGA逻辑；
所述FPGA逻辑，用于接收所述ARM处理器发送的指令数据、及所述同步触发模块发
送的同步时钟信号和同步触发信号，触发对应的逻辑，以实现对所述前端电路的控制；
所述前端处理模块，包括N个信号采集通道，用于在所述对应的逻辑的控制下，使N
个电桥传感器在产生应变时分别输出第一数字信号和模拟电压信号；以及对N个所述第一
数字信号进行通道识别得到通道识别结果，对N个所述模拟电压信号进行调理得到N个第二
数字信号，并将所述通道识别结果和N个所述第二数字信号发送至所述FPGA逻辑；其中N为
正整数；
所述FPGA逻辑，还用于根据所述通道识别结果和N个所述第二数字电压信号，得到
具有通道识别编号的数字电压信号后写入所述FPGA逻辑；
所述ARM处理器，还用于读取所述FPGA逻辑的所述具有通道识别编号的数字电压
信号，并通过AXIe接口发送外界。
本发明还提供了一种AXIe-0总线应变仪的应变测试方法，所述AXIe-0总线应变仪
插入AXIe机箱中，包括以下步骤：
接收指令信号，解析所述指令信号，得到指令数据；
接收时钟信号和触发信号，对所述时钟信号和所述触发信号进行同步处理，得到
同步时钟信号和同步触发信号；
基于所述同步时钟信号和同步触发信号，按照所述指令数据，触发对应的逻辑；
在所述对应的逻辑的控制下，使N个电桥传感器在产生应变时分别输出第一数字
信号和模拟电压信号；
对N个所述第一数字信号进行通道识别得到通道识别结果，对N个所述模拟电压信
号进行调理得到N个第二数字信号；
根据所述通道识别结果和N个所述第二数字电压信号，得到具有通道识别编号的
数字电压信号，并发送至外界。
本发明有益效果如下：
本发明实施例提供的AXIe-0总线应变仪，可实现多个通道的应变信号测量，该应
变仪具有总线同步与触发功能，保证AXIe机箱中的每个模块都可以同步工作，同时可将多
个AXIe-0总线应变仪集成到AXIe机箱中以实现应变测量通道的进一步扩展。
附图说明
图1是本发明装置实施例的AXIe-0总线应变仪的结构示意图；
图2是本发明装置实施例实例1的AXIe-0总线应变仪的结构示意图；
图3是本发明方法实施例的AXIe-0总线应变仪的应变测试方法的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开
的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例
所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围
完整的传达给本领域的技术人员。
为了满足大型结构多通道应力试验应用场合的需要，本发明提供了一种AXIe-0总
线应变仪及应变测试方法，以下结合附图以及实施例，对本发明进行进一步详细说明。应当
理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。
根据本发明的装置实施例，提供了一种AXIe-0总线应变仪，图1是本发明装置实施
例的AXIe-0总线应变仪的结构示意图，如图1所示，根据本发明装置实施例的AXIe-0总线应
变仪包括：AXIe接口10、ARM处理器14、同步触发模块12、FPGA逻辑16及前端处理模块18，以
下对本发明实施例的各个模块进行详细的说明。
具体的，所述AXIe接口10连接AXIe机箱背板，包括48V电源信号、LAN通讯总线信
号、同步触发总线信号等3个部分。48V电源信号经过电源转换单元，输出+3.3V、+5V、+12V、-
12V等多种电源电压供仪器内部电路使用；LAN通讯总线信号经过网络滤波器、LAN PHY芯
片，然后连接至ARM处理器，建立ARM处理器与主控计算机的LAN通讯链路；同步触发总线信
号连接至“同步触发”单元电路。
所述ARM处理器14，用于通过所述AXIe接口10接收指令信号，对所述指令信号进行
解析得到指令数据并发送至所述FPGA逻辑。
具体的，所述ARM处理器14是整个仪器的控制管理中心，处理器中运行嵌入式
Linux操作系统，执行TCP/IP协议栈实现网络通讯，主要负责接收主控计算机的指令(即
AXIe机箱发送的指令信号)，并解析，然后根据指令解析的结果执行相应的服务，例如初始
化仪器、设置激励源、设置传感器连接方式、控制信号调理电路、启动应变信号采集等等。需
要注意的是，ARM处理器通过FPGA逻辑来控制各调理与采集电路，ARM处理器只管向FPGA发
指令(写寄存器)或读数据寄存器，所有的控制时序在FPGA中实现。
所述同步触发模块12，用于通过所述AXIe接口接收时钟信号和触发信号，对所述
时钟信号和所述触发信号进行同步处理，得到同步时钟信号和同步触发信号，并发送至所
述FPGA逻辑。其中，所述同步时钟信号和所述同步触发信号用于为所述RAM处理器14、所述
FPGA逻辑16、及所述前端处理模块18提供同步时钟和同步触发。
具体的，同步触发：主要对AXIe总线上的时钟信号、触发信号增加特定的缓冲芯
片。时钟信号通过时钟缓冲芯片接入到FPGA逻辑单元，这样各个AXIe应变仪内的FPGA使用
同频同相位的时钟，达到不同AXIe应变仪时序一致的目的。触发信号通过缓冲器接入到
FPGA逻辑单元，可以接收AXIe背板的触发输入，也可以将本仪器FPGA输出的触发信号输出
到AXIe背板，实现不同AXIe应变仪同时触发采集。这样，由于不同AXIe应变仪的时钟同频同
相位，而且又可以同一时刻触发采集，从而可以实现不同AXIe应变仪之间的采集同步。“同
步触发”单元由ARM处理器控制，也可将触发信号输出给ARM的中断管脚，以通知ARM处理器
已有一个触发事件产生。
所述FPGA逻辑16，用于接收所述ARM处理器14发送的指令数据、及所述同步触发模
块12发送的同步时钟信号和同步触发信号，触发对应的逻辑，以实现对所述前端处理模块
18的控制。
具体的，所述FPGA逻辑是一种可编程逻辑器件，由若干门电路组成，用户可以通过
编程实现适合自己的逻辑电路或状态机，如寄存器、多路选择器、译码器、控制时序等。AXIe
应变仪中的FPGA主要连接ARM处理器、同步触发，A/D、D/A、1-wire器件(传感器识别芯片中
的存储信息读取)等。FPGA逻辑主要接收ARM处理器的指令数据(由ARM处理器向FPGA中指定
寄存器写入指令数据)，然后触发对应的逻辑，实现对指定电路的控制。
所述前端处理模块18，包括N个信号采集通道，用于在所述对应的逻辑的控制下，
使N个电桥传感器在产生应变时分别输出第一数字信号和模拟电压信号；以及对N个所述第
一数字信号进行通道识别得到通道识别结果，对N个所述模拟电压信号进行调理得到N个第
二数字信号，并将所述通道识别结果和N个所述第二数字信号发送至所述FPGA逻辑；其中N
为正整数。
图2是本发明装置实施例实例1的AXIe-0总线应变仪的结构示意图，如图2所示所
述前端处理模块18包括一个多通道同步采集模块和N个单通道采集模块(在图2中包括20个
单通道采集模块)；其中，一个单通道采集模块包括一个前端信号调理单元、一个激励源、一
个传感器识别单元及一个电桥。
所述激励源，用于在所述对应的逻辑的控制下为一个电桥提供供电电压，以使所
述电桥传感器在产生应变时输出第一数字信号和模拟电压信号；其中，第一数字信号中包
括通道信息，模块电压信号中包括应变测量结果信息。
具体的，应变片为无源器件，需要外部施加供电电压。AXIe应变仪可以为每个应变
测量通道输出-5～+5V可程控的电压源，驱动电流可以达到50mA。应变片通过激励后可输出
一个电压信号。
所述前端信号调理单元，用于对所述模拟电压信号进行调理，并将调理后的模拟
电压信号发送至所述多通道同步采集模块。
具体的，所述前端信号调理单元包括电桥切换电路、零点补偿电路、信号放大电
路、滤波电路及单端转差分电路；
所述电桥切换电路，用于所述电桥中全桥、半桥、1/4桥的选择；
所述零点补偿电路，用于调整各个所述单通道采集模块的零点；
所述信号放大电路，用于将所述模拟电压信号进行放大；
所述滤波电路，用于将放大后的模拟电压信号进行滤波；
所述单端转差分电路，用于将滤波后的单端信号转换为差分信号。将单端信号转
换为差分信号后有利于提高信道比。
即前端信号调理，20路应变信号均有各自的信号调理电路，主要包括输入保护电
路(防止误操作，输入信号过大而损坏仪器内部电路)、电桥切换电路(全桥、半桥、1/4桥选
择)、零点补偿(调整各个模拟采集通道的零点)、信号放大电路(小信号放大后再采集，可提
高采集的精度)、滤波电路(滤除干扰信号，如50Hz工频干扰)、单端转差分电路(一般A/D转
换器的输入是差分输入)等等。
进一步的，所述前端电路中还包括通道校准单元；所述通道校准单元，用于对所述
前端信号调理单元进行校准并将校准后的结果发送至所述FPGA逻辑。
具体的，所述通道校准包括Shunt校准、通道自校准。“Shunt校准”通过在电桥的某
个桥臂上并联一个已知的大电阻，以产生一个比原先桥臂电阻值略小的已知应变值，相当
于模拟一个应变变化的过程，此方法主要用于消除线阻带来的应变片灵敏系数降低的误
差，主要通过模拟预定应变值，在仪器端调整应变片灵敏系数或者仪器的增益系数直至仪
器端显示预定应变值。“通道自校准”为了消除调理通道的温度漂移，每个测量通道都有一
个校准源，提供了零点和增益的自动校准功能以对后续采集的测量值进行补偿。
如图2所示，本发明设计了一种AXIe-0总线应变仪，单个模块具有20个应变测量通
道，支持1/4桥、1/2桥和全桥测量，支持通道识别，支持同步触发。通过将多块AXIe-0总线应
变仪安装到AXIe机箱中实现多通道的应变信号测量。例如，在5槽AXIe机箱中插入5块AXIe-
0总线应变仪，即可以组建成100通道的应变测量仪。使用该方式构建的应变测试系统具有
高通道道密度、远程控制等优点，特别适合大型结构的多通道应力试验的应用场合，而且支
持TEDS传感器识别、CID通道识别，可解决由于连接线缆长而难以识别通道的问题。
所述多通道同步采集模块，用于接收N个前端信号调理模块发送的调理后的模拟
电压信号，将所述调理后的模拟电压信号转换为所述第二数字电压信号。
具体的，多通道同步采集：主要包括20个通道的A/D转换(模数转换)，由FPGA提供
时钟、采集时序等逻辑控制信号，负责将“前端信号调理”单元输出的模拟电压信号转换成
数字信号。“同步采集”由FPGA时序控制，当FPGA向20个A/D转换芯片输出的控制时序完全一
致时，A/D转换芯片输出的数字电压就是同时的。
所述传感器识别单元，用于在所述FPGA逻辑的控制下根据所述第一数字信号进行
测量通道识别，并将通道识别结果发送至所述FPGA逻辑。
具体的，所述传感器识别单元为CID传感器识别或TEDS传感器识别。
在应变信号传输导线中设计CID电路，方便应变测量通道识别；在调理电路部分设
计TEDS电路，方便具有TEDS功能(传感器电子数据表窗口)的传感器识别。
CID传感器识别需要在应变片与应变仪的连接线缆中串联一个CID电路，其核心是
一个1-wire存储器件，里面预先写入通道信息(如应变片粘贴的位置信息、通道代号等)，在
应变仪端对应有一个1-wire控制芯片，ARM处理器可以通过该芯片读取CID中储存的信息，
从而识别通道。这种方式不需要额外的线缆开销(线缆的芯数不变)，在应变测量通道数量
大，且应变片与应变仪距离较远时非常适用。
TEDS传感器识别是在传感器内部增加了一个1-wire EEPROM存储单元，可预先写
入内容，传感器与应变仪连接时需要在原有线缆基础上额外增加2芯，用于TEDS信号的传
输，在应变仪端对应有一个1-wire控制芯片，ARM处理器可以通过该芯片读取TEDS电子表格
中储存的信息，从而识别通道。这种方式需要额外的线缆开销(线缆的芯数增加2个)，适合
于大部分传感器(不限于应变传感器)。
进一步的所述FPGA逻辑16，还用于输出触发信号；所述同步触发模块12，还用于将
所述FPGA逻辑输出的触发信号通过所述AXIe接口输出至外界，这样可以指定应变仪指定通
道作为触发源，实现不同应变仪之间的同步采集。
本发明公开了一种AXIe-0总线应变仪，应用于高密度应力应变测量场合。仪器硬
件由传感器识别电路、激励源、前端调理电路、校准电路、同步采集电路、触发电路、AXIe接
口电路等部分组成，使用时安装于AXIe机箱，由主控计算机通过LAN控制。通道识别电路实
现TEDS传感器识别、CID通道识别；激励源对外提供可程控的恒压源，为电桥提供供电电压；
前端调理电路对1/4桥、半桥、全桥信号进行调理，包括保护、放大、滤波；校准电路提供内部
校准电压和标准电阻，用来校准调理采集通道；同步采集电路实现所有通道的高精度同步
采集，由可编程逻辑器件实现A/D转换器的时序；触发电路实现对软件触发、背板LVDS硬触
发、IEEE 1588触发的管理；AXIe接口电路以ARM处理器为核心，采用LXI协议实现AXIe接口
通信，支持IEEE 1588同步，而且支持TEDS传感器识别、CID通道识别，可解决由于连接线缆
长而难以识别通道的问题。
根据本发明的方法实施例，提供了一种AXIe-0总线应变仪的应变测试方法，图3是
本发明方法实施例的AXIe-0总线应变仪的应变测试方法的流程图，如图3所示，根据本发明
方法实施例的AXIe-0总线应变仪的应变测试方法包括如下处理：
步骤301，接收指令信号，解析所述指令信号，得到指令数据；
步骤302，接收时钟信号和触发信号，对所述时钟信号和所述触发信号进行同步处
理，得到同步时钟信号和同步触发信号；
步骤303，基于所述同步时钟信号和同步触发信号，按照所述指令数据，触发对应
的逻辑；
步骤304，在所述对应的逻辑的控制下，使N个电桥传感器在产生应变时分别输出
第一数字信号和模拟电压信号；
步骤305，对N个所述第一数字信号进行通道识别得到通道识别结果，对N个所述模
拟电压信号进行调理得到N个第二数字信号；
步骤306，根据所述通道识别结果和N个所述第二数字电压信号，得到具有通道识
别编号的数字电压信号，并发送至外界。
具体的，所述对N个所述模拟电压信号进行调理得到N个第二数字信号包括以下步
骤：
对所述N个模拟电压信号进行调理，得到N个调理后的模拟电压信号；
将N个调理后的模拟电压信号转换为N个第二数字电压信号。
本发明方法实施例的AXIe-0总线应变仪的应变测试方法还包括以下步骤：
输出触发信号；
将所述触发信号通过输出至外界。
本发明方法实施例提供的AXIe-0总线应变仪的应变测试方法支持1/4桥、1/2桥和
全桥测量，单个模块实现多个通道的应变信号测量，多个模块集成到AXIe机箱中可以实现
应变测量通道的扩展，而且具有总线同步与触发功能，可以保证AXIe机箱中的每个模块都
可以同步工作。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人
员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、
等同替换、改进等，均应包含在本发明的权利要求范围之内。