一种高精度高线性度的互电容变化检测电路技术领域
本发明涉及电容检测领域，更具体地，涉及一种利用电容分压进行互电容变化的
检测电路，该电路适用于电容式触控技术领域。
背景技术
目前，电容式触控技术广泛用于手机、平板电脑、电磁炉、冰箱、洗衣机等产品。电
容检测技术的好坏，在一定程度上决定了电容式触控产品的体验。
传统的互电容检测方法，使用连续多次脉冲对互电容进行充放电，并通过电流转
换电路将充放电电流复制到滤波电容上，当滤波电容上的电压大于参考电压时，给互电容
充放电的脉冲次数的函数就用来表征互电容的值。为保证足够的检测精度，需要足够多的
数据位数，即足够多的充放电脉冲次数，这使得滤波电容需要比待测电容大几个数量级。若
滤波电容集成在芯片内部，则会占用较大面积，若滤波电容外置，则需要额外引脚，这些都
会增加芯片的成本。单个充放电脉冲能够使滤波电容上的电压产生的变化量，随着滤波电
容上电压的增加而减小；因此，对于不同大小的互电容变化量而言，传统检测方法得到的初
始电容值变化量并不能线性的表征互电容的变化量。此外，对于不同大小的互电容，其充放
电次数不同，即完成检测所需的时间不同，表现在体验上，就是响应时间不同，这会影响用
户的实际体验。而本发明提出的检测电路，避免了使用较大滤波电容，有利于降低芯片成
本，同时，特别解决了在不同大小互电容检测时，互电容变化量检测的非线性和响应时间不
同的问题。本发明提供的互电容检测电路可广泛用于使用电容式触控技术的领域中，提升
触控产品的体验。
发明内容
技术目的：提供一种高精度、高线性度、检测速度快的互电容检测电路。采用电容
分压法，得到表征待测互电容的电压Vx。接着，通过电压跟随器对采样电容进行充电，充电
完成后，断开采样电容和电压跟随器之间的连接，电压Vx以电荷的形式存储在采样电容上。
调整ADC电容阵列，以逐次逼近的方式，使ADC电容阵列与内部电容调整阵列的电容分压，逐
次逼近采样电容上的电压Vx。逐次逼近完成，ADC电容阵列的电容值的函数即是待测互电容
的电容值。
技术方案： 本发明包括比较器，电压跟随器，内部电容调整阵列，ADC电容阵列，参
考电容Cb，采样电容Cs，控制逻辑，开关和待测的互电容。假设待测互电容为Cx，与待测互电
容相连的参考电容为Cb，内部电容调整阵列中，校准电容阵列的最小电容为Cadj，参考电容
为Ca，ADC电容阵列中的最小电容为Ci，内部电容调整阵列接固定电平的一端所接的电平为
Vcom。因此，参考电容Cb上的电压为Cx/(Cb+Cx) * Vldo，该电压可以表征待测互电容Cx的
容值。
ADC电容阵列逐次逼近完成后，用m和n分别表示ADC电容阵列的开关值和内部电容
调整阵列中校准电容阵列的开关值，因此，内部电容调整阵列的上极板电压为Ci*m/(Ca+
Ci*m+Cadj*n)*(Vldo-Vcom)。
逐次逼近完成后，内部电容阵列和参考电容Cb上的电压近似相等，因此有：
Cx/(Cb+Cx) * Vldo = Ci*m/(Ca+Ci*m+Cadj*n)*(Vldo-Vcom)，
在Vcom=0时，Cx=Cb/(Ca+Cadj*n) * Ci*m
在触控领域，触摸检测关注的是电容的变化量，对于在一个特定大小的电容附近的变
化，在触摸前后，校准电容阵列的值不变，参考电容Ca和参考电容Cb也固定。因此，触摸引起
的电容变化即可以表征为ADC电容阵列的变化的线性函数，即待测互电容变化ΔC，内部电
容必定变化K*Ci。
由于待测互电容与ADC电容阵列的电容值是线性关系，因此，在不同外部寄生电容
的条件下，待测互电容的相同变化量，所对应的ADC电容阵列的电容变化量是一致的。
当Vcom不为0时，待测互电容的变化和ADC电容阵列的电容变化是非线性关系，
Vcom、以及参考电容Ca和参考电容Cb都能够影响电容检测的灵敏度和量程。因此，通过调整
这些参数，可以适当调节电容检测的灵敏度和和能够适应的最大寄生电容。
有益效果：使用本发明进行互电容的检测，对于不同大小的待测电容，检测周期相
同；对于一定范围内的互电容变化，检测结果具有良好的线性度；在合理设置下，对于具有
相同或不同到地寄生电容的互电容而言，检测的灵敏度能够达到一致；可以通过设置Vcom、
内部电容阵列和参考电容Cb的比例关系来调整本发明的电容检测灵敏度和能够适应的最
大到地寄生电容。
附图说明：
图1为本发明的电路示意图；
图2为本发明的具体实施例；
图3为互电容检测过程中，比较器两端的波形图。
具体实施方式
本发明的电路示意图如图1所示，该电路包括：比较器，电压跟随器，内部电容调整
阵列，ADC电容阵列，参考电容Cb，采样电容Cs，控制逻辑，开关S1、S2、S3和待测的互电容Cx。
互电容Cx的上下两个极板分别与Tx和Rx端相连。
采样阶段，闭合开关S1，将固定电压Vldo施加到互电容的Tx端，互电容和参考电容
Cb进行电容分压，得到表征互电容的待测电压Vx。电压跟随器跟随待测电压Vx，闭合开关
S2，电压跟随器将采样电容Cs充电待测电压Vx。
待采样电容Cs上的电压稳定，采样完成，断开开关S2。
待测电压Vx以电荷的形式存储到采样电容Cs上，转入转换阶段。
在转换阶段，闭合开关S3，将固定电压Vldo施加到ADC电容阵列上，调整内部电容
阵列，使ADC电容阵列和内部电容调整阵列的电容分压，以逐次逼近的方式接近采样电容Cs
上的电压；逐次逼近完成之后，就可以用ADC电容阵列的值的函数表征待测互电容的容值。
比较器和控制逻辑，用于控制ADC电容阵列和内部电容调整阵列，实现逐次逼近操
作。
本发明的一个具体实施例如图2所示。
整个互电容检测电路，除了待测的互电容Cx（203）外，其余模块都在芯片内部。芯
片的Tx和Rx端分别与互电容（203）的上下极板相连。内部电容调整阵列（212）包括校准电容
阵列（213）和参考电容Ca（214）两部分，其中，校准电容阵列（213）用于适应Rx端的到地寄生
电容。
互电容检测电路，具体实施例操作流程如下：
闭合开关S2（202），S3（205），S5（211），S6（216），S8（218），使所有电容的上极板电压分
别与各自的下极板电压相同。
断开开关S3（205）、S5（211）、S8（218）。
断开开关S2（202）、S6（216），采样前初始化完成。
闭合开关S1（201）、S4（207），固定电压Vldo对待测互电容（203）充电，待测互电容
（203）和参考电容Cb（204）构成电容分压电路，将待测互电容（203）的容值转换成待测电压；
经过电压跟随器（206），采样电容Cs（208）被充电到待测电压。
断开开关S4（207），待测电压以电荷的形式，存储在采样电容Cs（208）上。
断开开关S1（201），闭合开关S2（202）和S3（205），采样阶段完成。
采样阶段完成之后，进入待测电压转换阶段。
根据互电容（203）的Rx端的到地寄生电容，设置校准电容阵列（213）。
控制逻辑（210）调整ADC电容阵列（215），使ADC电容阵列（215）和内部电容调整阵
列（212）构成的电容分压电路所产生的电压，以逐次逼近的方式接近采样电容Cs（208）上的
待测电压；在每次调整ADC电容阵列之前，先进行预处理，具体操作为：首先，闭合开关S5
（211）和S6（216），然后，依次断开开关开关S5（211）、S6（216），最后，闭合开关S7（217）。
逐次逼近完成后，ADC电容阵列（215）的电容值的函数，就可以用来表征待测的互
电容（203）的电容值；此时ADC电容阵列（215）的电容值和基准互电容对应的ADC电容阵列值
之间的差值，就可以表征互电容的变化值。
待测电压转换完成，一次互电容的检测完成。
图3为图2的具体实施例中，待测电压转换阶段，比较器（209）输入端的波形图。其
中，Vx为比较器（209）与采样电容（208）相连的输入端的波形，Vd为比较器（209）与内部电容
调整阵列（212）相连的输入端的波形。