一种自动搭建级联电路的方法技术领域
本发明提供了一种自动搭建级联电路的方法，可以实现FPD面板阵列电路、Memory电路或者一切可重复的级联电路的快速自动搭建，属于EDA工具中电路设计领域。
背景技术
随着FPD工艺的发展，采用传统的ERC或者DRC检查版图，不可避免的会出现漏查问题，特别是发展到OLED工艺，是需要用全面板LVS来进行检查的。同时OLED以及LTPS工艺对于面板电路的仿真要求也越来越高，因此搭建全面板电路的不可避免，然而面板电路的搭建往往是个繁琐重复的过程，其Array规模之大，电路重复率之高，很容易造成人工的浪费，且不可避免的出现人为错误。
另外在FPD的设计流程中，面板电路的重复使用率非常高，设计师往往只需要在之前电路的基础上，修改Array的规模即可应用到新的设计中，然后传统的EDA工具在修改Array规模时非常麻烦，不但需要人工补充或者减少Array单元数，更是需要手动修改输入输出端口数，这造成了人力资源的极大浪费。
在上述两种情况下，本发明应运而生，实现面板电路的快速自动搭建，以及轻松完成设计的迁移和复用，极大的减少人工操作，同时自动化的工作避免了人为出错的概率，是一种更为安全，更为有效，更为经济的生成电路方法。
发明内容
本发明公开一种自动搭建级联电路的方法。提供设置面板级联电路行列数的选项以及行列连接设置选项，自动生成面板级联电路。同时提供修改级联电路行列数选项以及连接设置选项，完成设计的自动迁移和复用。
Ø 提供级联电路行方向上的连接设置选项，自动创建行方向上的电路。
Ø 提供级联电路列方向上的连接设置选项，自动创建列方向上的电路。
Ø 提供级联电路行列数的设置选项，自动创建出电路Array阵列，同时阵列连接关系满足上面的行列连接设置。
Ø 提供修改行列数以及连接设置选项，方便设计的修改以及复用。
Ø 提供预览功能，利用3*3的阵列展示整个级联电路的连接关系。
附图说明
图1 功能界面图示
图2 功能修改界面图示
图3 预览界面图示
图4 级联关系表格图示
具体实施步骤：
根据设计要求，在EDA工具中启动该功能，设置所需要的级联电路的行列数以及行列方向上的连接关系，自动生成该级联电路。
具体功能操作如下：
1. 先选择级联电路的基本单元；
2. 设置行列数选项以及级联关系表格，如图4所示：
Cols=4096， Rows=768
3. 在Connect Pin栏指定下一级的Pin，例如如上表格中是表示在行方向上，下一个Symbol的Pin Com_IN连接到了上一个Symbol的Pin Com_Out；而在列方向上，下一个Symbol的Pin D_IN连接到了上一个Symbol的Pin D_Out；
4. 找出H方向上的Pin定义以及连接关系，搭建H方向上的Symbol以及Pin的连接关系（搭建一行）；例如如上表格中前4行是H方向上的Pin定义以及Symbol Pin连接方式，则先将它们展开，搭建4096个Symbol，其中后一个Symbol的Com_IN和G_IN分别连接到前一个Symbol的Com_Out和G_OUT上，搭建一行关系
5. 再以上述的一行为单位，纵向按照从下到上的顺序搭建V方向的Symbol以及Pin连接关系；例如上述表格中后四行是V方向上的Pin定义以及Symbol Pin连接关系，则将步骤4中的行纵向按照从下到上展开，搭建768行，其中后一个Symbol的D_IN和P_IN分别连接到前一个Symbol的D_OUT和P_OUT上，搭建出列的关系：
6. 完成上述设置后，点击Preview功能键，将展示此时这些Symbol电路之间的连接关系，提供全预览模式表示整个级联电路的连接关系；
7. 自动创建好级联电路之后，提供修改功能，可以对行列数以及级联关系进行重新设置，并自动生成新的级联电路；
8. 同时修改功能界面上也提供Preview功能键，方便查看修改后的电路效果。