《存储器编程方法和设备.pdf》由会员分享，可在线阅读，更多相关《存储器编程方法和设备.pdf（16页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410437479.5 (22)申请日 2014.08.29 10-2013-0108737 2013.09.10 KR G11C 16/10(2006.01) (71)申请人 美格纳半导体有限公司 地址 韩国忠清北道清州市 (72)发明人 柳凡善 尹泰日 刘大荣 (74)专利代理机构 北京铭硕知识产权代理有限 公司 11286 代理人 王兆赓 韩明星 (54) 发明名称 存储器编程方法和设备 (57) 摘要 提供一种存储器编程方法和设备。所述存储 器编程设备包括 ： 存储器读取器， 被构造为读取 与可编程存储器的地址相关的多个单元。
2、中的读数 据 ； 存储器写入器， 被构造为将写数据记录在所 述多个单元上， 将写数据与读数据进行比较， 产生 重写模式， 并纠正所述多个单元中的至少一个不 匹配的单元。 因此， 可减少编程处理时间并增加成 品率。 (30)优先权数据 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书9页 附图4页 (10)申请公布号 CN 104425029 A (43)申请公布日 2015.03.18 CN 104425029 A 1/2 页 2 1. 一种存储器编程设备， 包括 ： 存储器读取器， 被构造为读取与可编程存储器的地址相关的多个单元中的读。
3、数据 ； 存储器写入器， 被构造为 ： 将写数据记录在所述多个单元上， 将写数据与读数据进行比较， 产生重写模式， 纠正所述多个单元中的至少一个不匹配的单元。 2. 如权利要求 1 所述的设备， 其中， 存储器读取器还被构造为响应于纠正不匹配的单 元而使用所述地址对所述多个单元中的读数据执行重读操作以产生重读数据。 3. 如权利要求 2 所述的设备， 其中， 存储器写入器还被构造为使用重读数据更新重写 模式以对至少一个再次不匹配的单元执行再纠正操作。 4. 如权利要求 3 所述的设备， 其中， 存储器读取器和存储器写入器顺序地重复重读操 作和再纠正操作直到记录在所述多个单元上的内容不发生错误。。
4、 5. 如权利要求 1 所述的设备， 其中， 存储器写入器还被构造为对写数据和读数据执行 异或运算以产生掩码数据， 并且存储器写入器还包括 ： 重写模式产生器， 被构造为执行掩码 数据和写数据之间的逻辑与运算以产生重写模式。 6. 如权利要求 5 所述的设备， 其中， 存储器写入器还包括 ： 重写模式存储模块， 被构造 为存储重写模式。 7. 如权利要求 1 所述的设备， 其中， 存储器写入器还包括 ： 电压产生器， 被构造为产生熔断电压 ； 电压提供器， 被构造为基于重写模式将熔断电压提供到所述至少一个不匹配的单元。 8. 如权利要求 7 所述的设备， 其中， 电压提供器还包括 ： 多个开关。
5、， 被构造为基于重写 模式而被控制， 并将熔断电压提供至所述多个单元。 9. 如权利要求 4 所述的设备， 还包括 ： 控制器， 被构造为对再纠正操作的次数进行计数并确定再纠正操作的重复次数是否超 出预定次数。 10. 如权利要求 9 所述的设备， 还包括 ： 地址解码器， 被构造为接收编程数据并提取与存储器的特定地址相关联的单元选择信 息。 11. 如权利要求 10 所述的设备， 其中， 控制器还被构造为使地址解码器执行如下操作 ： 接收编程数据， 响应于写在所述多个单元上的内容未出现错误或再纠正操作的重复次数超出预定次 数而提取不同的单元选择信息， 针对所述特定地址更新写数据。 12. 如。
6、权利要求 9 所述的设备， 其中， 控制器还被构造为基于时钟信号和重写模式控制 存储器读取器、 存储器写入器和地址解码器。 13. 如权利要求 7 所述的设备， 其中， 提供至所述多个单元的熔断电压从 7.5V 变化至 8V。 14. 如权利要求 9 所述的设备， 其中， 所述预定次数基于应用的产品而改变。 权 利 要 求 书 CN 104425029 A 2 2/2 页 3 15. 一种存储器编程方法， 所述方法包括 ： 将写数据写在与可编程存储器的地址相关的多个单元上 ； 读取所述多个单元中的读数据 ； 基于写数据与读数据的比较产生重写模式 ； 纠正所述多个单元中的至少一个不匹配的单元。 。
7、16. 如权利要求 15 所述的存储器编程方法， 其中， 产生重写模式的操作包括 ： 对写数据和读数据执行异或运算以产生掩码数据 ； 对产生的掩码数据和写数据执行与运算以产生重写模式。 17. 如权利要求 16 所述的存储器编程方法， 其中， 写入写数据的操作包括 ： 在写入写数 据之前测试操作参数。 18. 一种可编程存储器测试器， 包括 ： 存储器包含器， 被构造为包含可编程存储器 ； 存储器编程设备， 被构造为对存储器进行编程， 所述存储器编程设备包括 ： 存储器读取器， 被构造为读取与可编程存储器的地址相关的多个单元中的读数据 ； 存储器写入器， 被构造为将写数据记录在所述多个单元上，。
8、 将写数据与读数据进行比 较， 产生重写模式， 并纠正所述多个单元中的至少一个不匹配的单元。 权 利 要 求 书 CN 104425029 A 3 1/9 页 4 存储器编程方法和设备 0001 本申请要求于 2013 年 9 月 10 日在韩国知识产权局提交的第 10-2013-0108737 号 韩国专利申请的权益， 该申请的整个公开通过引用包含于此以用于所有目的。 技术领域 0002 以下描述涉及一种存储器编程方法和设备， 并涉及一种用于一次性可编程存储器 的多比特编程方法和设备。 背景技术 0003 一次性可编程 (OTP) 存储器包括多个 OTP 单元， 所述单元被布置在行方向和列方。
9、 向上。 0004 OTP 单元形成在易失性或非易失性存储器元件 ( 诸如动态随机存取存储器 (DRAM)、 电可擦除可编程只读存储器 (EEPROM) 或 FLASH) 中以用于存储器修复。此外， 在混 合了模拟芯片和数字芯片的混合信号芯片中， OTP 单元被用于微调内部操作电压和频率。 0005 总体来说， OTP 单元包括由 MOSFET( 金属氧化物半导体场效应晶体管， 在下文中， 称作 MOS 晶体管 ) 形成的反熔丝和至少一个 MOS 晶体管。在每个存储器中 OTP 单元被形成 为单个或阵列， 从而被用于修复或微调。 0006 韩国第 10-0845407 号登记专利 (2008 。
10、年 7 月 3 日 ) 涉及一种一次性可编程单元 和具有一次性可编程单元的 OTP 存储器， 该一次性可编程单元和 OTP 存储器实施了较少的 MOS 晶体管从而可具有较小的面积和较短的存取时间， 并具有逆变式感测放大器从而可减 少漏电流和面积。 0007 韩国第 10-1051673 号登记专利 (2011 年 7 月 19 日 ) 涉及一种反熔丝及其形成方 法以及具有反熔丝的非易失性存储器装置， 能够稳定击穿由 MOS 晶体管形成的反熔丝的栅 极绝缘层， 从而改进读取操作期间的数据感测边缘 (margin) 并增强操作可靠性。 0008 图 1 是示出现有技术中的 OTP 存储器编程方法的。
11、截面图。参照图 1， 通过将高电 压 ( 即， OTPV) 提供至 OTP 单元 100 的反熔丝 ( 例如， CMOS 反熔丝 ) 并破坏 CMOS 栅极绝缘 层 ( 例如， 栅极氧化层 )103 以将栅极 104 和衬底 101 之间的电阻值减小到特定电阻值 ( 例 如， 几 M 欧姆 ) 来执行 OTP 存储器编程方案。 0009 OTP 单元 100 的反熔丝包括 ： 栅极 104， 形成在衬底 101 上 ； 结区 105， 形成在衬底 中并曝露于栅极 104 的侧壁方向 ； 栅极绝缘层 103， 以相对薄的厚度形成在栅极 104 和衬底 101 之间。 0010 结区 105 和拾。
12、取区 106( 即， 将偏置提供至阱 102 的区域 ) 相互连接， 并与地电压 端子 VSS 连接。另外， 写电压 OTPV 通过金属线被提供至栅极 104。因此， 在栅极 104 和衬底 101 之间形成高电场， 从而破坏栅极绝缘层 103 并使栅极 104 和衬底 101 电短路。 0011 本领域中的 OTP 编程方案包括 ： 写入数据， 读取写在 OTP 存储器上的数据， 将已写 入的数据与将被写入的数据进行比较。此外， 本领域中的 OTP 存储器编程方案重复执行这 些处理直到 OTP 存储器中的所有比特的测试通过为止 ( 即， 写入的数据与将被写入的数据 说 明 书 CN 1044。
13、25029 A 4 2/9 页 5 匹配 )。例如， 当对 OTP 存储器的 8 比特单元执行写处理时， 如果 OTP 存储器中的所有 8 比 特数据的测试没有通过， 则再次对所有 8 比特数据执行重写处理。 0012 高电流能集中在栅极绝缘层被击穿的路径上， 从而栅极绝缘层未被击穿的单元的 能量浓度相对减少。因此， 由于绝缘层的破坏没有被正确地执行， 因此写处理花费长时间， 并且成品率降低。 发明内容 0013 提供本发明内容来以简化的形式介绍在以下具体实施方式中被进一步描述的构 思的选择。本发明内容不意图确定要求保护的主题的关键特征或必要特征， 也不意图用于 帮助确定要求保护的主题的范围。。
14、 0014 在一方面， 提供一种存储器编程设备， 包括 ： 存储器读取器， 被构造为读取与可编 程存储器的地址相关的多个单元中的读数据 ； 存储器写入器， 被构造为将写数据记录在所 述多个单元上， 将读数据和写数据进行比较， 产生重写模式， 并纠正所述多个单元中的至少 一个不匹配的单元。 0015 存储器读取器还可被构造为响应于纠正不匹配的单元而使用所述地址对多个单 元中的读数据执行重读操作以产生重读数据。 0016 存储器写入器还可被构造为使用重读数据更新重写模式以对至少一个再次不匹 配的单元执行再纠正操作。 0017 存储器读取器和存储器写入器可顺序地重复重读操作和再纠正操作直到记录在 所。
15、述多个单元上的内容不发生错误。 0018 存储器写入器还可被构造为对写数据和读数据执行异或运算以产生掩码数据， 并 且存储器写入器还包括 ： 重写模式产生器， 被构造为执行掩码数据和写数据之间的逻辑与 运算以产生重写模式。 0019 存储器写入器可包括 ： 重写模式存储模块， 被构造为存储重写模式。 0020 存储器写入器可包括 ： 电压产生器， 被构造为产生熔断电压 ； 电压提供器， 被构造 为基于重写模式将熔断电压提供到所述至少一个不匹配的单元。 0021 电压提供器可包括 ： 多个开关， 被构造为基于重写模式而被控制， 并将熔端电压提 供至所述多个单元。 0022 所述设备可包括 ： 控。
16、制器， 被构造为对再纠正操作的次数进行计数并确定再纠正 操作的重复次数是否超出预定次数。 0023 所述设备可包括 ： 地址解码器， 被构造为接收编程数据并提取与存储器的特定地 址相关联的单元选择信息。 0024 所述控制器可被构造为使地址解码器执行如下操作 ： 接收编程数据， 响应于写在 所述多个单元上的内容未出现错误或再纠正操作的重复次数超出预定次数而提取不同的 单元选择信息， 并针对所述特定地址更新写数据。 0025 所述控制器可被构造为基于时钟信号和重写模式控制存储器读取器、 存储器写入 器和地址解码器。 0026 被提供至所述多个单元的熔断电压可从 7.5V 变化至 8V。 0027。
17、 所述预定次数基于应用的产品而改变。 说 明 书 CN 104425029 A 5 3/9 页 6 0028 在另一总体方面， 提供一种存储器编程方法， 所述方法包括 ： 将写数据写在与可编 程存储器的地址相关的多个单元上 ； 读取所述多个单元中的读数据 ； 基于写数据与读数据 的比较产生重写模式 ； 纠正所述多个单元中的至少一个不匹配的单元。 0029 产生重写模式的操作可包括 ： 对写数据和读数据执行XOR(异或)运算以产生掩码 数据 ； 对产生的掩码数据和写数据执行与运算以产生重写模式。 0030 写入写数据的操作可包括 ： 在写入写数据之前测试操作参数。 0031 在另一总体方面， 提。
18、供一种可编程存储器测试器， 包括 ： 存储器包含器， 被构造为 包含可编程存储器 ； 存储器编程设备， 被构造为对存储器进行编程， 所述存储器编程设备包 括 ： 存储器读取器， 被构造为读取与可编程存储器的地址相关的多个单元中的读数据 ； 存 储器写入器， 被构造为将写数据记录在所述多个单元上， 将写数据与读数据进行比较， 产生 重写模式， 并纠正所述多个单元中的至少一个不匹配的单元。 0032 在另一总体方面， 提供一种能够减少存储器编程处理时间并增加成品率的存储器 编程方法和设备。 0033 在另一总体方面， 提供一种能够控制存储器编程循环的方法和设备。 0034 在另一总体方面， 提供一。
19、种存储器编程技术以通过产生并更新重写模式来减少存 储器编程处理时间并增加成品率。 0035 在另一总体方面， 提供一种存储器编程技术以通过执行写数据与已写入的数据的 比较操作来控制存储器编程循环。 0036 从以下的具体实施方式、 附图和权利要求， 其它特征和方面将变得清楚。 附图说明 0037 图 1 是示出 OTP 存储器编程方法的示例的示图。 0038 图 2 是示出存储器编程设备的示例的示图。 0039 图 3 是示出图 2 中示出的存储器编程设备的操作的示例的示图。 0040 图 4 是示出存储器编程方法的时序框图的示例的示图。 0041 图5是示出在图2中示出的存储器编程设备上执行。
20、的存储器编程方法的示例的示 图。 0042 贯穿附图和具体实施方式， 除非另有描述， 否则相同的附图标号将被理解为指示 相同的元件、 特征和结构。为了清楚、 说明和方便， 可夸大这些元件的相对大小和描绘。 0043 符号说明 0044 100 ： OTP( 一次性可编程 ) 存储器 0045 200 ： 存储器编程设备 0046 210 ： 存储器读单元 0047 220 ： 存储器写单元 0048 222 ： 重写模式产生模块 0049 224 ： 重写模式存储模块 0050 226 ： 电压产生模块 0051 228 ： 电压提供模块 0052 230 ： 地址解码单元 说 明 书 CN 。
21、104425029 A 6 4/9 页 7 0053 240 ： 控制单元 具体实施方式 0054 提供以下详细的描述来帮助读者获得对在此描述的方法、 设备和 / 或系统的全面 理解。然而， 在此描述的系统、 设备和 / 或方法的各种改变、 修改和等同物对于本领域的普 通技术人员而言将会是明显的。 描述的处理步骤和/或操作的过程是示例 ； 然而， 除了必须 以特定顺序发生的步骤和 / 或操作之外， 步骤和 / 或操作的顺序不限于在此阐述的顺序并 可如本领域公知那样改变。 此外， 为了更加清楚和简洁， 可省略本领域普通技术人员公知的 功能和构造的描述。 0055 可以以不同的形式实施在此描述的特。
22、征， 且不应将所述特征解释为受限于在此描 述的示例。 相反， 提供在此描述的示例使得本公开将是充分且完整的， 并将本公开的全部范 围传达给本领域的普通技术人员。 0056 应理解当元件被称为连接到其它元件时， 该元件可直接连接到另一元件， 或还可 存在中间元件。此外， 除非另有相反的明确描述， 否则描述组件之间关系的表达 ( 诸如例如 “之间” 、“直接地之间” 或 “与相邻” 和 “与直接相邻” ) 可被解释为隐含包括阐述的 元件但不排除任何其它元件。 0057 图 2 是示出存储器编程设备 200 的示例的示图。参照图 2， 存储器编程设备 200 包 括存储器读单元 210、 存储器写单。
23、元 220、 地址解码单元 230 和控制单元 240。 0058 存储器读单元 210 读取与可编程存储器的特定地址相关的多个单元中的数据。可 编程存储器可对应于上述 OTP 存储器， 并且读数据对应于被写入存储器的特定地址中的数 据。 0059 在一示例中， 当写数据被写入存储器中时， 存储器读单元 210 可使用存储器的特 定地址执行重读操作以重读所述多个单元中的数据。 重读操作指再次读取相同地址的写数 据的操作。 0060 存储器读单元 210 可感测上述每个 OTP 存储器单元中的 CMOS 门和接地端子 GND 之间的电压。存储器读单元 210 可将所述电压与参考电压进行比较以输出。
24、比较结果。 0061 存储器写单元 220 将写数据记录在与可编程存储器的特定地址相关的多个单元 上， 将写数据与从存储器读单元 210 接收到的读数据进行比较， 产生重写模式并纠正所述 多个单元中的至少一个不匹配的单元。 0062 例如， 存储器写单元 220 从外部接收存储器的特定地址的预定 8 个单元的写数据 (DIN) 并将写数据记录在相应的单元上。当写数据与从存储器读单元 210 接收到的读数据 不匹配时， 存储器写单元220可产生重写模式(即， 重写模式与期望的写数据中的未写入的 数据相应 ) 以重记录数据。可在更新写数据时执行重写模式的产生。 0063 在一示例中， 存储器写单元。
25、 220 可通过重读数据来执行更新重写模式的再纠正操 作以纠正至少一个不匹配的单元。 0064 存储器写单元 220 可将重写模式与重读数据进行比较以将重写模式中的未写入 的部分更新为另一重写模式。存储器写单元 220 可在未记录重写模式的相应单元上进行记 录。 0065 在一示例中， 存储器读单元 210 和存储器写单元 220 可顺序地重复重读操作和再 说 明 书 CN 104425029 A 7 5/9 页 8 纠正操作直到记录在所述多个单元中的内容不发生错误。 0066 存储器读单元210和存储器写单元220可重复执行记录和读取写入的数据直到初 始写数据被记录在存储器中。 0067 在。
26、另一示例中， 存储器读单元210和存储器写单元220可在预定次数(最大计数) 内顺序地重复重读操作和再纠正操作。预定次数可根据应用的产品而改变， 并且这种改变 可为本领域的技术人员所公知。 0068 根据一示例的存储器编程设备 200 可将写数据仅记录在未写入写数据的单元上， 从而减少编程时间并增加成品率。 0069 在一示例中， 存储器写单元 220 可基于读数据产生掩码数据， 并可包括 ： 重写模式 产生模块 222， 通过执行掩码数据和写数据之间的逻辑与运算来产生重写模式。 0070 重写模式产生模块222从外部接收写数据， 从存储器读单元210接收读数据， 并将 写数据和读数据相互比较。
27、来产生重写模式。 0071 例如， 当写数据和读数据分别对应于作为 8 位二进制数据 11110000 和 11000000 时， 重写模式产生模块 222 可通过以下方法产生重写模式 00110000。可对写 数据11110000和读数据11000000执行XOR(异或)运算以产生掩码数据00110000。 产生的掩码数据可以和写数据执行与运算以产生重写模式 00110000。结果， 当读数据的 位对应于1时， 相应的重写模式可产生0， 并且当读数据的位对应于0时， 相应的重写 模式可保持相应位的写数据比特。因此， 重写模式可产生 00110000。 0072 作为另一示例， 重写模式产生模。
28、块 222 可通过对读数据取反来产生掩码数据 00111111并可对掩码数据00111111和写数据11110000执行逻辑与运算来产生重写 模式 00110000。 0073 在一示例中， 存储器写单元 220 还可包括重写模式存储模块 224 以存储产生的重 写模式。重写模式存储模块 224 可暂时地存储重写模式， 并且存储的重写模式可用于产生 下一周期的重写模式。 0074 在一示例中， 重写模式产生模块 222 可从重写模式存储模块 224 接收重写模式并 从存储器读单元 210 接收重读数据。重写模式产生模块 222 可将重写模式与重读数据进行 比较以更新重写模式。 0075 重写模。
29、式产生模块 222 可通过将写数据与读数据进行比较来产生与更新的写数 据相应的重写模式， 可重记录存储器的写数据， 并可将存储的重写模式 ( 即， 更新的写数 据 ) 与重读数据 ( 即， 记录在存储上的数据 ) 进行比较以更新重写模式 ( 即， 再次更新已更 新的写数据 )。 0076 如上所述， 重写模式产生模块 222 基于针对存储器写单元 220 的重复的重读操作 和再纠正操作来重复地产生并更新重写模式。 0077 在一示例中， 重写模式产生模块 222 还可包括写数据选择模块 ( 未示出 )。 0078 重写模式产生模块222可接收存储在重写模式存储模块224中的重写模式以将重 写模。
30、式与读数据进行比较。重写模式产生模块 222 可包括读数据选择模块 ( 未示出 ) 以选 择写数据或写模式中的一个， 以便在从外部接收到写数据时将写数据与读数据进行比较。 0079 在一示例中， 存储器写单元220还可包括 ： 电压产生模块226， 产生熔断电压 ； 电压 提供模块 228， 基于重写模式将产生的熔断电压提供到至少一个不匹配的单元。 说 明 书 CN 104425029 A 8 6/9 页 9 0080 存储器写单元 220 可包括电压产生模块 226 和电压提供模块 228。电压产生模块 226 根据 OTP 存储器编程方法产生被提供至 OTP 存储器单元的熔断电压， 并且电。
31、压提供模 块 228 基于写数据模式或重写模式 ( 即， 更新的写数据 ) 将熔断电压提供至包括数据的相 应单元。 0081 这里， 熔断电压可大约为 8V， 并且根据单元的布置 ( 及寄生电阻 )， 被提供至单元 的熔断电压可以为 7.5V 至 8V。 0082 在一示例中， 电压提供模块 228 可包括由重写模式 ( 或写数据 ) 控制的多个开关 并可将熔断电压提供至多个单元。多个开关中的每个开关可将 OTP 存储器单元与电压产生 模块 226 连接。 0083 地址解码单元 230 从外部接收编程数据以提取与存储器的特定地址相关联的单 元选择信息。例如， 当存储器对应于包括 8 行 16。
32、 列单元的 OTP 存储器时， 地址解码单元 230 可从外部接收包括存储器的特定单元的地址信息的编程数据 ( 例如， 4 比特 ) 来对 16 比特的单元选择信息进行解码以选择相应的存储器。 0084 地址解码单元 230 可将相应的单元选择信息提供至存储器写单元 220， 并且存储 器写单元 220 可选择与单元选择信息相关联的特定地址的单元以记录写数据。 0085 控制单元240基于时钟信号和重写模式控制存储器读单元210、 存储器写单元220 和地址解码单元 230。时钟信号可对应于方波， 并且可从外部接收时钟信号或在控制单元 240 中产生时钟信号。 0086 控制单元240可接收在。
33、存储器写单元220中产生的重写模式以确定接收到的重写 模式是否对应于特定数据。如果重写模式对应于特定数据， 则控制单元 240 可使存储器写 单元 220 终止记录与特定地址相应的数据。 0087 例如， 当在存储器写单元 220 中产生的 8 比特重写模式对应于 00000000 时， 控 制单元 240 可确定写数据 ( 或存储的重写模式 ) 与读数据匹配。这里， 控制单元 240 可确 定第一写数据被正确地编程在 OTP 存储器的相应地址中而终止对地址的编程。 0088 在一示例中， 当在存储器写单元 220 中产生的重写模式不对应于特定数据时， 控 制单元 240 可使存储器读单元 2。
34、10 和存储器写单元 220 重复地执行读操作和纠正操作。 0089 在一示例中， 控制单元 240 可对存储器写单元 220 的纠正操作 ( 或再纠正操作 ) 的重复次数 ( 最大计数 ) 进行计数。当重复次数超出预定次数时， 控制单元 240 可终止记 录与地址相关联的数据。预定次数可对应于由存储器编程设备 200 的用户确定的次数。 0090 存储器编程设备 200 可控制因重复的重读操作和再纠正操作而延长的处理时间 直到记录在多个单元上的内容不发生错误。 0091 在一示例中， 当记录在多个单元上的内容不发生错误或操作的重复次数超出预定 次数 ( 最大计数 ) 时， 控制单元 240 。
35、可使地址解码单元 230 接收编程数据， 提取其它的单元 选择信息， 并可使存储器写单元 220 针对预定地址更新记录数据。 0092 当记录在多个单元上的内容不发生错误或操作的重复次数超出预定次数时， 控制 单元 240 可终止记录与地址相关联的记录数据， 并可控制地址解码单元 230 和存储器写单 元 220 以便记录针对不同地址的写数据。 0093 图 3 示出图 2 中示出的存储器编程设备 200 的操作的示例的示图。参照图 3， 数据 记录单元以一方案记录写数据来以 8 比特为单位熔断 OTP 存储器的单元， 并且数据记录单 说 明 书 CN 104425029 A 9 7/9 页 。
36、10 元包括电压产生模块 226 和电压提供模块 228。 0094 电压产生模块 226 产生 8V 的熔断电压， 电压提供模块 228 可包括将电压产生模块 226 与 8 个单元连接的 8 个开关。根据将被记录在多个单元中的每个单元中的写数据 ( 或 重写模式， RD) 操作所述开关。例如， 当将被记录在相应的单元中的写数据为 1 时， 开关 导通， 当将被记录在相应单元中的写数据为 0 时， 开关保持断开状态。 0095 在一示例中， 在图 3 中， 当写数据为 00101100 时， 电压提供模块 228 导通将电压 产生模块 226 连接到第三单元、 第五单元和第六单元的开关。 0。
37、096 因此， 存储器编程设备 200 可更新重写模式 ( 或写数据 ) 并可将熔断电压仅提供 至未记录写数据(或写数据未被记录或不匹配)的单元， 从而通过集中的电流能， 减少纠正 操作 ( 或再纠正操作 ) 的重复次数并增加成品率。 0097 图 4 是示出说明图 2 中示出的存储器编程方法的时序框图的示例的示图。 0098 参考图 4， X 轴指示时间， Y 轴从上到下指示 OTP 存储器的地址 OTP_ADD、 初始写数 据、 存储器写单元 220 的操作脉冲 OTP-WR、 重写模式 ( 或更新的写数据 )OTP_WDAT、 存储器 读单元 210 的操作脉冲 OTP_RD 和读数据 。
38、( 或写在相应单元上的数据 )OTP_RDAT。 0099 在第一周期中， 存储器写单元 220 接收特定地址 0 和第一写数据 11111111。 当操作脉冲电平为高时， 存储器读单元 210 读取与地址 0 相关联的读数据 00000000 以 将该数据提供至存储器写单元 220。 0100 存储器写单元 220 将第一写数据 11111111 与读数据 00000000 进行比较以产 生重写模式 ( 或更新写数据 ) 并记录写数据。 0101 当存储器写单元 220 的操作终止时， 存储器读单元 210 读取写在相应单元上的数 据， 即， 读数据 11010011. 0102 这里， 存。
39、储器读单元 210 可在第一周期即将结束之前读取读数据， 在第二周期刚 开始之后读取读数据或在这两个时间读取读数据。 0103 在第二周期， 存储器写单元 220 可将重写模式 11111111 与读数据 11010011 进行比较以将重写模式更新为 00101100， 然后， 存储器写单元 220 可执行将重写模式仅 记录 ( 或纠正 ) 在与重写模式中的 1 相应的单元 ( 或不匹配的单元 ) 上的操作。不匹配 的单元对应于第三单元、 第五单元和第六单元。 0104 存储器读单元 210 读取记录在相应单元上的数据， 即， 读数据 11110111。 0105 在第三周期， 存储器写单元 。
40、220 以与其它周期相同的方式将重写模式更新为 00001000 并对第五单元执行再纠正操作。当存储器读单元 210 读取读数据 11111111 时， 与地址 0 相关联的编程终止。可通过如上所述的控制单元 240 确定相应编程的终止。 0106 在第四周期， 如上所述， 控制单元240可使存储器写单元220执行针对下一特定地 址 1 的第二写数据 00010001 的编程。 0107 存储器读单元 210 以与第一周期相同的方式读取读数据 00000000， 并且存储器 写单元 220 将读数据与第二写数据进行比较以将重写模式更新为 00010001， 然后以与第 一周期相同的方式执行记录。
41、与地址 1 相关联的第二写数据的操作。 0108 当由存储器读单元 210 读取写数据 00010001 时， 与地址 1 相关联的编程终 止。 0109 第五周期和第七周期对应于针对特定地址 2 的第三写数据 01101001 的编程 说 明 书 CN 104425029 A 10 8/9 页 11 处理。以 01101001、 01000001、 01000000 的顺序更新重写模式， 并且以 00101000、 00101001 和 01101001 的顺序更新写数据。可重复执行针对相应地址 2 的重读操作 和再纠正操作。 0110 图 5 是示出在存储器编程设备 200 上执行的存储器。
42、编程方法的流程图。可以以示 出的顺序和方式执行图 5 中的操作， 但可在不脱离描述的示意性示例的精神和范围的情况 下改变一些操作的顺序或省略一些操作。可以并行或同时执行图 5 中示出的多个操作。图 1 至图 4 的以上描述也适用于图 5， 并通过引用包含于此。因此， 这里可不重复以上描述。 0111 参照图5， 在S510中， 存储器编程设备200将写数据记录在与存储器的特定地址相 关的多个单元上。在一示例中， 存储器编程设备 200 可在记录写数据之前执行预测试。预 测试可对应于针对存储器编程设备 200 的操作参数 ( 例如， 操作频率 ) 的测试。 0112 在另一示例中， 存储器编程设。
43、备 200 可在预测试之前搜索写数据。可基于与由地 址解码单元 230 解码的特定地址相关联的单元选择信息执行写数据的搜索。 0113 在 S520 中， 存储器编程设备 200 将读取多个单元中的读数据。在 S530， 存储器编 程设备 200 在读取数据之后将写数据与读数据进行比较。当比较结果相等时 ( 即， 写数据 被无误地记录在多个单元中 )， 针对相应的多个单元的编程操作终止。 0114 当比较结果不相等时， 在 S540 中， 存储器编程设备 200 产生 ( 或更新 ) 重写模式。 存储器编程设备 200 基于重写模式纠正多个单元中的至少一个不匹配的单元。 0115 存储器编程设。
44、备 200 可重复执行步骤 S510 至 S540 直到记录在多个单元上的内容 不发生错误。 0116 与传统的存储器编程方法相比， 根据多个示例的存储器编程方法将写数据与读数 据进行比较并仅重复地重写未写入的数据， 使得所述存储器编程方法可减少处理时间并可 增加成品率。 0117 可编程存储器测试器包括包含可编程存储器的存储器包含单元和执行存储器编 程的存储器编程设备 200。 0118 ， 在本公开中引用的所有文献(包括出版文献、 专利申请和专利)可以以与当每个 引用的文献被单独特定地合并或被整体合并时的方式相同的方式通过引用整体合并于此。 0119 为单独或共同地指示或配置处理装置如期望。
45、的那样操作， 可将上述系统、 处理、 功 能、 块、 处理步骤和方法写作计算机程序、 一段代码、 指令或其组合。可将软件和数据暂时 或永久地实施在任何类型的机器、 组件、 物理或虚拟设备、 计算机存储介质或能够向处理装 置提供指令或数据或被处理装置解读的装置中。 所述软件可分布在联网的计算机系统上从 而可以以分散的方式存储和执行所述软件。具体地讲， 可通过一个或更多个非暂时性计算 机可读记录介质存储所述软件和数据。 非暂时性计算机可读记录介质可包括可存储之后可 由计算机系统或处理装置读取的数据的任何数据存储装置。 非暂时性计算机可读记录介质 的示例包括只读存储器 (ROM)、 随机存取存储器 。
46、(RAM)、 致密盘只读存储器 (CD-ROM)、 磁带、 USB、 软盘、 硬盘、 光学记录介质(例如， CD-ROM或DVD)和PC接口(例如， PCI、 PCI-express、 WiFi 等 )。此外， 本领域的程序员可基于在此提供的附图的流程图和框图及其相应的描述 解释用于实现在此公开的示例的功能性程序、 代码和代码段。 0120 可使用硬件组件实施在此描述的设备和单元。硬件组件可包括例如控制器、 传感 器、 处理器、 产生器、 驱动器和其它等同的电子组件。可使用一个或更多个通用或专业的计 说 明 书 CN 104425029 A 11 9/9 页 12 算机 ( 诸如例如处理器、 。
47、控制器、 算术逻辑单元、 数字信号处理器、 存储器、 处理电路、 逻辑 电路、 微计算机、 现场可编程阵列、 可编程逻辑单元、 微处理器或能够以定义的方式响应和 执行指令的任何其它装置 ) 实施硬件组件。硬件组件可运行操作系统 (OS) 或在操作系统 上运行的一个或更多个软件应用。硬件组件还可响应于软件的执行而访问、 存储、 操纵、 处 理和创建数据。为了简洁的目的， 处理装置的描述被用作单数 ； 然而， 本领域的技术人员将 理解处理装置可包括多个处理元件和多种类型的处理元件。例如， 硬件组件可包括多个处 理器或处理器和控制器。此外， 诸如并行处理器的不同的处理构造是可能的。 0121 虽然本。
48、公开包括特定示例， 但是本领域的普通技术人员将清楚， 在不脱离权利要 求及其等同物的精神和范围的情况下， 可以在这些示例中做出的形式和细节上的各种改 变。仅以描述性的意义考虑在此描述的示例， 而不是为了限制的目的。每个示例中描述的 特征或方面将被视为可应用于其它示例中的相似特征或方面。 如果以不同的顺序执行描述 的技术， 和 / 或如果以不同的方式组合和 / 或通过其他组件或其等同物代替和 / 或补充描 述的系统、 结构、 装置或电路， 则可获得合适的结果。 因此， 本公开的范围不是由具体实施方 式限定， 而是由权利要求及其等同物限定， 并且权利要求及其等同物的范围内的所有改变 将被解释为包括在本公开中。 说 明 书 CN 104425029 A 12 1/4 页 13 图 1 说 明 书 附 图 CN 104425029 A 13 2/4 页 14 图 2 说 明 书 附 图 CN 104425029 A 14 3/4 页 15 图 3 图 4 说 明 书 附 图 CN 104425029 A 15 4/4 页 16 图 5 说 明 书 附 图 CN 104425029 A 16 。