一种雷达收发电路.pdf

本发明属于射频电路设计技术领域，涉及对现有雷达的射频收发电路的改进。一种雷达收发电路，其特征是，包括控制电路、第一DDS电路、第一上变频电路、第一四倍频电路、第一下变频电路、二选一开关、第二DDS电路、第二上变频电路、第二四倍频电路、第二下变频电路和功分器。本发明能实现宽带信号的dechirp接收，降低中频采样电路的采样速率和设计难度，简化收发电路的硬件设计，减小了模块的体积并降低了设计成本，同时大大提高了电路的灵活性。

权利要求书
1.  一种雷达收发电路，其特征是，包括控制电路、第一DDS电 路、第一上变频电路、第一四倍频电路、第一下变频电路、二选一开 关、第二DDS电路、第二上变频电路、第二四倍频电路、第二下变 频电路和功分器；控制电路的输出端分别与第一DDS电路、第二DDS 电路的输入端连接，第一DDS电路的输出端与第一上变频电路的中频 信号输入端连接，来自外部频率源模块的频率为f3的本振信号输入第 一上变频电路的本振信号输入端，第一上变频电路的输出端与第一四 倍频电路的输入端连接，第一四倍频电路的输出端输出的信号经过外 部天线辐射、接收等处理后，最终输入到第一下变频电路的射频信号 输入端，第二DDS电路的输出端与功分器的输入端连接，功分器的输 出端与第二上变频电路的中频信号输入端连接，功分器的另一输出端 与第二下变频电路的本振信号输入端连接，来自外部频率源模块的频 率为f4的本振信号输入第二上变频电路的本振信号输入端，第二上变 频电路的输出端与第二四倍频电路的输入端连接，第二四倍频电路的 输出端与第一下变频电路的本振信号输入端连接，第一下变频电路的 输出端与二选一开关的输入端连接，二选一开关的输出端即为中心频 率为f宽的宽带中频信号的输出端，二选一开关的另一输出端与第二 下变频电路的射频信号输入端连接，第二下变频电路的输出端即为中 心频率为f窄的窄带中频信号的输出端。

2.  如权利要求1所述的一种雷达收发电路，其特征是，所述的 控制电路，用于控制第一DDS电路和第二DDS电路分别产生特定频率 的信号。

3.  如权利要求1或2所述的一种雷达收发电路，其特征是，宽 带接收模式下各个信号之间满足关系式：4*（f1+f3）-4*（f2+f4）=f 宽；窄带接收模式下各信号之间满足关系式：4*（f1+f3）-4*（f2+f4） -f2=f窄。

说明书一种雷达收发电路
技术领域
本发明属于射频电路设计技术领域，涉及对现有雷达收发电路的 改进。
背景技术
雷达收发电路在雷达中主要完成雷达发射波形的上变频和射频 信号的接收下变频处理。现有的雷达收发电路，在实现接收下变频功 能时的接收第一本振信号与第二本振信号是独立设计的，第一本振信 号和第二本振信号产生电路间缺少关联，电路没有复用，且第一本振 无法产生大瞬时带宽的线性调频信号，无法实现dechirp接收，其原 理结构参见图1，它由控制电路1、第一DDS电路2、第一上变频电 路3、第一四倍频电路4、第一下变频电路5、二选一开关6、第一本 振信号产生电路7、第二本振信号产生电路8、第二下变频电路9。 控制电路1的输出端1a、1b分别与DDS电路2、第一本振产生电路7 的输入端连接，DDS电路2的输出端与第一上变频电路3的中频信号 输入端3a连接，来自外部频率源模块的频率为f3的本振信号输入第 一上变频电路3的本振信号输入端3b，第一上变频电路3的输出端 3c与第一四倍频电路4的输入端连接，第一四倍频电路4的输出端 信号经过外部天线辐射、接收等处理后，最终输入到第一下变频电路 5的射频信号输入端5b，本振产生电路的输出端与第二下变频电路9 的本振信号输入端9a连接，第一本振产生电路11的输出端与第一下 变频电路5的本振信号输入端5a连接，第一下变频电路5的输出端 5c与二选一开关6的输入端6a连接，二选一开关6的输出端6b即 为中心频率为f宽的宽带中频信号的输出端，二选一开关6的另一输 出端6c与第二下变频电路9的射频信号输入端9a连接，第二下变频 电路9的输出端9c即为中心频率为f窄的窄带中频信号的输出端。这 种雷达收发电路的缺点是：电路复杂、体积大、成本高，不灵活。
发明内容
本发明的目的是：设计一种雷达收发电路，以简化硬件电路、减 小体积、降低成本。
本发明的技术方案是：
一种雷达收发电路，包括控制电路、第一DDS电路、第一上变频 电路、第一四倍频电路、第一下变频电路、二选一开关、第二DDS电 路、第二上变频电路、第二四倍频电路、第二下变频电路和功分 器；控制电路的输出端分别与第一DDS电路、第二DDS电路的输入端 连接，第一DDS电路的输出端与第一上变频电路的中频信号输入端连 接，来自外部频率源模块的频率为f3的本振信号输入第一上变频电路 的本振信号输入端，第一上变频电路的输出端与第一四倍频电路的输 入端连接，第一四倍频电路的输出端输出的信号经过外部天线辐射、 接收等处理后，最终输入到第一下变频电路的射频信号输入端，第二 DDS电路的输出端与功分器的输入端连接，功分器的输出端与第二上 变频电路的中频信号输入端连接，功分器的另一输出端与第二下变频 电路的本振信号输入端连接，来自外部频率源模块的频率为f4的本振 信号输入第二上变频电路的本振信号输入端，第二上变频电路的输出 端与第二四倍频电路的输入端连接，第二四倍频电路的输出端与第一 下变频电路的本振信号输入端连接，第一下变频电路的输出端与二选 一开关的输入端连接，二选一开关的输出端即为中心频率为f宽的宽 带中频信号的输出端，二选一开关的另一输出端与第二下变频电路的 射频信号输入端连接，第二下变频电路的输出端即为中心频率为f窄的窄带中频信号的输出端。
所述的控制电路，用于控制第一DDS电路和第二DDS电路分别产 生特定频率的信号。
宽带接收模式下各个信号之间满足关系式：4*（f1+f3）-4*（f2+f4） =f宽；窄带接收模式下各信号之间满足关系式：4*（f1+f3）-4*（f2+f4） -f2=f窄。
本发明的优点是：具备窄带接收和宽带接收能力，可以实现宽带 信号的dechirp接收，降低后级中频采样电路的采样速率和设计难 度，同时简化收发电路的硬件设计，减小了模块的体积并降低了设计 成本，大大提高了电路的灵活性。
附图说明
图1是一种现有的雷达雷达收发电路的结构原理框图。
图2是本发明的结构原理框图。
具体实施方式
下面对本发明做进一步详细说明。参见图2，一种雷达收发电路， 包括控制电路1、第一DDS电路2、第一上变频电路3、第一四倍频 电路4、第一下变频电路5、二选一开关6、第二DDS电路13、第二 上变频电路11、第二四倍频电路12、第二下变频电路9和功分器 10；控制电路1的输出端1a、1b分别与第一DDS电路2、第二DDS 电路13的输入端连接，第一DDS电路2的输出端与第一上变频电路 3的中频信号输入端3a连接，来自外部频率源模块的频率为f3的本 振信号输入第一上变频电路3的本振信号输入端3b，第一上变频电 路3的输出端3c与第一四倍频电路4的输入端连接，第一四倍频电 路4的输出端输出的信号经过外部天线辐射、接收等处理后，最终输 入到第一下变频电路5的射频信号输入端5b，第二DDS电路13的输 出端与功分器10的输入端10a连接，功分器10的输出端10b与第二 上变频电路11的中频信号输入端11a连接，功分器10的另一输出端 10c与第二下变频电路9的本振信号输入端9b连接，来自外部频率 源模块的频率为f4的本振信号输入第二上变频电路11的本振信号输 入端11b，第二上变频电路11的输出端11c与第二四倍频电路12的 输入端连接，第二四倍频电路12的输出端与第一下变频电路5的本 振信号输入端5a连接，第一下变频电路5的输出端5c与二选一开关 6的输入端6a连接，二选一开关6的输出端6b即为中心频率为f宽的宽带中频信号的输出端，二选一开关6的另一输出端6c与第二下 变频电路9的射频信号输入端9a连接，第二下变频电路9的输出端 9c即为中心频率为f窄的窄带中频信号的输出端。
本发明的工作原理是：控制电路1通过数据总线设置第一DDS电 路2状态，使第一DDS电路2输出中心频率为f1的中频信号，作为第 一上变频电路3的中频输入信号，然后与来自外部频率源模块的频率 为f3的本振信号在第一上变频电路3中完成混频处理，再经过第一四 倍频电路4倍频得到发射激励信号，发射激励信号经过外部天线辐 射、接收等处理后，最终作为第一下变频电路5的射频输入信号，控 制电路1通过数据总线设置第二DDS电路13状态，使第二DDS电路 13输出中心频率为f2的中频信号，然后经过功分器10分成两路信号， 一路信号作为第二下变频电路9的本振信号，另一路作为第二上变频 电路11的中频输入信号，输入到第二上变频电路11的中频输入端的 这路信号与来自外部频率源模块的频率为f4的本振信号在第二上变 频电路11中完成混频处理，再经过第二四倍频电路12倍频得到第一 本振信号，第一本振信号输入到第一下变频电路5的本振信号输入 端，与第一下变频电路5的射频输入信号下变频得到第一中频信号， 在宽带接收模式下，此第一中频信号经二选一开关6直接切换到宽带 中频信号的输出端，在窄带模式下，第一中频信号被二选一快关6切 换到第二下变频电路9的射频信号输入端，与功分器10输入过来的 第二本振信号完成第二次下变频处理，第二下变频电路9的输出端即 为窄带中频信号的输出端。宽带接收模式下各个信号之间满足关系 式：4*（f1+f3）-4*（f2+f4）=f宽，在一个实施例中，f宽为900MHz， 窄带接收模式下各信号之间满足关系式：4*（f1+f3）-4*（f2+f4）-f2=f 窄，在一个实施例中，f窄为75MHz。
本发明的一个实施例中，控制电路1是由一片型号为XC5VSX95T 的FPGA及其配置电路构成，第一DDS电路和第二DDS电路都是由一 片DS856及其配置电路构成，第一四倍频电路和第二四倍频电路的核 心元件都是一片HMC370LP4，第一上变频电路和第二上变频电路的核 心元件都是一片HMC213MS8,功分器是一片SBTC-2-10L+，第一下变频 电路的核心元件是一片XM1001，第二下变频电路的核心元件是一片 HMC207S8，二选一开关是一片HMC221。