《半导体存储设备.pdf》由会员分享，可在线阅读，更多相关《半导体存储设备.pdf（29页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102163462 A (43)申请公布日 2011.08.24 CN 102163462 A *CN102163462A* (21)申请号 201110031303.6 (22)申请日 2011.01.28 8598/10 2010.01.29 KR 13/005,156 2011.01.12 US G11C 29/20(2006.01) (71)申请人 三星电子株式会社 地址 韩国京畿道 (72)发明人 吴台荣 (74)专利代理机构 北京市柳沈律师事务所 11105 代理人 邵亚丽 (54) 发明名称 半导体存储设备 (57) 摘要 提供一种存储设备和控制存储设备。
2、的方法， 包括 ： 在存储控制器处产生命令 ； 响应于时钟信 号对命令数进行计数 ； 存储命令和与命令对应的 计数 ； 向存储设备发送命令、 命令的计数、 和数 据 ； 在存储设备处接收从存储控制器发送的命 令、 命令的计数、 和数据 ； 响应于时钟信号在存储 设备处对已接收的命令数进行计数 ； 在存储设备 处存储已接收的命令的计数 ； 向存储控制器发送 已接收的命令的计数， 其中在指示错误状况时执 行所述向存储控制器发送命令的计数 ； 以及从存 储控制器向存储设备重发与从存储设备接收的命 令的计数对应的命令和数据。 (30)优先权数据 (51)Int.Cl. (19)中华人民共和国国家知识产。
3、权局 (12)发明专利申请 权利要求书 2 页 说明书 9 页 附图 17 页 CN 102163464 A1/2 页 2 1. 一种存储系统， 包括 ： 存储控制器， 包括 ： 命令产生器， 被配置为产生命令 ； 第一计数器， 被配置为响应于时钟信号对命令的第一数量进行计数 ； 第一寄存器， 被配置为存储已计数的命令的第一数量 ； 以及 第一接口， 被配置为与存储设备进行接口连接， 包括发送命令、 已计数的命令的第一数 量、 地址、 以及发送和接收数据 ； 所述存储设备包括 ： 第二接口， 被配置为与该存储控制器进行接口连接， 包括从该存储控制器接收命令、 已 计数的命令的第一数量、 地址和。
4、数据 ； 第二计数器， 被配置为响应于该时钟信号对已接收的命令的第二数量进行计数 ； 以及 第二寄存器， 被配置为存储已接收的命令的第二数量， 其中， 第二接口进一步被配置为向该存储控制器发送已接收的命令的第二数量。 2. 根据权利要求 1 所述的存储系统， 该存储系统进一步包括错误检测器， 其被配置为 检测从该存储控制器接收的命令、 地址或数据中错误的发生并输出错误检测信号， 其中， 基 于该错误检测信号向该存储控制器发送存储在第二寄存器中的已接收的命令的计数。 3. 根据权利要求 1 所述的存储系统， 进一步包括公共时钟产生器， 其被配置为产生该 时钟信号。 4. 根据权利要求 3 所述的。
5、存储系统， 其中， 该公共时钟产生器被布置在该存储控制器 中。 5. 如权利要求 3 所述的存储系统， 其中， 该公共时钟产生器被布置在该存储设备中。 6. 如权利要求 3 所述的存储系统， 其中， 该公共时钟产生器被布置在该存储控制器和 该存储设备之外。 7. 根据权利要求 1 所述的存储系统， 其中， 第一计数器和第二计数器被配置为利用公 共重置信号进行重置。 8. 如权利要求 7 所述的存储系统， 其中， 该公共重置信号基于刷新命令。 9. 根据权利要求 1 所述的存储系统， 其中， 该存储控制器被配置为存储与存储在第一 寄存器中的命令数对应的命令。 10. 如权利要求 1 所述的存储系。
6、统， 其中， 该存储设备包括 DRAM。 11. 一种存储设备， 包括 ： 接口， 被配置为与存储控制器进行接口连接， 包括从该存储控制器接收命令、 数据、 和 地址 ； 计数器， 被配置为响应于时钟信号对已接收的命令数进行计数 ； 以及 寄存器， 被配置为存储已接收的命令数， 其中， 该接口进一步被配置为向该存储控制器发送已接收的命令的计数。 12. 如权利要求 11 所述的存储设备， 其中， 该时钟信号在该存储设备和该存储控制器 中公共使用以便为命令计时。 13. 如权利要求 11 所述的存储设备， 进一步包括错误检测器， 其被配置为检测从该存 储控制器接收的命令、 地址或数据中错误的发生。
7、并输出错误检测信号， 其中， 基于该错误检 权 利 要 求 书 CN 102163462 A CN 102163464 A2/2 页 3 测信号向该存储控制器发送存储在该寄存器中的已接收命令数。 14. 一种存储设备， 包括 ： 接口， 被配置为与存储控制器进行接口连接， 包括从该存储控制器接收命令、 数据、 和 地址 ； 计数器， 被配置为对时钟信号的脉冲数进行计数 ； 以及 寄存器， 被配置为存储时钟信号的脉冲的计数， 其中， 该接口进一步被配置为向存储控制器发送时钟信号的脉冲数的计数。 15. 如权利要求 14 所述的存储设备， 进一步包括承载时钟信号的时钟信号线， 其被连 接到该存储控。
8、制器。 16. 如权利要求 14 所述的存储系统， 进一步包括错误检测器， 其被配置为检测从该存 储控制器接收的命令、 地址或数据中错误的发生并输出错误检测信号， 其中， 基于该错误检 测信号向该存储控制器发送存储在该寄存器中的时钟信号的脉冲的计数。 17. 一种存储系统， 包括 ： 存储控制器， 包括 ： 命令产生器， 被配置为产生命令 ； 第一计数器， 被配置为响应于时钟信号对命令的第一数量进行计数 ； 第一寄存器， 被配置为存储已计数的命令的第一数量 ； 第一接口， 被配置为与集线器进行接口连接以发送命令、 命令的第一数量、 地址、 以及 发送和接收数据 ； 以及 多个存储设备， 连接到。
9、该集线器， 每个存储设备包括 ： 第二接口， 被配置为与该集线器进行接口连接， 包括从该存储控制器接收命令、 命令的 第一数量、 和数据 ； 第二计数器， 被配置为响应于时钟信号对接收的命令的第二数量进行计数 ； 第二寄存器， 被配置为存储接收的命令的第二数量 ； 其中， 该第二接口进一步被配置为经由该集线器向该存储控制器发送已接收的命令的 第二数量。 18. 一种存储控制方法， 包括 ： 在存储控制器处产生命令 ； 响应于时钟信号对命令数进行计数 ； 存储命令和与命令对应的计数 ； 向存储设备发送命令、 命令的计数、 和数据 ； 在该存储设备处接收从该存储控制器发送的命令、 命令的计数、 和。
10、数据 ； 在该存储设备处响应于时钟信号对已接收的命令数进行计数 ； 在该存储设备处存储已接收的命令的计数 ； 以及 向该存储控制器发送已接收的命令的计数。 19. 如权利要求 18 所述的方法， 其中在指示错误状况时执行所述向该存储控制器发送 命令的计数的操作。 20. 如权利要求 19 所述的方法， 进一步包括从该存储控制器向该存储设备重发与从该 存储设备接收的命令的计数对应的命令和数据。 权 利 要 求 书 CN 102163462 A CN 102163464 A1/9 页 4 半导体存储设备 技术领域 0001 本发明构思涉及半导体存储系统， 更具体地， 涉及其中简单地检测半导体存储设。
11、 备与存储控制器之间的数据通信中的错误的半导体存储系统。 背景技术 0002 随着半导体存储设备在密度上的增加以及操作存储器接口速度的增加， 存储设备 与存储控制器之间的通信信道经受增加的信道噪声， 而且存储器数据、 地址、 和命令的发送 和接收中错误的发生增加。当这样的数据通信中发生错误时， 将不得不重发存储操作中牵 涉的数据、 地址、 或命令信号， 而且系统的处理和操作速度会大大降低。 发明内容 0003 提供一种存储系统， 包括 ： 存储控制器， 包括 ： 命令产生器， 被配置为产生命令 ； 第 一计数器， 被配置为响应于时钟信号对命令的第一数量进行计数 ； 第一寄存器， 被配置为 存储。
12、已计数的命令的第一数量 ； 第一接口， 被配置为与存储设备进行接口连接， 包括发送 命令、 已计数的命令的第一数量、 地址、 以及发送和接收数据字节 ； 存储设备， 包括 ： 第二接 口， 被配置为与存储控制器进行接口连接， 包括从存储控制器接收命令、 已计数的命令的第 一数量、 地址、 和数据 ； 第二计数器， 被配置为响应于时钟信号对已接收的命令的第二数量 进行计数 ； 第二寄存器， 被配置为存储已接收的命令的第二数量， 其中， 第二接口进一步被 配置为向存储控制器发送已接收的命令的第二数量。 0004 所述存储系统还包括错误检测器， 其被配置为检测从存储控制器接收的命令、 地 址或数据中。
13、错误的发生并输出错误检测信号， 其中基于错误检测信号向存储控制器发送存 储在第二寄存器中的已接收的命令的计数。 0005 所述存储系统还包括公共时钟产生器， 其被配置为产生时钟信号， 其中， 公共时钟 产生器被布置在所述存储控制器或存储设备中， 或者被布置在所述存储控制器和存储设备 之外。 0006 根据所述实施例中的一个， 第一计数器和第二计数器被配置为利用公共重置信号 来重置。根据另一个实施例， 所述的公共重置信号基于刷新命令。 0007 根据所述实施例中的一个， 存储控制器被配置为存储与第一寄存器中的已计数的 命令数对应的命令。 0008 根据所述实施例中的一个， 所述存储设备包括 DR。
14、AM。 0009 根据所述实施例中的至少一个， 提供一种存储设备， 包括 ： 接口， 被配置为与存储 控制器进行接口连接， 包括从存储控制器接收命令、 数据、 和地址 ； 计数器， 被配置为响应于 时钟信号对已接收的命令数进行计数 ； 以及寄存器， 被配置为存储已接收的命令的计数， 其 中， 该接口还被配置为向存储控制器发送已接收的命令的计数， 其中， 时钟信号在存储设备 和存储控制器中公共使用以便为命令定时。 0010 所述存储设备还包括错误检测器， 其被配置为检测从存储控制器接收的命令、 地 说 明 书 CN 102163462 A CN 102163464 A2/9 页 5 址或数据中错。
15、误的发生并输出错误检测信号， 其中基于错误检测信号向存储控制器发送存 储在寄存器中的已接收的命令的计数。 0011 根据另一个实施例， 提供一种存储设备， 包括 ： 接口， 被配置为与存储控制器进行 接口连接， 包括从存储控制器接收命令、 数据、 和地址 ； 计数器， 被配置为对时钟信号的脉冲 数进行计数， 其中， 该接口进一步被配置为向存储控制器发送时钟信号的脉冲数的计数。 0012 该存储设备还包括承载时钟信号的时钟信号线， 其被连接到存储控制器。 0013 还提供一种存储系统， 包括 ： 存储控制器， 包括 ： 命令产生器， 被配置为产生命令 ； 第一计数器， 被配置为响应于时钟信号对命。
16、令数进行计数 ； 第一寄存器， 被配置为存储已计 数的命令数 ； 第一接口， 被配置为与集线器接口连接以发送命令、 计数值、 以及发送和接收 数据 ； 以及多个存储设备， 被连接到集线器， 每个存储设备包括 ： 第二接口， 被配置为与集 线器进行接口连接， 包括从存储控制器接收命令、 计数、 和字节数据 ； 第二计数器， 响应于时 钟信号对已接收的命令数进行计数 ； 第二寄存器， 被配置为存储已接收的命令的计数， 其中 第二接口还被配置为经由集线器向存储控制器发送已接收的命令的计数。 0014 提供一种存储控制方法， 包括 ： 在存储控制器处产生命令 ； 响应于时钟信号对命 令数进行计数 ； 。
17、存储命令和与命令对应的计数 ； 向存储设备发送命令、 命令的计数、 和数 据 ； 在存储设备处接收从存储控制器发送的命令、 命令的计数、 和数据 ； 在存储设备处响应 于时钟信号对已接收的命令数进行计数 ； 在存储设备处存储已接收的命令的计数 ； 向存储 控制器发送已接收的命令的计数， 其中在指示错误状况时执行所述向存储控制器发送命令 的计数的操作 ； 以及从存储控制器向存储设备重发与从存储设备接收的命令的计数对应的 命令和数据。 附图说明 0015 根据结合附图的以下详细描述， 将更清楚地理解本发明构思的示范性实施例， 其 中 ： 0016 图 1 说明根据本发明构思的实施例的半导体存储系统。
18、 ； 0017 图2说明根据本发明构思的实施例的图1中所示的半导体存储系统中产生公共时 钟信号 ； 0018 图3说明根据本发明构思的另一个实施例的图1中所示的半导体存储系统中产生 公共时钟信号 ； 0019 图4说明根据本发明构思的另一个实施例的图1中所示的半导体存储系统中产生 公共时钟信号 ； 0020 图5说明根据本发明构思的实施例的图1中所示的半导体存储系统中产生重置信 号 ； 0021 图6说明根据本发明构思的另一个实施例的图1中所示的半导体存储系统中产生 重置信号 ； 0022 图 7 说明根据本发明构思的实施例的错误检测器的框图 ； 0023 图 8 说明根据本发明构思的实施例的。
19、命令标识符存储单元 ； 0024 图 9 和 10 说明由图 1 的半导体存储系统执行的命令重发中牵涉的信号的时序图 ； 0025 图 11 说明根据本发明构思的另一个实施例的半导体存储系统 ； 说 明 书 CN 102163462 A CN 102163464 A3/9 页 6 0026 图 12 说明根据本发明构思的另一个实施例的半导体存储系统 ； 0027 图 13 说明根据本发明构思的另一个实施例的半导体存储系统 ； 0028 图 14 说明包括根据本发明构思的实施例的半导体存储系统的计算机系统 ； 以及 0029 图15到19说明根据本发明构思的实施例的半导体存储系统中使用命令标识符。
20、的 各种实施例。 具体实施方式 0030 现在将详细参考示范性实施例， 其实例在附图中说明。 然而， 示范性实施例不限于 以下说明的实施例， 并且更确切地说， 这里引入实施例是用于提供对示范性实施例的范围 和精神的容易和全面的理解。 0031 图 1 说明根据本发明构思的实施例的半导体存储系统 100。 0032 参考图 1， 根据本发明构思的当前实施例的半导体存储系统 100 包括半导体存储 设备 ME 和存储控制器 CTL。半导体存储设备 ME 可以是动态随机存取存储器 (DRAM)， 其可 以是图形 DRAM， 诸如图形双数据率 (GDDR) 类型 DRAM 的。或者， 半导体存储设备 。
21、ME 可以是 非易失性存储器， 诸如电阻 RAM(RRAM)、 相变 RAM(PRAM)、 铁电 RAM(FRAM) 等。 0033 存储控制器 CTL 包括命令产生器， 其产生应用于半导体存储设备 ME 的命令 CMD。 来自于存储控制器CTL的应用于半导体存储设备的命令CMD可以是执行在半导体存储设备 ME 中写入数据 DTA 或从半导体存储设备 ME 中读取数据 DTA 的命令。例如， 当半导体存储设 备 ME 是 DRAM 或 GDDR 类型 DRAM 时， 根据关于双数据率 (DDR) 或 GDDR 类型 DRAM 的联合电 子设备工程委员会 (JEDEC) 标准， 该命令 CMD 。
22、可以是激活 (active)、 写、 读、 预充电、 自动刷 新等。 0034 存储控制器 CTL 将数据 DTA 和地址 ADDR 以及命令 CMD 应用于半导体存储设备 ME 以便从存储设备 ME 读取数据和将数据写入存储设备 ME。 0035 存储控制器 CTL 可以包括输入 / 输出接口 160， 其通过传输信道 CH 将命令 CMD、 数 据 DTA、 和地址 ADDR 发送给半导体存储设备 ME。输入 / 输出接口 160 可以是焊盘或引脚。 0036 存储控制器CTL可以以这样的方式将错误检测码(EDC)与命令CMD、 数据DTA或地 址 ADDR 一起发送给半导体存储设备 ME。
23、， 以使得当命令 CMD、 数据 DTA 或地址 ADDR 被发送给 半导体存储设备 ME 时发生的错误能够被半导体存储设备 ME 检测到。 0037 存储控制器 CTL 还包括计数器 110。存储控制器 CTL 的计数器 110 响应于公共时 钟信号 CCLK 而操作。在半导体存储设备 ME 是图形 DRAM 的实施例中， 图 1 的公共时钟信号 CCLK 可以是公共时钟信号。 0038 存储控制器 CTL 的计数器 110 可以对公共时钟信号 CCLK 的脉冲数进行计数。替 换地， 存储控制器 CTL 的计数器 110 可以对由命令产生器 130 产生并应用于半导体存储设 备 ME 的命令。
24、 CMD 的数量进行计数。 0039 在计数之前， 可以响应于重置信号RST重置存储控制器CTL的计数器110。 如后面 将要描述的， 当半导体存储设备 ME 被重置时， 或者当诸如刷新命令的预定命令被应用于半 导体存储设备 ME 时， 可以使用重置信号 RST 来重置存储控制器 CTL 的计数器 110。 0040 将由存储控制器 CTL 的计数器 110 计数的计数值 CNT1 设置为关于应用于半导体 存储设备 ME 的命令 CMD 的命令标识符 CMDid。存储控制器 CTL 的计数器 110 可以通过接收 说 明 书 CN 102163462 A CN 102163464 A4/9 页。
25、 7 从命令产生器 130 发送的命令 CMD 或关于命令 CMD 的信息 CMDinf 来向命令产生器 130 发 送计数值 CNT1。 0041 命令产生器 130 可以将从存储控制器 CTL 的计数器 110 发送的计数值 CNT 1 设置 为命令标识符 CMDid， 并且可以将命令标识符 CMDid 存储在命令产生器 130 中的寄存器中。 然而， 本发明构思的方面不限于此， 而且该寄存器可以被布置为可以脱离命令产生器 130 或者可以是非易失存储器。该寄存器可以存储与命令标识符 CMDid 对应的命令以及与对应 命令有关的数据和地址。如果检测到错误， 则可以向存储设备 ME 重发存储。
26、在该寄存器中的 数据和 / 或命令。 0042 参考图 1， 半导体存储设备 ME 经由输入 / 输出接口 170 从存储控制器 CTL 接收命 令 CMD、 数据 DTA、 和地址 ADDR。 0043 半导体存储设备 ME 可以包括错误检测器 140， 其按照预设算法检查从存储控制器 CTL 发送的错误码 EDC， 以确定已接收的命令 CMD、 数据 DTA 或地址 ADDR 中是否存在错误。 后面将描述错误检测器 140 的操作。 0044 当命令CMD、 数据DTA或地址ADDR中存在错误时， 错误检测器140产生错误检测信 号 XDEC。命令标识符存储单元 150 响应于错误检测信号。
27、 XDEC 输出关于其中检测到错误的 命令 CMD、 或其中检测到错误的数据 DTA 或地址 ADDR 的命令标识符 CMDid_err。图 1 的半 导体存储设备 ME 的命令标识符存储单元 150 可以是寄存器。然而， 本发明构思的方面不限 于此， 命令标识符存储单元 150 可以是非易失性存储器。 0045 半导体存储设备 ME 的计数器 120 响应于公共时钟信号 CCLK 而操作以对时钟脉冲 数 CNT2 进行计数。半导体存储设备 ME 的命令标识符存储单元 150 接收从半导体存储设备 ME 的计数器 120 发送的计数值 CNT2， 并且可以将该计数值存储为命令标识符 CMDid。
28、。 0046 将应用于半导体存储设备 ME 的计数器 120 的公共时钟信号 CCLK 与应用于存储控 制器 CTL 的计数器 110 的公共时钟信号 CCLK 同步。换句话说， 利用公共时钟信号 CCLK 将 存储控制器 CTL 的计数器 110 与半导体存储设备 ME 的计数器 120 彼此同步。 0047 半导体存储设备 ME 的计数器 120 接收重置信号 RST， 因而当存储控制器 CTL 的计 数器 110 被重置时， 它被重置。根据本发明构思的另一个实施例， 计数器 120 可以对接收的 命令 CMD 的数量进行计数， 与存储控制器 CTL 的计数器对应用于半导体存储设备 ME 。
29、的命令 的数量进行计数的实施例一致。于是， 消除了关于从存储控制器 CTL 被发送给半导体存储 设备 ME 的命令的时间延迟问题。 0048 从而， 可以利用公共时钟信号 CCLK 将图 1 的半导体存储系统 100 的半导体存储设 备 ME 的计数器 120 与存储控制器 CTL 的计数器 110 彼此同步。当 DATA、 ADDR、 或 CMD 信号 在半导体存储设备 ME 处无错误地接收时， 在计数器 110 和计数器 120 处产生的命令标识符 CMDid 应当匹配。 0049 当错误检测器检测到错误时， 命令标识符存储单元 150 将命令标识符 CMDid_ error 输出给存储控。
30、制器 CTL。如图 1 所示， 可以将命令标识符 CMDid_err 信号发送给存储 控制器 CTL 而不经过半导体存储设备 ME 的输入 / 输出接口 170 或存储控制器 CTL 的输入 / 输出接口 160。替换地， 从半导体存储设备 ME 通过诸如 DQ 引脚或 DQ 焊盘的输入 / 输出 接口 170 输出命令标识符 CMDid_err， 其将在后面描述。 0050 于是， 在图 1 的半导体存储系统中， 将分别被布置在半导体存储设备 ME 和存储控 说 明 书 CN 102163462 A CN 102163464 A5/9 页 8 制器 CTL 中的计数器 110 和 120 的。
31、时钟脉冲或命令数 CNT1 和 CNT2 的计数值作为命令标识 符使用。 当错误随着数据DTA、 地址ADDR或命令CMD的发送和接收而出现时， 可以读取命令 标识符， 并且可以提取和重发与命令标识符对应的包括数据DTA、 地址ADDR或命令CMD的信 号。此外， 图 1 的半导体存储系统 100 中， 即便在存储控制器 CTL 向半导体存储设备 ME 发 送命令 CMD 发送而不向半导体存储设备 ME 发送命令标识符 CMDid 时， 半导体存储设备 ME 也能够识别命令标识符CMDid。 通过将与错误的通信对应的信号标识并存储在寄存器中， 要 么在存储控制器 CTL 的命令产生器 130 。
32、中， 要么在存储设备 ME 的寄存器 150 中， 可以将典 型地牵涉大量信号的重发的错误纠正操作减少并限制到寄存器中所存储的信号。 0051 图 2 说明根据本发明构思的实施例在图 1 的半导体存储系统 100 中产生公共时钟 信号 CCLK。 0052 参考图 2， 根据本发明构思的当前实施例的半导体存储系统 200 中， 利用布置在存 储控制器 CTL 中的公共时钟产生器 210 产生公共时钟信号 CCLK。将由存储控制器 CTL 的公 共时钟产生器 210 产生的公共时钟信号 CCLK 应用于存储控制器 CTL 的计数器 110 和半导 体存储设备 ME 的计数器 120。 0053 。
33、图 2 说明将从存储控制器 CTL 的公共时钟产生器 210 应用于半导体存储设备 ME 的计数器120的公共时钟信号CCLK发送给半导体存储设备ME而不经过半导体存储设备ME 的输入 / 输出接口 170 和存储控制器 CTL 的输入 / 输出接口 160。替换地， 可以通过存储控 制器 CTL 的输入 / 输出接口 160( 诸如时钟引脚 ( 未示出 ) 将公共时钟信号 CCLK 应用于 半导体存储设备 ME， 并且在半导体存储设备 ME 的输入 / 输出接口 170 处接收。 0054 图 3 说明根据本发明构思的另一个实施例在图 1 的半导体存储系统 100 中产生公 共时钟信号 CC。
34、LK。 0055 参考图 3， 根据本发明构思的当前实施例的半导体存储系统 300 中， 可以利用布置 在半导体存储设备 ME 中的公共时钟产生器 310 产生公共时钟信号 CCLK。将由半导体存储 设备 ME 的公共时钟产生器 310 产生的公共时钟信号 CCLK 应用于存储控制器 CTL 的计数器 110 和半导体存储设备 ME 的计数器 120。 0056 图 4 说明根据本发明构思的另一个实施例在图 1 的半导体存储系统 100 中产生公 共时钟信号 CCLK。 0057 参考图 4， 根据本发明构思的当前实施例的半导体存储系统 400 中， 可以利用布置 在半导体存储设备 ME 和存。
35、储控制器 CTL 外面并且安装在半导体存储系统 100 中所包含的 板上的振荡器 OSC 来产生公共时钟信号 CCLK。将由振荡器 OSC 产生的公共时钟信号 CCLK 应用于存储控制器 CTL 的计数器 110 和半导体存储设备 ME 的计数器 120。 0058 于是， 图 1 的半导体存储系统 100 可以以图 2 到 4 所示的不同的方式产生公共时 钟信号 CCLK， 并且在每个实施例中， 馈给计数器 110 和计数器 120 的公共时钟 CCLK 可以是 同一时钟或者是彼此同步的不同时钟。 0059 图 5 说明根据本发明构思的实施例在图 1 所示的半导体存储系统 100 中产生重置。
36、 信号。 0060 参考图 5， 根据本发明构思的当前实施例的半导体存储系统 500 中， 半导体存储设 备 ME 的计数器 120 和存储控制器 CTL 的计数器 110 被公共重置信号 RST 重置。信号 RST 也可以连接到重置半导体存储设备 ME 的重置信号。于是， 当半导体存储设备 ME 被重置时， 说 明 书 CN 102163462 A CN 102163464 A6/9 页 9 半导体存储设备 ME 的计数器 120 和存储控制器 CTL 的计数器 110 也被重置。 0061 存储控制器CTL还可以包括重置信号产生器510， 当半导体存储设备ME被重置时， 它产生重置信号 R。
37、ST， 并且将重置信号 RST 应用于半导体存储设备 ME 的计数器 120 和存储 控制器 CTL 的计数器 110。这样的实施例中， 重置信号产生器 510 在存储控制器 CTL 的控制 下产生重置信号 RST。 0062 图6说明根据本发明构思的另一个实施例在图1所示的半导体存储系统中产生重 置信号。 0063 参考图 6， 根据本发明构思的当前实施例的半导体存储系统 600 中， 当预定命令 PCMD 被应用于半导体存储设备 ME 时， 半导体存储设备 ME 的计数器 120 和存储控制器 CTL 的计数器 110 可以被重置。预定命令 PCMD 可以是用户可编程的。例如， 当半导体存。
38、储设备 ME 是 GDDR 类型 DRAM 时， 预定命令 PCMD 可以是与刷新命令 “REF” 相同的命令。 0064 存储控制器 CTL 还可以包括重置信号产生器 610， 当预定命令 PCMD 被应用于重置 存储控制器 CTL 的计数器 110 时， 它产生重置信号 RST。此外， 半导体存储设备 ME 还可以 包括重置信号产生器 620， 当半导体存储设备 ME 接收到预定命令 PCMD 时， 它产生重置信号 RST， 并且将重置信号 RST 应用于半导体存储设备 ME 的计数器 120。重置信号产生器 620 可 以从半导体存储设备 ME 的命令解码器 630 接收预定命令 PCM。
39、D。预定命令 PCMD 可以从存储 控制器 CTL 的命令产生器 130 直接发送给半导体存储设备 ME 的命令解码器 630。根据另一 个实施例， 预定命令 PCMD 可以经由半导体存储设备 ME 的输入 / 输出接口 170( 未示出 ) 发 送给命令解码器 630。 0065 图 7 说明图 1 的半导体存储系统 100 的错误检测器 140 的框图。 0066 参考图 1 和 7， 错误检测器 140 包括分离器 142、 错误 EDC 产生器 144、 和比较器 146。 0067 可以将错误检测码 EDC 包括在经由半导体存储设备 ME 的输入 / 输出接口 ( 诸如 DQ 引脚或。
40、 DQ 焊盘 ) 接收的数据 DTA 中。分离器 142 将数据 DTA 分离为数据 DTA 和 EDC。 EDC 产生器 144 从分离器 142 接收数据 DTA 并基于所接收的数据 DTA 产生新的错误检测码 EDC。比较器 146 从分离器 142 接收 EDC， 并且将接收的错误检测码 EDC 与由 EDC 产生器 144 产生的新的错误检测码 EDC进行比较。 0068 根据该实施例， 当错误检测码 EDC 和 EDC彼此不相同时， 检测到错误。这样的情 形下， 比较器 146 输出错误检测信号 XDEC 以报知当前数据包的发送或接收中的错误。 0069 虽然图7说明对数据DTA执。
41、行错误检测的错误检测器140， 但是本领域技术人员容 易理解， 相同的错误检测方法可以应用于命令 CMD 或地址 ADDR 执行错误检测。 0070 图 8 详细说明被形成为图 1 的半导体存储系统 100 的半导体存储设备 ME 的寄存 器的命令标识符存储单元 150。 0071 参考图 1 和 8， 半导体存储设备 ME 的命令标识符存储单元 150 可以包括多个触发 器 FF1、 FF2、 和 FF3。触发器的数量可以对应于从图 7 的错误检测器 140 接收数据 DTA 的时 刻到错误检测信号 XDEC 在错误检测器 140 处输出的时刻所需的延迟量。例如， 当图 7 的错 误检测器 。
42、140 接收数据 DTA 并输出错误检测信号 XDEC 所需的时间是 3 个时钟周期时， 半导 体存储设备 ME 的命令标识符存储单元 150 包括三级触发器 FF1、 FF2、 和 FF3 用于复制三个 时钟周期延迟， 如图 8 中所示。 说 明 书 CN 102163462 A CN 102163464 A7/9 页 10 0072 因此， 命令标识符存储单元 150 包括与检测错误所需的时钟周期数对应的触发器 数， 以便存储命令标识符 CMDid， 例如， 已经接收的时钟脉冲或命令数量的计数， 并且输出关 于在其期间发生错误的命令的命令标识符 CMDid_err。 0073 图 9 和 。
43、10 说明由图 1 的半导体存储系统执行的命令重发中牵涉的信号的时序图。 0074 参考图 9 和 10， 从存储控制器 CTL 向半导体存储设备 ME 发送命令 WR/RDn 和 WR/ RDn+1。 在检测到错误的时刻terror， 除了也被发送给存储控制器CTL的CMDid_err信号之外， 半导体存储设备ME还发送指示有检测到的错误的信号ERROR_DETECT。 如图9所示， 从检测 到错误的时刻terror开始以一延迟输出指示错误发生(逻辑低电平)的信号ERROR_DETECT。 当接收到 ERROR_DETECT 信号时， 存储控制器 CTL 发出发生错误的命令 (RD_ERR)。
44、 并接着发 出无操作命令 (NOP)。 0075 半导体存储设备ME的命令标识符存储单元150输出命令标识符CMDid_err” n” ， 即在其期间发送命令 “WR/RDn” 并发生错误的时钟周期计数。存储控制器 CTL 从 CMDid_err n 识别出错误在 WR/RDn 命令的发送期间发生， 并且还识别出影响下一个发出的命令的 延迟。存储控制器 CTL 在 NOP 之后着手重发命令 WR/RDn 和 WR/RDn+1。将对应于命令 n 的 命令 WR/RDn 和对应于命令 n+1 的命令 WR/RDn+1 预先存储在存储控制器 CTL 的命令产生器 130 中的寄存器中以便于快速提取并。
45、向存储设备 ME 重发。 0076 参考图 10， 计数器 110 和 120 基于应用于半导体存储设备 ME 的命令 CMD 的数量 增加命令标识符 CMDid。由于对于在公共时钟计数 n+3 期间的 (NOP) 没有操作被应用于半 导体存储设备ME， 命令计数不会达到(n+3)， 直到重发命令的开始或公共时钟计数(n+4)为 止。 0077 图 11 说明根据本发明构思的另一个实施例的半导体存储系统 1100。 0078 参考图11， 根据本发明构思的当前实施例的半导体存储系统1100包括图1的存储 控制器CTL和存储模块MD。 存储模块MD包括多个半导体存储设备ME1、 ME2、 .、 。
46、和MEx(其 中 x 是大于等于 3 的整数 ) 以及集线器 HUB。 0079 存储模块 MD 中的集线器 HUB 被配置为以已知的方式协调多个半导体存储设备中 的每一个与存储控制器 CTL 之间的通信。存储控制器将命令、 数据、 和地址发送给集线器 HUB， 而集线器 HUB 将所发送信号中继到标识的半导体存储设备。上述图 1 至 10 关于时钟 或命令计数、 相应数据、 命令、 和地址在寄存器中的存储、 以及重发的操作可以应用于图 11 的半导体存储系统 1100。 0080 图 11 的半导体存储系统 1100 说明一个存储模块 MD。然而， 本发明构思的方面不 限于此， 并且适用于具。
47、有多个存储模块 MD 的半导体存储系统。 0081 图 12 说明根据本发明构思的另一个实施例的半导体存储系统 1200。 0082 参考图 12， 与图 1 的半导体存储系统中类似， 根据本发明构思的当前实施例的半 导体存储系统 1200 包括 ： 存储控制器 CTL， 其包括分别与公共时钟信号 CCLK 同步并且输出 命令标识符 ( 计数值 ) 的计数器 1210 和 1220 ； 以及半导体存储设备 ME。然而， 与图 1 的 半导体存储系统 100 中不同， 图 12 的半导体存储系统 1200 可以包括编码器 1230 和解码器 1240， 可以通过利用命令标识符 CMDid 来检查。
48、或纠正错误， 并且可以通过利用命令标识符 CMDid 作为已编码代码来执行编码和解码。 0083 图 12 说明存储控制器 CTL 包括编码器 1230 而且半导体存储设备 ME 包括解码器 说 明 书 CN 102163462 A CN 102163464 A8/9 页 11 1240。然而， 本发明构思的方面不限于此。例如， 存储控制器 CTL 可以包括解码器 1240， 半 导体存储设备 ME 可以包括编码器 1230， 而且存储控制器 CTL 和半导体存储设备 ME 中的每 一个可以分别包括编码器 1230 和解码器 1240。 0084 此外， 可以将图 12 的编码器 1230 和。
49、解码器 1240 添加到图 1 的半导体存储系统 100。 0085 图 13 说明根据本发明构思的另一个实施例的半导体存储系统 1300。 0086 参考图 13， 根据本发明构思的当前实施例的半导体存储系统 1300 包括 ： 加扰器 1330， 利用命令标识符 CMDid 作为密钥或种子执行加扰 ； 以及解扰器 1340， 利用命令标识符 CMDid 作为密钥或种子执行解扰。虽然在图 13 的半导体存储系统 1300 中， 存储控制器 CTL 包括加扰器 1330 并且半导体存储设备 ME 包括解扰器 1340。然而， 存储控制器 CTL 可以包 括解扰器 1340， 并且半导体存储设备 ME 可以包括加扰器 1330。替换地， 可以将图 13 的加 扰器 1330 和解扰器 1340 添加到图 1 的半导体存储系统 100 中。 0087 因此， 图 11、 12、 和 13 的半导体存储系统 1100、 1200、 。