《具有交互连接侧翼的整合电容器.pdf》由会员分享，可在线阅读，更多相关《具有交互连接侧翼的整合电容器.pdf（15页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102224589 A (43)申请公布日 2011.10.19 CN 102224589 A *CN102224589A* (21)申请号 200980146876.4 (22)申请日 2009.10.23 12/276,292 2008.11.21 US H01L 23/522(2006.01) H01L 21/02(2006.01) H01L 23/528(2006.01) H01G 4/228(2006.01) H01G 4/30(2006.01) H01L 27/08(2006.01) H01L 27/02(2006.01) (71)申请人 吉林克斯公司 地。
2、址 美国加利福尼亚州 (72)发明人 派翠克J昆恩 (74)专利代理机构 北京银龙知识产权代理有限 公司 11243 代理人 许静 赵爱军 (54) 发明名称 具有交互连接侧翼的整合电容器 (57) 摘要 一种于集成电路 (IC) 中的电容器 (100) 具 有 ： 一第一节点导线 (102)， 形成于 IC 的一第一 金属层且具有沿着一第一方向延伸的一第一脊柱 (118， 132)、 自第一脊柱而沿着垂直于第一方向 的一第二方向延伸的一第一垂直元件 (152)。一 第一柱头元件 (153) 是沿着第一方向延伸， 且一 第一装衬元件 (150) 自该柱头元件延伸。该种 电容器还具有 ： 一第二。
3、节点导线 (104)， 具有一第 二脊柱 (106， 140)、 自第二脊柱而朝向第一脊柱 延伸的一第二垂直元件 (142)、 一第二柱头元件 (145) 与自第一垂直元件 (152) 与第一装衬元件 (150) 之间的第二柱头元件延伸的一第二装衬元 件 (148)。 (30)优先权数据 (85)PCT申请进入国家阶段日 2011.05.23 (86)PCT申请的申请数据 PCT/US2009/061952 2009.10.23 (87)PCT申请的公布数据 WO2010/059334 EN 2010.05.27 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申。
4、请 权利要求书 2 页 说明书 8 页 附图 4 页 CN 102224602 A1/2 页 2 1. 一种于集成电路 IC 中的电容器， 包含 ： 一第一节点导线， 形成于该 IC 的一第一金属层， 具有沿着一第一方向延伸的一第一脊 柱、 自该第一脊柱而沿着垂直于该第一方向的一第二方向延伸的一第一垂直元件、 沿着该 第一方向延伸的一第一柱头元件与自该第一柱头元件而朝向该第一脊柱延伸的一第一装 衬元件 ； 及 一第二节点导线， 形成于该 IC 的第一金属层， 具有沿着该第一方向延伸的一第二脊 柱、 自该第二脊柱而沿着该第二方向而朝向该第一脊柱延伸的一第二垂直元件、 沿着该第 一脊柱与该第二脊柱。
5、之间的第一方向延伸的一第二柱头元件与自该第二柱头元件而朝向 该第二脊柱延伸的一第二装衬元件， 该第二装衬元件配置于该第一垂直元件与该第一装衬 元件之间。 2. 如权利要求 1 所述的电容器， 更包含 ： 自该第一柱头元件而朝向该第一脊柱延伸的 一第三装衬元件， 该第一柱头元件于该第一装衬元件与该第三装衬元件之间延伸， 藉以形 成该第一脊柱的一第一翼。 3. 如权利要求 2 所述的电容器， 更包含 ： 自该第二脊柱至一第三柱头元件延伸的一第 三垂直元件、 自该第三柱头元件而朝向于该第一垂直元件与该第三装衬元件之间的该第二 脊柱延伸的一第四装衬元件。 4. 如权利要求 2 所述的电容器， 更包含 。
6、： 一第二翼， 具有相对于该第一垂直元件为自该 第二脊柱而延伸于该第二方向的一第三垂直元件。 5.如权利要求4所述的电容器， 其中， 该第一翼是一第一T形翼且该第二翼是与该第一 T 形翼交互连接的一第二 T 形翼。 6. 如权利要求 2 所述的电容器， 更包含 ： 自该第一脊柱而朝向该第二脊柱延伸的一第 一多个翼及自该第二脊柱延伸且与该第一多个翼交互连接的一第二多个翼。 7. 如权利要求 6 所述的电容器， 更包含 ： 自该第一脊柱延伸而离开该第二脊柱的一第 三多个翼。 8. 如权利要求 7 所述的电容器， 其中， 该第三多个翼的各者沿着该第一脊柱为相对于 该第一多个翼的对应的各者。 9. 如。
7、权利要求 6 所述的电容器， 其中， 该第二节点导线是一顶部节点导线且该第二脊 柱是该顶部节点导线的一最外脊柱， 该第一节点导线更包含沿着该顶部节点导线的最外脊 柱延伸的一第一节点遮蔽条。 10. 如权利要求 6 所述的电容器， 其中， 该第二节点导线是一顶部节点导线且更包含沿 着该第二方向延伸的一汇流条， 该第二脊柱自该汇流条延伸， 且该第一节点导线更包含沿 着该汇流条延伸的一第一节点遮蔽条。 11. 如权利要求 6 所述的电容器， 其中， 该第二节点导线是一顶部节点导线且更包含一 汇流条， 该第二脊柱是该顶部节点导线的一最外脊柱且自该汇流条延伸， 该第一节点导线 更包含沿着该汇流条延伸的一。
8、第一节点遮蔽条与沿着该最外脊柱延伸的一第二节点遮蔽 条。 12. 如权利要求 6 所述的电容器， 更包含 ： 该 IC 的一第二金属层， 具有重迭于该第一多 个翼的一第三多个翼与重迭于该第二多个翼的一第四多个翼。 13. 如权利要求 12 所述的电容器， 其中， 该第三多个翼借着一第一多个传导通路而电 权 利 要 求 书 CN 102224589 A CN 102224602 A2/2 页 3 气连接至该第一多个翼， 且该第四多个翼借着一第二多个传导通路而电气连接至该第二多 个翼。 权 利 要 求 书 CN 102224589 A CN 102224602 A1/8 页 4 具有交互连接侧翼的。
9、整合电容器 技术领域 0001 本发明关于形成于集成电路 (IC ； integrated circuit) 中的电容器， 通称为 整 合电容器 。 背景技术 0002 制造 IC 的方法典型包括 ： 一前端处理顺序， 其中， 诸如电晶体的种种的电气元件 形成于一半导体基板 ； 及， 一后端处理顺序， 概括包括形成具有传导通路 (via) 的介电材料 与图案化 (patterned) 传导材料 ( 典型为金属 ) 的交替层或使用其他技术以互连金属层来 形成一种三维的接线结构， 其连接电气元件至其他电气元件及 IC 的端子。 0003 电容器为了种种目的而用于IC系统。 于多个实例， 纳入(整合。
10、)一电容器于IC晶 片是期待的。 一种简单的方式是形成具有一介于中间的介电质的二个传导平板 ； 然而， 此针 对于取得的电容而消耗相当大的面积。 用于增大一既定面积的电容的一种技术运用多个传 导平板， 各个传导平板与邻近的平板由介电质所分开。另外的技术运用传导板条 (strip)， 亦称为传导线条 (line)、 传导指部 (finger) 或传导线迹 (trace)， 其交替地连接至第一与 第二电容器端子 ( 节点 )。于传导板条之间耦合的侧壁提供电容。以垂直一致性排列或配 置的传导板条层可附加以进而增大一种整合电容器结构的电容。 0004 一种电容器具有连接至第一节点的于连续层的若干个传导。
11、板条且与连接至整合 电容器的第二节点的相等数目个传导板条交替。该传导板条是于连续层上偏置了半个单 元， 使得连接至第一节点的一传导板条具有于其上方且二侧的连接至第二节点的传导板 条。 提供针对于各个节点的于一层的相等数目个传导板条是与至基板的各个节点的耦合平 衡， 此是期待于一些应用中， 但为不期待于其他者， 诸如 ： 切换式应用， 其中， 于一个节点处 具有较小的耦合是期待的。为了降低对于基板的耦合， 一厚的二氧化硅层是用于基板与第 一层的传导板条之间。此可能难以整合于一种标准 CMOS 制造顺序， 且可能需要另外的步骤 以附加至标准处理流程。重迭的平行传导板条运用汇流板条而连接在其末端， 。
12、汇流板条消 耗额外的表面积。 0005 提供一种整合电容器的另一个方式是具有连接至该电容器的交替节点的于一层 的传导板条及连接至相同节点的重迭传导板条。 此本质为形成连接至该电容器的第一节点 的一帘幕 (curtain) 的传导板条与互连通路及连接至第二节点的相邻帘幕的传导板条与 互连通路。 连接至该相同节点的重迭传导板条避免关联于汇流板条的丧失的表面积 ； 然而， 层间的电容是降低， 因为上方板条如同下方板条而连接至相同节点。 此效应是稍微排除， 因 为随着临界尺寸缩小， 板条间的电容相较于层间的电容而成为较为强势。 换言之， 于连续金 属层之间的介电层分离随着减小临界尺寸而成为愈来愈大于传。
13、导板条之间的介电分离。 0006 概括期待的是 ： 整合电容器具有高的比电容 (specific capacitance) ； 然而， 于 诸多情况， 制造能力与品质因数 (Q 因数， quality factor) 亦为关注。一个制造能力的关 注是控制于一大 IC 之内、 跨于一晶圆及逐批的整合电容器的最终的电容值。 0007 因此， 可制造以提供一致的电容值的整合电容器是期望的。 更概括为期望的是 ： 整 说 明 书 CN 102224589 A CN 102224602 A2/8 页 5 合电容器具有每单位面积的高电容、 低损失(电阻)与低的自电感， 其藉由提高自共振频率 与电容器电路品。
14、质而改良高频的应用。于一些应用， 遮蔽整合电容器免于电气杂讯是更为 期待的。 发明内容 0008 一种于集成电路(IC)中的电容器具有 ： 一第一节点导线， 形成于该IC的一第一金 属层且具有沿着一第一方向延伸的一第一脊柱 (spine)、 自第一脊柱而沿着垂直于第一方 向的一第二方向延伸的一第一垂直元件、 沿着第一方向延伸的一第一柱头 (capital) 元件 与自该柱头元件而朝向第一脊柱延伸的一第一装衬 (serif) 元件。该种电容器还具有 ： 一 第二节点导线， 形成于该 IC 的第一金属层且具有沿着第一方向延伸的一第二脊柱、 自第二 脊柱而沿着第二方向而朝向第一脊柱延伸的一第二垂直元。
15、件、 沿着于第一脊柱与第二脊柱 之间的第一方向延伸的一第二柱头元件与自第二柱头元件而朝向第二脊柱延伸的一第二 装衬元件， 该第二装衬元件配置于第一垂直元件与第一装衬元件之间。 附图说明 0009 伴随图式显示根据本发明的一或多个观点的示范实施例 ； 然而， 伴随图式不应视 作限制本发明于图示的实施例， 而是仅用于解说与了解。 0010 图 1A 是根据一个实施例的一种具有交互连接侧翼的准碎片形图案的整合电容器 的一层的平面图 ； 0011 图 1B 是图 1A 的整合电容器的一部分的平面图 ； 0012 图 1C 是平面图， 说明根据图 1A 的整合电容器的一个实施例的转角圆化 ； 0013 。
16、图 2A 是一种整合电容器的侧视图， 该种整合电容器纳入于一种集成电路的后端 层 ； 0014 图 2B 是根据图 1A 的整合电容器的侧视图， 该种整合电容器纳入于一种集成电路 的后端层， 其具有于层间的交替极性 ； 0015 图 3 纳入根据一个实施例的整合电容器的一种 FPGA 的平面图。 具体实施方式 0016 诸如可编程逻辑元件的复合 IC 经常具有藉由形成于一半导体基板上的介电材 料层所分开的数个图案化金属层， 其用于接线连接与其他功能。本发明的一些实施例可 适于现存 CMOS 处理程序， 藉由运用形成期望的图案于适当金属层的遮罩 (mask) 及通过 金属间的介电质 (IMD ；。
17、 inter-metal dielectric) 层或层间的介电质 (ILD ； inter-layer dielectric) 的通路 (via)。通路运用数种现有技术的任一者所形成， 诸如 ： 接触插头 (contact plug)、 金属镶嵌 (damascene) 或双金属镶嵌技术。同理， 传导板条运用数种现有 技术的任一者所形成， 诸如 ： 薄膜金属蚀刻 (etch)、 薄膜金属升离 (lift-off)、 金属镶嵌与 双金属镶嵌技术。于一些实施例， 该等传导层的一者是一聚硅或硅化物层。于再一个实施 例， 于半导体基板的一传导井形成一电容器平板或一遮蔽的一部分。 0017 整合电容器。
18、运用于种种的应用。 尽管高的比电容概括期待以降低用于整合电容器 的 IC 的表面积， 合成的电容值亦为极重要于诸多应用， 诸如 ： 调谐应用。换言之， 于一些应 说 明 书 CN 102224589 A CN 102224602 A3/8 页 6 用， 跨于一 IC 晶片、 跨于一晶圆及逐批的电容值是够重要而牺牲比电容。相较于剧烈仰赖 于层间 ( 垂直 ) 电容的整合电容器， 主要仰赖于层内 ( 横向 ) 电容的整合电容器显示相当 低的变异， 因为尺寸的准确性是较可控制。注意 ： 一电容器概括视为一种二端子元件， 且如 本文所述的 顶部 与 底部 节点概括对应于电容器的此二个端子。因此， 下述。
19、的结构可 视为 ( 例如 ： 电气 ) 连接至一个节点或另一个节点或形成一节点的部分者。一节点未分开 所连接的电容结构， 而是彼等结构可形成一节点的部分者。 0018 术语 顶部 节点与 底部 节点无须关于相对于 IC 或其他结构的该等节点的实际 方位， 而是运用为权宜的术语。 于一些电路应用， 一电容器的顶部节点指出该节点为连接至 一放大器或其他元件的一高阻抗或高增益埠。于一种晶片上系统 (SoC ； system-on-chip)， 于一类比至数位转换器 (ADC ； analog-to-digital converter) 的准确度相依于在顶部节 点 ( 对于除了底部节点外的所有其他节点。
20、 ) 的寄生电容 (Ctop) 与于二个节点间的有用浮 动讯号电容的电容 (Csig) 的比值。遮蔽顶部平板免于接地电流或电压供应变动是期待的， 使得 Ctop 维持为低。运用底部节点以实质环绕顶部节点来隔离该顶部节点免于耦合于电 路的其他节点， 藉由实质形成围绕该顶部节点的法拉第壳的一部分， 且于一些实施例， 使得 该顶部节点为疏远于IC的其他传导元件。 熟悉此技术的人士所了解的是 ： 对于顶部节点的 电气连接是通过底部节点遮蔽所作成， 且因此底部节点遮蔽是非完全环绕顶部节点。 0019 于一些实施例， 顶部节点的一些侧边保留未遮蔽。 举例而言， 实际远离其他节点的 顶部节点的一端可能保留未。
21、遮蔽。于其他实施例， 运用整合电容器作为设计单元， 且并联 连接相邻的整合电容器以得到一较高的总电容。于一些实施例， 相邻共同连接的整合电容 器的底部节点遮蔽的部分者是省略， 允许较高的封装密度。于还有其他应用， 诸如 ： 于一现 场可编程门阵列 (FPGA ； field programmable gate array) 的多重十亿位元收发器 (MGT ； multi-gigabit transceiver) 的高频类比电路， 省略一节点遮蔽以维持于电容器的平板之 间的平衡。电容器概括有用于广泛的种种集成电路及广泛的种种应用。举例而言， 一或多 个电容器可有用于一种切换电容器网路， 诸如 ：。
22、 于类比至数位转换器， 或作为针对于 AC 发 讯的一解耦合或滤波电容器 ( 例如 ： 于 MGT)。概括而言， 本文所述的电容器结构可有用于 需要电容的任何应用。 0020 图 1A 是根据一个实施例的一种具有交互连接侧翼图案的整合电容器 100 的一层 的平面图。该交互连接图案是与一顶部节点导线 104 的 T 形翼的一对应图案交互连接的一 底部节点导线 102 的 T 形翼的一重复图案。一个翼的装衬元件 ( 参阅 ： 图 1B 的参考符号 150) 是于一个相邻翼的垂直元件 ( 参阅 ： 图 1B 的参考符号 142) 与装衬元件 ( 参阅 ： 图 1B 的参考符号 148) 之间。术语。
23、 垂直 是根据关联于注记的命名法而运用以描述该翼的传导 元件， 且无须论及此传导元件的任何特定方位。 0021 顶部节点导线 104 的翼的排 (tier) 是借着一汇流条 110 所电气连接在一起。T 形 翼是自一排的脊柱106、 108而正交延伸于二个方向。 该等翼是彼此相对(即 ： 沿着脊柱106 的轴为镜像 )， 但是于替代实施例为非彼此相对 ( 即 ： 自该脊柱而延伸于一个方向的一翼是 非直接相对于自该脊柱而延伸于另一个方向的一翼 )。 0022 顶部节点导线 104 的最外脊柱 112 与汇流条 110 是由底部节点遮蔽条 114、 116 所 包围。翼是自最外脊柱 112 而朝内。
24、延伸以与具有相反节点极性的对应翼交互连接。底部节 点遮蔽条114、 116遮蔽该顶部节点导线的最外脊柱112与汇流条110免于侧向耦合至IC的 说 明 书 CN 102224589 A CN 102224602 A4/8 页 7 其他节点， 而侧向耦合至该顶部节点导线的汇流条110与最外脊柱112。 底部节点导线的汇 流条118与最外脊柱120是类似遮蔽顶部节点导线104的T形翼与其他传导特征。 因此， 顶 部节点导线104实质为完全包装于底部节点导线102， 除了针对于一顶部节点接触线迹122 所提供的一小间隙。 于一替代实施例， 底部节点导线完全包装该顶部节点导线， 且对于顶部 节点导线的。
25、电气连接是透过自于 IC 的后端堆迭的一金属层的一或多个通路所作成， 即 ： 在 该顶部节点导线所形成之处的金属层的上方或下方。 0023 顶部与底部节点导线是形成于介电材料， 诸如 ： 沉积的二氧化硅或其他的介电质。 于一特定实施例， 沟渠形成于介电材料且该等沟渠是填充金属以形成金属线迹。于一特定 实施例， 金属线迹相较于其宽而为较深， 此促进针对于高的比电容的横向电容与紧密封装。 于一示范的实施例， 制造金属线迹以具有针对于线迹所形成之处的金属层的制造技术节 点制程所允许的最小金属线宽度， 且具有允许的最小金属线迹间距 ( 即 ： 介电侧壁厚度 )。 于另一个实施例， 金属线迹宽度与金属线。
26、迹间距均超过针对于金属层的最小可允许值为 10， 此可提供改良的可靠度与产量。 于其他的实施例， 选取金属线迹宽度与间距以平衡针 对于高的比电容的需要与针对于良好的制造能力与可靠度的需要。于又一个实施例， 一第 一金属层具有一第一最小线宽度与一第一最小间距且一第二金属层具有大于第一最小线 宽度的一第二最小线宽度与大于第一最小间距的一第二最小间距， 如为经常于后端堆迭金 属层的情形。举例而言， 第 M 个金属层可能相较于第 M-1 个金属层而需要较宽的线迹与间 距。 于极性(即 ： 节点连接)交替于连续的金属层的一个实施例(参阅 ： 例如图2B)， 选取于 第 M-1 个层的特征尺寸以置于第 M。
27、 个层的特征的下面， 以得到良好的垂直电容耦合。换言 之， 于第 M-1 个层的特征是大于根据最小设计规则所得到者， 藉以匹配于上方的相邻的第 M 个层的特征。于一替代实施例， 连续层具有不同尺寸 ( 线宽度与间距 ) 的类似的 T 形翼阵 列， 其一些者是重迭或部分重迭连接至下方金属层的相对节点的传导元件。翼阵列透过于 该等翼所界定的金属层的线迹122、 123而电气连接至电容器节点， 或是透过通路(参阅 ： 图 2A 的参考符号 210) 至于上或下 ( 即 ： 上方或下方 ) 传导层的一节点元件。于一个特定实 施例， 对于顶部节点导线 104 的电气连接是透过线迹 122 所作成， 且线。
28、迹 123 是省略， 对于 底部节点导线的电气连接是透过通路而作成至另一层， 诸如 ： 底部节点遮蔽平板 ( 参阅 ： 图 2B 的参考符号 214)。 0024 于再一个实施例， 顶部与底部节点连接器是包括传导通路， 诸如 ： 运用一种双金属 镶嵌制程所形成的通路， 其自于图 1A 所示的金属层的金属线迹而朝向下一个下方的金属 或聚合层或基板延伸。 于一个实施例， 通路连接至于下方金属层的顶部与底部节点导线。 于 一个特定实施例， 于下方金属层的顶部与底部节点导线本质为相同于图 1A 所示层的金属 图案且具有如同于图 1A 所示层的金属图案的相同极性， 且传导通路连接于连续金属层的 节点导线。
29、。 于一个替代实施例， 通路是单端且未电气连接至一下面的金属层， 而提高顶部与 底部节点导线的横向电容。于一 40nm 节点技术， 当最大可允许数目个传导通路为于最小通 路间距或接近最小通路间距所增加时， 预期增加传导通孔至顶部与底部节点导线以提高根 据图 1A 的一种整合电容器的比电容为约 15。 0025 图 1B 是图 1A 的整合电容器的一部分 130 的平面图。顶部节点导线的一排包括一 脊柱132与翼134、 136、 138。 数种型式的翼是替代用于实施例。 该种整合电容器具有一底部 节点排， 其具有自底部节点脊柱 140 延伸且与顶部节点翼 134、 136、 138 的底部节点。
30、翼 144、 说 明 书 CN 102224589 A CN 102224602 A5/8 页 8 147 交替。底部节点翼 144 具有一第一垂直传导元件 142， 其自底部节点脊柱 140 延伸至该 底部节点翼的一基本元件 145。脊柱 140 沿着一第一方向延伸， 且垂直元件 142 自脊柱 140 而沿着实质垂直于第一方向的一第二方向延伸。一基本元件 145 沿着一第一装衬元件 146 与一第二装衬元件 148 之间的第一方向延伸， 装衬元件 146 与 148 均为自基本元件 145 往 回朝向该排的脊柱 140 而沿着实质平行于第一垂直元件 142 的第二方向延伸。顶部节点翼 13。
31、6 的一第三装衬元件 150 是配置于第一垂直元件 142 与第二装衬元件 148 之间。顶部节 点翼类似于底部节点翼， 且顶部节点翼的详细说明因此省略。 于再一个实施例， 一翼包括突 出部分 (ledge)， 其自该等装衬元件的远端往回而沿着朝向该垂直元件的第一方向延伸且 与相反极性的相对翼的对应突出部分互锁。 0026 图 1C 是平面图， 说明根据图 1A 的一种整合电容器的一个实施例的转角圆化 (rounding)。一第一节点导线 162 的一外部转角 160 是相对于一第二节点导线 166 的一内 部转角 164。当界定细微的金属特征于小的节点技术 ( 概括为小于 90nm 且尤其是。
32、于 65nm 或更小的 CMOS 制程 )， 归因于平版印刷法的光线散射的转角圆化是一种常见的问题 ； 然而， 转角圆化未使得此整合电容器的比电容降级， 因为一个转角的圆化是由于相对转角的圆化 所相配。图 1A 的准碎片形 (quasi-fractal) 图案大部分为未受到转角圆化所影响， 且因此 为较不易于受到制程扩张的影响， 提供于一IC的整合电容器之间、 或跨于一晶圆的IC之间 的改良匹配。 0027 图 2A 是一种整合电容器 200 的侧视图， 整合电容器 200 纳入于一种集成电路的后 端层。为了图示简化与清楚， 整合电容器 200 仅显示数个翼与部分翼的一横截面。根据一 个实施例。
33、的一种典型的整合电容器具有数百个翼于一排。一第一金属层 M1 与一第二金属 层 M2 均具有根据图 1A 的交互连接翼的准碎片形图案。第二金属层 M2 具有如同第一金属 层 M1 的相同极性， 即 ： 第二金属层的一顶部节点导线 202 重迭于第一金属层的一顶部节点 导线 204， 且第二金属层的一底部节点导线 206 重迭于第一金属层的一底部节点导线 208。 介于顶部节点导线之间及介于底部节点导线之间的传导通路 210、 212 是藉由提供通路间 的电容耦合 ( 其抵消于垂直电容耦合的损失 ) 而提高于顶部与底部节点之间的横向电容， 相较于重迭的传导元件的极性交替的实施例 ( 参阅 ： 例。
34、如图 2B)。 0028 整合电容器 200 包括 ： 一选用式上方底部节点遮蔽平板 214 与一选用式下方底部 节点遮蔽平板216， 其于一特定实施例为形成于IC的聚硅(聚合)层， 但是概括而言可形成 于任何适合的层。 上方底部节点遮蔽平板典型为由宽板条的图案化金属而非为一连续薄片 的金属所形成， 因为大多数 IC 制程具有针对于形成于一金属层的特征的最大线宽度规格。 形成于一聚合层的下方底部节点遮蔽平板可为一连续薄片， 若设计规则允许该种结构。形 成于一金属层的一下方底部节点遮蔽平板将很可能亦为由宽板条的图案化金属所形成。 上 方与下方底部遮蔽平板遮蔽顶部节点免于对于 IC 的其他节点的不。
35、需要耦合， 且提供对于 中间金属层的顶部节点导线的附加的垂直耦合， 因此提高该种整合电容器的比电容。 0029 藉由底部节点传导元件的顶部节点传导元件的遮蔽是期待， 举例而言， 用于确保 于 IC 的低失真的取样资料转移。于再一个实施例， 可提供连接至例如类比接地、 数位接地、 VDD的一选用式参考遮蔽平板218以遮蔽该底部节点免于对于IC的其他节点的不需要的耦 合。介电材料 220( 诸如 ： 由热与沉积处理所形成的氧化硅 ) 是电气隔离于 IC 的节点。于 一些实施例， 视特定应用的需求而定， 部分或全部的遮蔽是可省略。 说 明 书 CN 102224589 A CN 102224602 。
36、A6/8 页 9 0030 于再一个实施例， 一第三金属层具有准碎片形的图案， 且选用式遮蔽平板形成于 一第五金属层， 其于一个特定实施例为 IC 的一接地平面层。于另一个实施例， 一附加层的 交互连接翼包括(例如 ： 底部节点遮蔽平板214形成于M4层且参考遮蔽平板218形成于M5 层 )。形成一接地遮蔽平板于 M5 层是特别期待于使用 M5 层以提供一接地平面层的 IC， 且 更特别是重迭整合电容器的 M5 层的部分者提供一类比接地平面者， 类比接地平面相较于 IC 的一数位接地节点而经常具有较少的电气杂讯。于另一个实施例， 附加层的交互连接翼 形成于 M3 与 M4 层且底部节点平板形成。
37、于 M5 层。于又一个实施例， 遮蔽平板是省略， 或仅 有一个遮蔽平板 ( 例如 ： 聚合板 216) 提供。 0031 图 2B 是根据图 1A 的一种整合电容器 230 的侧视图， 整合电容器 230 纳入于一种 集成电路的后端层， 其具有于层间的交替极性。为了图示简化与清楚， 整合电容器 230 仅显 示数个翼的一横截面。根据一个实施例的一种典型的整合电容器具有数百个翼于各排。一 第一金属层 M1 与一第二金属层 M2 均具有根据图 1A 的交互连接翼的准碎片形图案。第二 金属层M2具有如同第一金属层M1的相反极性， 即 ： 第二金属层的一顶部节点导线232重迭 于第一金属层的一底部节点。
38、导线 234， 且第二金属层的一底部节点导线 236 重迭于第一金 属层的一顶部节点导线238。 于相邻层的交替极性改良垂直电容。 举例而言， 于一种范例的 40nm 节点技术， 介于金属层之间的垂直电容提高该种整合电容器的电容为约 30。 0032 整合电容器 230 包括 ： 一选用式上方底部节点遮蔽平板 214 与一选用式下方底部 节点遮蔽平板 216， 其于一特定实施例为形成于 IC 的聚硅 ( 聚合 ) 层。上方底部节点遮蔽 平板典型为由宽板条的图案化金属而非为一连续薄片的金属所形成， 因为大多数 IC 制程 具有针对于形成于一金属层的特征的最大线宽度规格。 形成于一聚合层的下方底部。
39、节点遮 蔽平板可为一连续薄片， 若设计规则允许该种结构。形成于一金属层的一下方底部节点遮 蔽平板将很可能亦为由宽板条的图案化金属所形成。 上方与下方底部遮蔽平板遮蔽顶部节 点免于对于 IC 的其他节点的不需要耦合， 且提供对于中间金属层的顶部节点导线的附加 的垂直耦合， 因此提高该种整合电容器的比电容。 0033 藉由底部节点传导元件的顶部节点传导元件的遮蔽是期待， 举例而言， 用于确保 于 IC 的低失真的取样资料转移。于再一个实施例， 可提供连接至例如类比接地、 数位接地 或 VDD 的一选用式参考遮蔽平板 218 以遮蔽该底部节点免于对于 IC 的其他节点的不需要 的耦合。介电材料 22。
40、0( 诸如 ： 由热与沉积处理所形成的氧化硅 ) 是电气隔离于 IC 的相对 节点元件。 0034 于再一个实施例， 一第三金属层具有准碎片形的图案， 且选用式遮蔽平板形成于 一第五金属层， 其于一个特定实施例为 IC 的一接地平面层。于另一个实施例， 一附加层的 交互连接翼包括(例如 ： 底部节点遮蔽平板214形成于M4层且参考遮蔽平板218形成于M5 层 )。形成一接地遮蔽平板于 M5 层是特别期待于使用 M5 层以提供一接地平面层的 IC， 且 更特别是重迭整合电容器的 M5 层的部分者提供一类比接地平面者， 类比接地平面相较于 IC 的一数位接地节点而经常具有较少的电气杂讯。于另一个实。
41、施例， 附加层的交互连接翼 形成于 M3 与 M4 层且底部节点平板形成于 M5 层。于又一个实施例， 遮蔽平板是省略， 或仅 有一个遮蔽平板 ( 例如 ： 聚合板 216) 提供。 0035 注意 ： 所述的层的型式与数目仅为实例， 且于一些实施例， 可运用其他适合层， 且 可运用任何数目个层。 举例而言， 运用的层可取决于可利用于制程之层的型式与数目， 且其 说 明 书 CN 102224589 A CN 102224602 A7/8 页 10 他配置将对于熟悉此技术人士为显而易见。 概括而言， 根据本发明的实施例， 可运用任何适 合层及任意数目个层。 0036 图3是一种FPGA 300。
42、半导体装置的平面图， 纳入根据一个实施例的一种整合电容 器。FPGA 300 包括 CMOS 部分于数个功能方块， 诸如 ： 于 RAM 与逻辑， 且为运用一种 CMOS 制 程所制造。根据本发明的一或多个实施例的一或多个整合电容器 355 纳入于 FPGA 的数个 功能方块的任一者， 诸如 ： 一时脉电路305、 多重十亿位元收发器301或其他的功能方块 ； 于 多个功能方块之内 ； 或于 FPGA 300 的一实体区段或部分之内。整合电容器 355 特别期待于 电容器的一或二个端子为切换的应用， 且其包括顶部节点遮蔽的实施例更期待于顶部节点 连接至或切换至于 FPGA 300 的一电路的一。
43、高阻抗或高增益节点的应用。根据实施例的整 合电容器亦为期待于诸如于一 MGT 的一等化滤波器的应用， 其中， 运用整合电容器作为耦 合一个讯号节点至另一者的浮动电容器。于一个特别实施例， 根据一个实施例的一种整合 电容器纳入至FPGA的一类比部分， 诸如 ： 收发器部分或讯号处理部分。 于再一个实施例， 整 合电容器包括形成于一类比接地金属层 ( 例如 ： 于一范例 FPGA 的一 M5 层 ) 的一参考遮蔽 平板 ( 参阅 ： 图 2A、 2B 的参考符号 218)， 且该参考遮蔽连接至 FPGA 的类比接地端子， 其相 较于数位接地端子而典型为较静。 0037 FPGA 架构包括多个不同的。
44、可编程瓦块 (tile)， 包括 ： 多重十亿位元收发器 (MGT)301、 可配置逻辑方块 (CLB ； configurable logic block)302、 随机存取记忆体 方 块 (BRAM ； random access memory block)303、 输 入 / 输 出 方 块 (IOB ； input/output block)304、 配置与时脉逻辑 (CONFIG/CLOCK)305、 数字信号处理 (DSP ； digital signal processing) 方块 306、 专用输入 / 输出 (I/O) 方块 307( 例如 ： 配置埠与时脉埠 ) 及其他可。
45、 编程逻辑308， 诸如 ： 数位时脉管理器、 类比至数位转换器、 系统监视逻辑等等。 一些FPGA还 包括 ： 专属处理器 (PROC) 方块 310。 0038 于一些 FPGA， 各个可编程瓦块包括一可编程互连元件 (INT ； interconnect)311， 其具有往返于各个相邻瓦块的一对应互连元件的标准化连接。因此， 一起作用的可编程互 连元件实施针对于图示的 FPGA 的可编程互连结构。可编程互连元件 (INT)311 还包括往返 于相同瓦块内的可编程逻辑元件的连接， 如由包括在图 3 的顶部的实例所示。 0039 举例而言， 一 CLB 302 可包括可编程规划以实施使用者逻。
46、辑的一可配置逻辑元 件 (CLE ； configurable logic element)312 加上单一个可编程互连元件 (INT)311。除 了一或多个可编程互连元件之外， 一 BRAM 303 可包括一 BRAM 逻辑元件 (BRL ； BRAM logic element)313。典型而言， 纳入于一瓦块的互连元件的数目视该瓦块的高度而定。于描绘的 实施例， 一 BRAM 瓦块具有如同四个 CLB 的相同高度， 但是其他数目 ( 例如 ： 五个 ) 亦可运 用。除了适当数目的可编程互连元件之外， 一 DSP 瓦块 306 可包括一 DSP 逻辑元件 (DSPL ； DSP logic。
47、 element)314。除了一个实例的可编程互连元件 (INT)311 之外， 一 IOB 304 可 包括例如二个实例的输入 / 输出逻辑元件 (IOL ； input/output logic element)315。如将 为熟悉此技术人士所明白， 举例而言， 连接至 I/O 逻辑元件 315 的实际 I/O 垫是运用在种种 图示逻辑方块的上方的迭层金属所制造， 且典型为未限定于输入 / 输出逻辑元件 315 的区 域。于描绘的实施例， 接近晶片的中央的柱状区域 ( 于图 3 所示为阴影处 ) 用于配置、 时脉 与其他控制逻辑。 0040 利用于图 3 所示的架构的一些 FPGA 包括附。
48、加的逻辑方块， 瓦解构成 FPGA 大部分 说 明 书 CN 102224589 A CN 102224602 A8/8 页 11 者的规则的柱状结构。附加的逻辑方块可为可编程方块及 / 或专属逻辑。举例而言， 于图 3 所示的处理器 (PROC) 方块 310 跨越数行 CLB 与 BRAM。 0041 注意 ： 图 3 仅意图以说明一个范例的 FPGA 架构。于一行 (column) 的逻辑方块的 数目、 诸行的相对宽度、 行的数目与顺序、 纳入于诸行的逻辑方块的型式、 逻辑方块的相对 尺寸及包括在图3的顶部的互连/逻辑实施纯然为范例性质。 举例而言， 于一实际FPGA， 典 型包括超过一。
49、个相邻行的 CLB 而无论该等 CLB 出现在何处， 以利于使用者逻辑的有效率的 实施。 0042 尽管前文描述根据本发明的一或多个观点的示范实施例， 根据本发明的一或多个 观点的其他与进一步实施例可设计而未脱离其范畴， 本发明的范畴由随后的申请专利范围 与其等效者所决定。列出步骤的申请专利范围非意指该等步骤的任何顺序。商标是各自拥 有者的财产权。 说 明 书 CN 102224589 A CN 102224602 A1/4 页 12 图 1A 图 1B 图 1C 说 明 书 附 图 CN 102224589 A CN 102224602 A2/4 页 13 图 2A 说 明 书 附 图 CN 102224589 A CN 102224602 A3/4 页 14 图 2B 说 明 书 附 图 CN 102224589 A CN 102224602 A4/4 页 15 图 3 说 明 书 附 图 CN 102224589 A 。