《层叠型陶瓷电子部件及其制造方法.pdf》由会员分享，可在线阅读，更多相关《层叠型陶瓷电子部件及其制造方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102222563 A (43)申请公布日 2011.10.19 CN 102222563 A *CN102222563A* (21)申请号 201110076992.2 (22)申请日 2011.03.23 2010-067491 2010.03.24 JP H01G 4/30(2006.01) H01G 4/232(2006.01) (71)申请人 株式会社村田制作所 地址 日本京都府 (72)发明人 元木章博 竹内俊介 小川诚 西原诚一 川崎健一 松本修次 (74)专利代理机构 中科专利商标代理有限责任 公司 11021 代理人 樊建中 (54) 发明名称 层叠。
2、型陶瓷电子部件及其制造方法 (57) 摘要 本发明提供一种层叠型陶瓷电子部件及其制 造方法。在对露出了内部电极的各端部的部件本 体的端面实施例如镀铜， 从而形成了用作外部端 子电极的镀覆层后， 当为了提高外部端子电极的 附着强度和耐湿性， 而在 1000以上的温度下实 施热处理时， 有时镀覆层的一部分产生熔融， 镀覆 层的粘着力降低。在 1000以上的温度下对形成 了镀覆层 (10， 11) 的部件本体 (2) 进行热处理的 工序中， 将从室温升温到 1000以上的最高温度 的平均升温速度设为 100 / 分钟以上。由此， 在 构成镀覆层的金属的共晶温度附近持续的时间不 长， 能够在镀覆层中保。
3、持适度的共晶状态， 能够充 分地确保镀覆层的粘着力。 (30)优先权数据 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 8 页 附图 2 页 CN 102222574 A1/1 页 2 1. 一种层叠型陶瓷电子部件的制造方法， 其特征在于， 包括 ： 准备部件本体的工序， 上述部件本体具有包括多个陶瓷层而构成的层叠构造， 在 内部形成内部电极， 并且上述内部电极的一部分露出 ； 和 在上述部件本体的外表面上， 形成与上述内部电极电连接的外部端子电极的工序， 上述外部端子电极形成工序包括 ： 在上述部件本体的上述内部电极的露出面上。
4、形成镀 覆层的工序， 该层叠型陶瓷电子部件的制造方法还包括 ： 在 1000以上的温度下对形成了上述镀 覆层的上述部件本体进行热处理的工序， 在上述热处理工序中， 将从室温上升到 1000以上的最高温度的平均升温速度设定为 100 / 分钟以上。 2. 根据权利要求 1 所述的层叠型陶瓷电子部件的制造方法， 其特征在于， 上述镀覆层以铜为主要成分。 3. 一种层叠型陶瓷电子部件， 其特征在于， 包括 ： 部件本体， 具有包括多个陶瓷层而构成的层叠构造， 在内部形成内部电极， 并且 上述内部电极的一部分露出 ； 外部端子电极， 与上述内部电极电连接， 并且形成在上述部件本体的外表面上， 上述外部。
5、端子电极包括 ： 形成在上述部件本体的上述内部电极的露出面上的镀覆层， 上述镀覆层的表面积率为 1.01 以上。 4. 根据权利要求 3 所述的层叠型陶瓷电子部件， 其特征在于， 在上述镀覆层与上述内部电极的边界部分， 形成了能够检测出包含在上述镀覆层中的 金属成分和包含在上述内部电极中的金属成分的双方的相互扩散区域， 上述相互扩散区域 形成为延伸到上述镀覆层侧和上述内部电极侧的双方为止， 在上述内部电极侧， 到达与上 述部件本体的上述内部电极的露出面距离 2m 以上的位置。 5. 根据权利要求 3 或 4 所述的层叠型陶瓷电子部件， 其特征在于， 上述镀覆层以铜为主要成分。 权 利 要 求 。
6、书 CN 102222563 A CN 102222574 A1/8 页 3 层叠型陶瓷电子部件及其制造方法 技术领域 0001 本发明涉及层叠型陶瓷电子部件及其制造方法， 特别涉及通过直接进行镀覆层而 形成为外部端子与内部电极电连接的层叠型陶瓷电子部件及其制造方法。 背景技术 0002 如图 3 所示， 以层叠陶瓷的电容器为代表的层叠型陶瓷电子部件 101 一般例如具 备层叠构造的部件本体 105， 该部件本体 105 包括 ： 由介电陶瓷构成的层叠了的多个陶瓷层 102 ； 沿着陶瓷层 102 之间的界面形成的多个层状的内部电极 103 和 104。在部件本体 105 的一个和另一个端面 。
7、106 和 107 上形成外部端子电极 108 和 109， 使得分别露出多个内部 电极 103 和多个内部电极 104 的各端部， 并分别将这些内部电极 103 的各端部和内部电极 104 的各端部相互电连接起来。 0003 在形成外部端子电极 108 和 109 时， 一般通过将包含金属成分和玻璃成分的金属 膏涂涂布在部件本体105的端面106和107上， 接着进行烧接， 由此首先形成膏电极层110。 接着， 在膏电极层 110 上形成例如以镍为主要成分的第一镀覆层 111， 进而在其上， 形成例 如以锡或金为主要成分的第二镀覆层 112。即， 外部端子电极 108 和 109 分别由膏电。
8、极层 110、 第一镀覆层 111 和第二镀覆层 112 的 3 层构造构成。 0004 对于外部端子电极108和109， 在使用焊锡将层叠型陶瓷电子部件101安装到基板 上时， 要求与焊锡的浸润性 (solderability) 良好。同时， 要求以下的作用 ： 对于外部端子 电极 108， 将处于相互电绝缘状态的多个内部电极 103 相互电连接起来， 并且， 对于外部端 子电极109， 将处于相互电绝缘状态的多个内部电极104相互电连接起来。 确保焊锡的浸润 性起到上述第二镀覆层 112 的作用， 内部电极 103 和 104 相互电连接起到膏电极层 110 的 作用。第一镀覆层 111 。
9、起到防止焊锡接合时的焊锡浸出的作用。 0005 但是， 膏电极层 110 的厚度大到数十 m 数百 m。因此， 为了使该层叠型陶瓷 电子部件101的尺寸收敛到一定的规格值， 需要确保该膏电极层110的体积， 即使是不理想 的， 也需要减少用于确保静电电容的实效体积。另一方面， 由于镀覆层 111 和 112 的厚度是 数 m 左右， 所以如果假设只由第一镀覆层 111 和第二镀覆层 112 构成外部端子电极 108 和 109， 则能够更多地确保用于确保静电电容的实效体积。 0006 例如， 在国际公开第 2008/059666 号公报 ( 专利文献 1) 中， 记载了将成为外部端 子电极的镀。
10、覆层直接形成在部件本体的端面上。进而， 在专利文献 1 中， 还记载了在形成镀 覆层后进行热处理， 从而在内部电极与镀覆层的边界部分形成相互扩散区域。 0007 由此， 如果适用该现有技术， 则由于在相互扩散区域中造成金属的体积膨胀， 所以 能够有效地掩盖存在于陶瓷层分别与内部电极和外部电极的界面处的间隙， 能够有效地防 止在其后实施的一些镀覆处理中的镀液和其他水分浸入到部件本体中的情况。 0008 另外， 如果适用该现有技术， 则期待在部件本体中， 提高构成隔着内部电极层叠的 陶瓷层的陶瓷与镀覆层之间的界面处的粘着力。 另外， 在要求提高该粘着力的情况下， 认为 优选在构成镀覆层的金属的共晶。
11、温度的 1000以上的温度下进行热处理。例如， 在形成镀 说 明 书 CN 102222563 A CN 102222574 A2/8 页 4 铜层的情况下， 认为优选在接近铜的共晶温度的 1000以上的温度下进行热处理。 0009 但是， 如果在 1000以上的温度下进行热处理时， 则有可能遇到铜的一部分产生 熔融的问题。 其结果， 在利用焊锡将该层叠型陶瓷电子部件安装到电路基板上时， 对电路基 板的粘着力有可能降低。 0010 另外， 在镀铜层上形成镍等的镀覆层的情况下， 与镀铜层的附着力也有可能有些 降低。 0011 专利文献 1 国际公开第 2008/059666 号公报 发明内容 0。
12、012 本发明的目的在于 ： 提供一种能够解决上述那样的问题点的层叠型陶瓷电子部件 的制造方法。 0013 本发明的另一个目的在于 ： 提供一种通过上述制造方法制造的层叠型陶瓷电子部 件。 0014 本发明提供一种层叠型电子部件的制造方法， 其特征在于包括 ： 准备部件本体的 工序， 该部件本体具有包括多个陶瓷层而构成的层叠构造， 在内部形成内部电极， 并且内部 电极的一部分露出 ； 和在部件本体的外表面上形成与内部电极电连接的外部端子电极的工 序。外部端子电极形成工序包括 ： 在部件本体的内部电极的露出面上形成镀覆层的工序。 该层叠型电子部件的制造方法还包括 ： 在 1000以上的温度下对形。
13、成了镀覆层的部件本 体进行热处理的工序， 其中， 为了解决上述技术课题， 在上述热处理工序中， 将从室温上升 到 1000以上的最高温度的平均升温速度设定为 100 / 分钟以上。 0015 本发明还提供一种层叠型陶瓷电子部件， 其特征在于包括 ： 部件本体， 具有包括多 个陶瓷层而构成的层叠构造， 在内部形成内部电极， 并且内部电极的一部分露出 ； 和外部端 子电极， 与内部电极电连接， 并且形成在部件本体的外表面上。 外部端子电极包括形成在部 件本体的内部电极的露出面上的镀覆层。本发明涉及的层叠型陶瓷电子部件的特征在于 ： 上述镀覆层的表面积率为 1.01 以上。另外， 在多个镀覆层形成为。
14、层叠状的情况下， 具有这 样的表面积率的镀覆层是形成在部件本体上的最下面的镀覆层。 0016 上述表面积率用表面积率三维面积 / 二维面积来表示。在此， 二维面积是测量 区域的面积， 三维面积是加上了测量区域的深度方向(换一种说法就是凹凸)的表面积。 因 此， 表面积率为 1 是指处于没有表面粗糙的完全平面的状态。另一方面， 表面积率越大， 则 表面的凹凸越严重。 0017 根据本发明， 由于在 1000以上的温度下进行的热处理中， 将从室温上升到 1000以上的最高温度的平均升温速度设定为 100 / 分钟以上， 所以能够在确保镀覆层 与部件本体之间的粘着力的同时， 大致完全地防止镀覆层的熔。
15、融。 这样， 由于始终将镀覆层 的表面积率保持得较高， 所以还能够进一步提高与其上的镀覆层的附着力。 0018 在本发明中， 当以铜作为镀覆层的主要成分时， 由于铜本来就是对陶瓷具有良好 粘着性的金属， 因此能够进一步提高镀覆层与部件本体之间的粘着力。 0019 在本发明涉及的层叠型陶瓷电子部件中， 在镀覆层与内部电极的边界部分， 形成 了能够检测出包含在镀覆层中的金属成分和包含在内部电极中的金属成分的双方的相互 扩散区域， 将该相互扩散区域形成为延伸到镀覆层侧和内部电极侧的双方， 能够确认在内 说 明 书 CN 102222563 A CN 102222574 A3/8 页 5 部电极侧， 。
16、如果到达与部件本体的内部电极的露出面距离 2m 以上的位置， 则充分发挥上 述热处理的效果。 附图说明 0020 图 1 是表示通过本发明的一个实施例的制造方法制造出的层叠型陶瓷电子部件 的截面图。 0021 图 2 是表示在图 1 所示的层叠型陶瓷电子部件的制造过程中， 为了形成外部端子 电极而在部件本体上形成第一镀覆层， 接着实施热处理后的部件本体的一部分的放大截面 图。 0022 图 3 是现有的层叠型陶瓷电子部件的截面图。 0023 符号说明 ： 0024 1 层叠型陶瓷电子部件 0025 2 部件本体 0026 3、 4 内部电极 0027 5 陶瓷层 0028 6、 7 端面 00。
17、29 8、 9 外部端子电极 0030 10、 11 第一镀覆层 0031 12、 13 第二镀覆层 0032 25 相互扩散区域 具体实施方式 0033 参照图1和图2， 说明本发明的一个实施方式的层叠型陶瓷电子部件1及其制造方 法。 0034 层叠型陶瓷电子部件 1 具备层叠构造的部件本体 2。部件本体 2 在其内部形成有 多个内部电极 3 和 4。更详细地说， 部件本体 2 具备 ： 层叠了的多个陶瓷层 5、 和沿着陶瓷层 5 之间的界面形成的多个层状的内部电极 3 和 4。内部电极 3 和 4 的主要成分例如为镍。 0035 在层叠型陶瓷电子部件 1 构成层叠陶瓷电容器时， 陶瓷层 5。
18、 由介电陶瓷构成。另 外， 层叠型陶瓷电子部件 1 还可以构成电感器、 热敏电阻、 压电部件等。因此， 根据层叠型陶 瓷电子部件1的功能， 除了介电陶瓷以外， 陶瓷层5也可以由磁性体陶瓷、 半导体陶瓷、 压电 体陶瓷等构成。 0036 在部件本体 2 的一个和另一个端面 6 和 7 上， 分别露出了多个内部电极 3 和多个 内部电极 4 的各端部， 形成外部端子电极 8 和 9 使得分别将这些内部电极 3 的各端部和内 部电极 4 的各端部相互电连接起来。 0037 另外， 图示的层叠型陶瓷电子部件 1 是具备 2 个外部端子电极 8 和 9 的 2 端子型 的， 但本发明也可以适用于多端子型。
19、的层叠型陶瓷电子部件。 0038 外部端子电极 8 和 9 各自分别具备 ： 通过直接镀覆形成在部件本体 2 的内部电极 3 和 4 的露出面、 即端面 6 和 7 上的第一镀覆层 10 和 11 ； 和形成在其上的第二镀覆层 12 和 13。 说 明 书 CN 102222563 A CN 102222574 A4/8 页 6 0039 第一镀覆层10和11分别用于使多个内部电极3和4相互电连接， 优选以铜为主要 成分。另一方面， 第二镀覆层 12 和 13 用于提高或赋予层叠型陶瓷电子部件 1 的安装性， 各 自分别具备 ： 焊锡阻挡层 14 和 15， 例如由以镍为主要成分的镀覆层构成 。
20、； 焊锡浸润性赋予 层 16 和 17， 为了赋予焊锡浸润性而形成在焊锡阻挡层 14 和 15 上， 并且例如由以锡或金为 主要成分的镀覆层构成。另外， 上述以锡为主要成分的镀覆也包含例如 Sn-Pb 焊锡镀。另 外， 以镍为主要成分的镀覆也包含基于无电解镀覆的 Ni-P 镀。 0040 如上所述， 第一镀覆层10和11如果以镀覆处理时的附着性良好的铜为主要成分， 则能够谋求镀覆处理的高效率， 并且提高外部端子电极 8 和 9 的粘着力。 0041 用于形成第一镀覆层 10 和 11 以及第二镀覆层 12 和 13 的方法可以是使用还原剂 析出金属离子的无电解镀覆法， 也可以是进行通电处理的电。
21、解镀覆法。 0042 接着， 说明图 1 所示的层叠型陶瓷电子部件 1 的制造方法， 特别是外部端子电极 8 和 9 的形成方法。 0043 首先， 通过公知的方法， 制作部件本体 2。接着， 在部件本体 2 的端面 6 和 7 上形成 外部端子电极 8 和 9， 使得与内部电极 3 和 4 电连接。 0044 在形成该外部端子电极 8 和 9 时， 首先在部件本体 2 的端面 6 和 7 上形成第一镀 覆层 10 和 11。在镀覆前的部件本体 2 中， 在一个端面 6 露出的多个内部电极 3 相互之间、 以及在另一个端面 7 露出的多个内部电极 4 相互之间都处于电绝缘状态。为了形成第一镀 。
22、覆层 10 和 11， 首先使镀液中的金属离子从内部电极 3 和 4 各自的露出部分析出。然后， 进 一步使该镀覆析出物生长， 使相邻的内部电极 3 的各露出部分以及相邻的内部电极 4 的各 露出部分各自的镀覆析出物在物理上处于连接状态。这样， 形成均匀并且致密的第一镀覆 层 10 和 11。 0045 在该实施例中， 层叠型陶瓷电子部件 1 的部件本体 2 实质上形成以下这样的长方 体形状， 即除了上述一对端面 6 和 7 以外， 还具有相互对置的一对主面 19 和 20、 以及一对 对置的侧面 ( 在图 1 中没有图示 )。另外， 上述第一镀覆层 10 和 11 分别形成在一对端面 6 和。
23、 7 上， 并且其端部边缘位于与端面 6 和 7 相邻的一对主面 19 和 20 上以及一对侧面上。 0046 如上所述， 由于能够有效地形成第一镀覆层 10 和 11， 使得其端部边缘直到一对主 面 19 和 20 上以及一对侧面上为止， 所以可以在部件本体 2 的主面 19 和 20 的与端面 6 和 7 相邻的端部上和 / 或部件本体 2 的外层部分形成虚拟导体， 但图中并未图示。这样的虚拟 导体虽然对于电气特性的体现没有实质性的贡献， 但其作用在于使得析出用于形成第一镀 覆层 10 和 11 的金属离子， 并且促进镀覆生长。 0047 优选 ： 在上述的镀覆工序之前， 为了使端面 6 。
24、和 7 中的内部电极 3 和 4 充分露出， 而对部件本体 2 的端面 6 和 7 实施研磨处理。在该情况下， 如果对内部电极 3 和 4 的各露 出端实施研磨处理直到从端面6和7突出的程度为止， 则由于各露出端在面方向展宽， 所以 能够降低镀覆生长所需要的能量。 0048 接着， 对上述那样形成了第一镀覆层 10 和 11 的部件本体 2 进行热处理。作为热 处理温度， 采用 1000以上的温度。图 2 示出了该热处理后的状态。在图 2 中， 图示了内部 电极 3 和第一镀覆层 10。图 2 中没有图示出的内部电极 4 和第一镀覆层 11 侧的结构实质 上与图 2 所示的内部电极 3 和第一。
25、镀覆层 10 侧的结构相同， 因此省略其说明。 0049 参考图 2， 在内部电极 3 和第一镀覆层 10 之间形成相互扩散区域 25。优选该相互 说 明 书 CN 102222563 A CN 102222574 A5/8 页 7 扩散区域 25 存在于从内部电极 3 与第一镀覆层 10 的边界开始 2m 以上的长度 L 的区域 中。换言之， 优选在上述长度 L 为 2m 以上这样的条件下实施热处理。在相互扩散区域 25 中， 由于引起金属的体积膨胀， 因此有效地掩埋了可能存在于陶瓷层5与内部电极3以及第 一镀覆层 10 各自的界面处的间隙， 其结果起到了防止水分向部件本体 2 的内部浸入的。
26、效 果。 0050 另外， 由于在构成第一镀覆层 10 和 11 的金属的共晶温度即 1000以上的温度下 实施上述的热处理， 所以在部件本体 2 中， 还能够提高构成介入内部电极 3 和 4 而层叠的 陶瓷层 5 的陶瓷与第一镀覆层 10 以及 11 之间的界面处的粘着力。因此， 在热处理时， 在 1000以上的温度下实施持续的工序。 0051 但是， 如果进行 1000以上的温度下的热处理， 则构成以铜为主要成分的第一镀 覆层 10 和 11 的金属的一部分有可能产生熔融。其结果， 在使用焊锡将该层叠型陶瓷电子 部件 1 安装到电路基板 ( 未图示 ) 上时， 与电路基板的粘着力有可能下降。
27、。另外， 形成在第 一镀覆层 10 和 11 上的第二镀覆层 12 和 13 与第一镀覆层 10 和 11 的粘着力也有可能有些 下降。 0052 因此， 在上述 1000以上的温度下的热处理工序中， 从室温到 1000以上的最高 温度的平均升温速度被设定为 100 / 分钟以上。由此， 能够在保持第一镀覆层 10 和 11 与 部件本体 2 之间的粘着力的同时， 大致完全地防止构成第一镀覆层 10 和 11 的金属的熔融。 由此， 如根据后述的实验例所知的那样， 能够将第一镀覆层10和11的表面积率始终较高地 保持在 1.01 以上， 因此还能够增大与以下所说明的第二镀覆层 12 和 13 。
28、之间的附着力。 0053 接着， 形成第二镀覆层 12 和 13。第二镀覆层 12 和 13 是在形成了第一镀覆层 10 和 11 之后， 因此， 能够通过通常的方法容易地形成。这是因为 ： 在要形成第二镀覆层 12 和 13 的阶段， 应该进行镀覆的位置已经成为具有导电性的连续面。 0054 在该实施例中， 为了形成第二镀覆层 12 和 13， 而顺序地实施以下的工序 ： 例如由 镍构成的焊锡阻挡层 14 和 15 的形成工序 ； 以及例如由锡或金构成的焊锡浸润性赋予层 16 和 17 的形成工序。 0055 以下， 说明为了确定本发明的范围、 以及为了确认本发明的效果而实施的实验例。 00。
29、56 作为样品的层叠型陶瓷电子部件的部件本体， 准备了以下这样的部件 ： 长 0.94mm、 宽0.47mm以及高0.47mm的层叠陶瓷电容器用部件本体， 其陶瓷层由钛酸钡系介电 陶瓷构成， 内部电极以镍为主要成分。在该部件本体中， 陶瓷层的层叠数是 220 层， 陶瓷层 的各厚度是 1.5m。另外， 作为完成品的层叠陶瓷电容器被设计为静电电容是 2.2F， 额 定电压是 6.3V。 0057 接着， 将 500 个上述部件本体投入到容积 300 毫升的水平旋转桶中， 在此基础上， 投入 100 毫升的直径 0.7mm 的媒介。然后， 将旋转桶浸渍到 pH 值调整为 8.7 的液温 25的 铜。
30、镀液中， 一边以桶圆周速度 2.6m/ 分钟使其旋转， 一边以电流密度 0.5A/dm2进行通电， 在 内部电极露出的部件本体的端面上， 直接形成膜厚度约 1m 的镀铜层。另外， 上述铜镀液 包含了 14g/ 升的焦磷酸铜、 120g/ 升的焦磷酸、 以及 10g/ 升的草酸钾。 0058 接着， 在氧浓度100ppm的氛围气中， 以表1所示那样的升温速度， 使上述那样形成 了镀铜层的部件本体从室温开始升温到 1065的最高温度， 在该最高温度下持续 1 分钟。 0059 表 1 说 明 书 CN 102222563 A CN 102222574 A6/8 页 8 0060 样品编号 升温速度。
31、 ( / 分钟 ) 1 100 2 150 3 200 4 250 5 300 6 350 7 400 8 450 9 500 10 10 11 20 12 50 13 80 0061 0062 在表 1 中， 样品 1 9 的升温速度是 100 / 分钟以上， 样品 10 13 的升温速度 小于 100 / 分钟。 0063 针对以上那样得到的各样品所涉及的层叠陶瓷电容器， 评价其表面积率和粘着 力。 0064 对于表面积率 (S Ratio)， 使用 SII NanoTechnology( 日本公司 ： SII 精工纳米科 技 ) 制的装置 “SPA400” ， 按照轻敲模式 (Tappi。
32、ng)AFM 进行评价， 将测量区域的三维面积 / 二维面积的比设为表面积率。 测量视野为由样品涉及的层叠陶瓷电容器的宽度方向尺寸和 厚度方向尺寸所规定的截面的中央部附近的 50m50m 的区域。 0065 对样品涉及的层叠陶瓷电容器施加了使其产生的剪断破坏的负荷， 对粘着力进行 了评价。 也就是说， 通过焊锡焊接将各样品涉及的层叠陶瓷电容器安装到基板上， 以加重速 度 0.5mm/ 秒， 对两个外部端子电极平行地施加负荷直到产生破坏， 观察产生了破坏时的破 坏模式 ( 破坏位置 )。 0066 表 2 示出了以上的结果。 0067 表 2 说 明 书 CN 102222563 A CN 10。
33、2222574 A7/8 页 9 0068 样品编号 表面积率 破坏模式 ( 破坏位置 ) 1 1.011 部件本体 2 1.023 同上 3 1.021 同上 4 1.022 同上 5 1.035 同上 6 1.036 同上 7 1.032 同上 8 1.041 同上 9 1.040 同上 10 1.007 部件本体 / 镀覆层界面 11 1.007 同上 12 1.008 同上 13 1.008 同上 0069 0070 在升温速度是100/分钟以上的样品19中， 在部件本体与镀覆层的界面处没 有产生破坏， 破坏位置位于部件本体， 充分确保了镀铜层对部件本体的粘着力。 推测这是由 于在镀铜。
34、层中能够保持适度的共晶状态。另外， 在样品 1 9 中， 能够保持 1.01 以上的表 面积率。推测这是由于极大地防止了镀铜层的熔融。 0071 另一方面， 在升温速度是小于 100 / 分钟的样品 10 13 中， 在部件本体与镀铜 层的界面处产生了破坏， 镀铜层对部件本体的粘着力较差。另外， 在样品 10 13 中， 表面 积率为小于 1.01 和接近 1 的值。推测这是由于在共晶温度附近持续的时间长， 产生了镀铜 层的熔融。 0072 进而， 为了确认通过上述的热处理而产生的内部电极与镀铜层的边界部分处的相 互扩散状态， 针对本发明的范围内的样品19， 进行WDX的绘图(mapping)。
35、分析， 分析了金 属元素的二维扩散状态。在该分析中， 使用日本电子制的 “JXA8500F” 作为装置， 将加速电 压设为 15kV， 将照射电流设为 50nA， 将扫描型电子显微镜 (SEM) 的倍率设为 5000 倍， 将累 计时间设为 40ms， 使用了 K 特性 X 射线的 1 次射线作为 Ni 和 Cu 的检测特性 X 射线。根 据这样分析出的扩散状态， 确认了相互扩散区域被形成为延伸到镀铜层侧和内部电极侧的 说 明 书 CN 102222563 A CN 102222574 A8/8 页 10 双方， 在内部电极侧， 达到了与部件本体的内部电极露出面距离 2m 以上的位置。 0073 另外， 在以上的实验例中， 使用了铜作为构成镀覆层的金属， 但即使是由铜和其他 金属构成的合金， 只要具有 1000以上的共晶温度， 也确认了同样的结果。 说 明 书 CN 102222563 A CN 102222574 A1/2 页 11 图 1 图 2 说 明 书 附 图 CN 102222563 A CN 102222574 A2/2 页 12 图 3 说 明 书 附 图 CN 102222563 A 。