《芯片测试方法及锂电池保护芯片的测试电路.pdf》由会员分享，可在线阅读，更多相关《芯片测试方法及锂电池保护芯片的测试电路.pdf（16页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102226831 A (43)申请公布日 2011.10.26 CN 102226831 A *CN102226831A* (21)申请号 201110073583.7 (22)申请日 2011.03.25 G01R 31/28(2006.01) G01R 31/327(2006.01) (71)申请人 南通富士通微电子股份有限公司 地址 226006 江苏省南通市崇川区崇川路 288 号 (72)发明人 王洋 (74)专利代理机构 北京集佳知识产权代理有限 公司 11227 代理人 骆苏华 (54) 发明名称 芯片测试方法及锂电池保护芯片的测试电路 (57) 摘要。
2、 一种芯片测试方法及锂电池保护芯片的测试 电路， 所述芯片具有地管脚， 所述芯片包括第一芯 片单元和第二芯片单元， 所述第一芯片单元与所 述地管脚连接， 所述第二芯片单元不与所述地管 脚连接， 所述芯片测试方法包括如下步骤 ： 先使 所述地管脚悬空 ； 再采用共地源测试装置对所述 第二芯片单元进行测试。所述芯片测试方法可以 采用共地源测试装置对第二芯片单元进行测试， 降低了芯片测试的成本且简单易于实现。所述锂 电池保护芯片的测试电路简单且易于实现， 减小 了测试成本。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 9 页 附图 。
3、4 页 CN 102226839 A1/2 页 2 1. 一种芯片测试方法， 所述芯片管脚包括地管脚， 所述芯片包括第一芯片单元和第二 芯片单元， 所述第一芯片单元与所述地管脚连接， 所述第二芯片单元不与所述地管脚连接， 其特征在于， 所述芯片测试方法包括如下步骤 ： 先使所述地管脚悬空 ； 再采用共地源测试装置对所述第二芯片单元进行测试。 2. 如权利要求 1 所述的芯片测试方法， 其特征在于， 所述采用共地源测试装置对所述 第二芯片单元进行测试包括根据所述第二芯片单元的待测参数来设置相应的芯片管脚的 电位。 3. 如权利要求 1 所述的芯片测试方法， 其特征在于， 所述芯片为锂电池保护芯片。
4、， 所述 芯片管脚还包括电源管脚、 检测电流/电压输入管脚、 公共漏极管脚和电源负极/负载输入 管脚， 所述第一芯片单元包括充放电控制芯片， 所述第二芯片单元包括 MOS 管， 其中， 所述充放电控制芯片与所述电源管脚、 地管脚、 检测电流 / 电压输入管脚相连， 所述充 放电控制芯片包括充电开关控制端 ； 所述 MOS 管的栅极与所述充放电控制芯片的充电开关 控制端连接， 漏极与公共漏极管脚连接， 源极与电源负极 / 负载输入管脚连接。 4.如权利要求3所述的芯片测试方法， 其特征在于， 采用共地源测试装置对所述MOS管 进行测试包括 ： 采用共地源测试装置测试所述 MOS 管的源漏极击穿电。
5、压或漏极饱和电流。 5. 如权利要求 4 所述的芯片测试方法， 其特征在于， 所述采用共地源测试装置测试所 述MOS管的源漏极击穿电压包括 ： 将所述锂电池保护芯片的电源管脚、 检测电流/电压输入 管脚及地管脚相连并将所述电源管脚悬空或置零， 将电源负极 / 负载输入管脚接地， 通过 共地源测试装置向公共漏极管脚提供电流以测试所述 MOS 管的源漏极击穿电压。 6. 如权利要求 4 所述的芯片测试方法， 其特征在于， 所述采用共地源测试装置测试所 述MOS管的漏极饱和电流包括 ： 将所述锂电池保护芯片的电源管脚、 检测电流/电压输入管 脚及地管脚相连并将所述电源管脚悬空或置零， 将电源负极 /。
6、 负载输入管脚接地， 通过共 地源测试装置向公共漏极管脚提供电压以测试所述 MOS 管的漏极饱和电流。 7. 一种锂电池保护芯片的测试电路， 所述锂电池保护芯片的管脚包括电源管脚、 地管 脚、 检测电流 / 电压输入管脚、 电源负极 / 负载输入管脚、 公共漏极管脚， 其特征在于， 所述 测试电路包括第一开关单元、 第二开关单元、 第三开关单元、 第四开关单元、 第一共地源测 试装置， 其中， 所述地管脚通过第一开关单元与大地连接， 通过第三开关单元与所述电源管脚连接， 以及通过第三开关单元、 第四开关单元与所述检测电流 / 电压输入管脚连接 ； 所述电源管脚悬空 ； 所述电源负极 / 负载输。
7、入管脚通过第二开关单元与大地连接 ； 所述公共漏极管脚与第一共地源测试装置连接。 8. 如权利要求 7 所述的锂电池保护芯片的测试电路， 其特征在于， 所述第一共地源测 试装置适于向公共漏极管脚提供电流或电压。 9. 一种锂电池保护芯片的测试电路， 所述锂电池保护芯片的管脚包括电源管脚、 地管 脚、 检测电流 / 电压输入管脚、 电源负极 / 负载输入管脚、 公共漏极管脚， 其特征在于， 所述 测试电路包括第一开关单元、 第二开关单元、 第三开关单元、 第四开关单元、 第一共地源测 权 利 要 求 书 CN 102226831 A CN 102226839 A2/2 页 3 试装置和第二共地源。
8、测试装置， 其中， 所述地管脚通过第一开关单元与大地连接， 通过第三开关单元与所述电源管脚连接， 以及通过第三开关单元、 第四开关单元与所述检测电流 / 电压输入管脚连接 ； 所述电源管脚与所述第二共地源测试装置连接， 所述第二共地源测试装置适于向所述 电源管脚提供 0V 电压 ； 所述电源负极 / 负载输入管脚通过第二开关单元与大地连接 ； 所述公共漏极管脚与第一共地源测试装置连接。 10. 如权利要求 9 所述的锂电池保护芯片的测试电路， 其特征在于， 所述第一共地源测 试装置适于向公共漏极管脚提供电流或电压。 权 利 要 求 书 CN 102226831 A CN 102226839 A。
9、1/9 页 4 芯片测试方法及锂电池保护芯片的测试电路 技术领域 0001 本发明涉及芯片测试领域， 特别涉及一种芯片测试方法及锂电池保护芯片的测试 电路。 背景技术 0002 随着集成电路产业的发展， 对集成电路进行测试也显得越来越重要。就目前而言 集成电路的测试一般采用专用测试仪器和通用测试仪器。由于专用测试仪器的局限性、 非 标准性及专用测仪器的开发周期过长等问题使得专用测试仪器的使用受到了较大的限制。 而通用测试仪器 (ATE ： Automatic test equipment) 则以它的通用性、 标准性、 便捷性以及 开放性迅速成为了集成电路测试行业的主流。 0003 在低成本的 。
10、ATE 中， 无论是进口还是国产的， 如 LTX-CREDENCE 的 ASL1000 及 ACCOTEST的STS8107测试机， 其DC测试装置， 一般而言主要就是电压/电流(V/I)源， 大部 分都工作在共地模式。 所谓共地模式是指测试源或被测芯片其电压参考电位是相对于大地 的， 电路的回流点也是大地。 对于大部分的单个芯片而言， 由于其电压参考电位均相对于大 地而言， 因此采用共地源测试装置就可以对其进行测试， 且采用共地源测试装置进行测试， 测试成本低。 0004 然而， 目前的集成电路 (IC) 大部分都不会仅由一个芯片封装而成， 例如 ： 对于 “两芯合一” 的锂电池保护 IC 。
11、而言， 其内部除了包含充放电控制芯片外， 还包括了将 2 个 金属氧化物半导体场效应晶体管 (MOSFET， Metal-Oxide-Semiconductor Field-Effect Transistor)集成在一个芯片， 此时如果仍然采用共地源测试装置对IC内部的MOSFET芯片 进行测试的话， 会导致无法测试 MOSFET 芯片的某些参数， 如 ： 源漏极击穿电压、 漏极饱和电 流等。若采用浮地源测试装置测试的话， 又会导致测试成本的增加。而对于其他的 “两芯合 一” 的芯片而言， 当封装在其内的芯片所在回路的参考电位不为地时， 即其所在的电路为浮 地电路时， 无法直接使用共地源测试装。
12、置来测试所述芯片的相关参数。 0005 公开号为 101750580A 的中国专利申请公开了一种集成电路中功能模块芯片的测 试方法， 但是对于上述问题并未涉及。 发明内容 0006 本发明解决的是现有技术中芯片电路为浮地电路时， 无法用共地源测试装置对所 述芯片进行测试的问题。 0007 为解决上述问题， 本发明提供一种芯片测试方法， 所述芯片管脚包括地管脚， 所述 芯片包括第一芯片单元和第二芯片单元， 所述第一芯片单元与所述地管脚连接， 所述第二 芯片单元不与所述地管脚连接， 所述芯片测试方法包括如下步骤 ： 0008 先使所述地管脚悬空 ； 0009 再采用共地源测试装置对所述第二芯片单元。
13、进行测试。 0010 可选的， 所述采用共地源测试装置对所述第二芯片单元进行测试包括根据所述第 说 明 书 CN 102226831 A CN 102226839 A2/9 页 5 二芯片单元的待测参数来设置相应的芯片管脚的电位。 0011 可选的， 所述芯片为锂电池保护芯片， 所述芯片管脚还包括电源管脚、 检测电流 / 电压输入管脚、 公共漏极管脚和电源负极 / 负载输入管脚， 0012 所述第一芯片单元包括充放电控制芯片， 所述第二芯片单元包括 MOS 管， 0013 其中， 所述充放电控制芯片与所述电源管脚、 地管脚、 检测电流 / 电压输入管脚相 连， 所述充放电控制芯片包括充电开关控。
14、制端 ； 所述 MOS 管的栅极与所述充放电控制芯片 的充电开关控制端连接， 漏极与公共漏极管脚连接， 源极与电源负极 / 负载输入管脚连接。 0014 可选的， 采用共地源测试装置对所述 MOS 管进行测试包括 ： 采用共地源测试装置 测试所述 MOS 管的源漏极击穿电压或漏极饱和电流。 0015 可选的， 所述采用共地源测试装置测试所述 MOS 管的源漏极击穿电压包括 ： 将所 述锂电池保护芯片的电源管脚、 检测电流 / 电压输入管脚及地管脚相连并将所述电源管脚 悬空或置零， 将电源负极 / 负载输入管脚接地， 通过共地源测试装置向公共漏极管脚提供 电流以测试所述 MOS 管的源漏极击穿电。
15、压。 0016 可选的， 所述采用共地源测试装置测试所述 MOS 管的漏极饱和电流包括 ： 将所述 锂电池保护芯片的电源管脚、 检测电流 / 电压输入管脚及地管脚相连并将所述电源管脚悬 空或置零， 将电源负极 / 负载输入管脚接地， 通过共地源测试装置向公共漏极管脚提供电 压以测试所述 MOS 管的漏极饱和电流。 0017 与现有技术相比， 上述芯片测试方法具有以下优点 ： 0018 通过先将芯片的地管脚悬空使得共地的第一芯片单元停止工作， 在很大程度上降 低了测试过程中第一芯片单元对第二芯片单元的影响， 然后可以采用共地源测试装置对浮 地的第二芯片单元进行测试， 无需在现有通用测试仪器的基础。
16、上增加浮地源测试装置， 降 低了芯片测试的成本。 0019 在芯片的地管脚悬空的前提下， 采用共地源测试装置对第二芯片单元进行测试 时， 仅需设置所述芯片的相应管脚的电位来完成对第二芯片单元参数的测试， 方法简单， 容 易实现。 0020 为解决上述问题， 本发明还提供一种锂电池保护芯片的测试电路， 所述锂电池保 护芯片的管脚包括电源管脚、 地管脚、 检测电流/电压输入管脚、 电源负极/负载输入管脚、 公共漏极管脚， 所述测试电路包括第一开关单元、 第二开关单元、 第三开关单元、 第四开关 单元、 第一共地源测试装置， 其中， 0021 所述地管脚通过第一开关单元与大地连接， 通过第三开关单元。
17、与所述电源管脚连 接， 以及通过第三开关单元、 第四开关单元与所述检测电流 / 电压输入管脚连接 ； 0022 所述电源管脚悬空 ； 0023 所述电源负极 / 负载输入管脚通过第二开关单元与大地连接 ； 0024 所述公共漏极管脚与第一共地源测试装置连接。 0025 可选的， 所述第一共地源测试装置适于向公共漏极管脚提供电流或电压。 0026 为解决上述问题， 本发明还提供一种锂电池保护芯片的测试电路， 所述锂电池保 护芯片的管脚包括电源管脚、 地管脚、 检测电流/电压输入管脚、 电源负极/负载输入管脚、 公共漏极管脚， 所述测试电路包括第一开关单元、 第二开关单元、 第三开关单元、 第四开。
18、关 单元、 第一共地源测试装置和第二共地源测试装置， 其中， 说 明 书 CN 102226831 A CN 102226839 A3/9 页 6 0027 所述地管脚通过第一开关单元与大地连接， 通过第三开关单元与所述电源管脚连 接， 以及通过第三开关单元、 第四开关单元与所述检测电流 / 电压输入管脚连接 ； 0028 所述电源管脚与所述第二共地源测试装置连接， 所述第二共地源测试装置适于向 所述电源管脚提供 0V 电压 ； 0029 所述电源负极 / 负载输入管脚通过第二开关单元与大地连接 ； 0030 所述公共漏极管脚与第一共地源测试装置连接。 0031 可选的， 所述第一共地源测试装。
19、置适于向公共漏极管脚提供电流或电压。 0032 与现有技术相比， 上述锂电池保护芯片的测试电路具有以下优点 ： 0033 可以先通过第一开关单元将锂电池保护芯片的地管脚与大地断开连接以使共地 的充放电控制芯片及放电开关停止工作， 由此减小了在对浮地的充电开关测试时， 充放电 控制芯片及放电开关对充电开关的影响， 通过使锂电池电源管脚悬空或置零， 以及采用第 一共地源测试装置向锂电池保护芯片的公共漏极管脚提供电流或电压来实现对充电开关 的参数测试， 减小了测试成本， 且测试电路简单易于实现。 附图说明 0034 图 1 是锂电池保护芯片的原理图 ； 0035 图 2 是本发明实施方式的芯片测试方。
20、法流程图 ； 0036 图 3 是本发明实施例一的锂电池保护芯片的测试电路图 ； 0037 图 4 是本发明实施例一的锂电池保护芯片的测试流程图 ； 0038 图 5 是本发明实施例二的 “二芯合一” 的芯片测试电路图。 具体实施方式 0039 目前 ATE 正以它的通用性、 标准性、 便捷性以及开放性逐渐成为集成电路测试行 业的主流。一般而言， ATE 的 DC 测试装置大都工作在共地模式， 即为共地源测试装置。因 此， 当遇到待测芯片所在回路为浮地电路时， 就无法直接采用共地源测试装置对所述待测 芯片的相关参数进行测试， 而且如果采用浮地源测试装置对所述待测芯片进行测试的话， 又会导致整个。
21、测试成本的增加。 0040 随着集成电路产业的迅猛发展， 越来越多的 IC 不再是仅仅由单个芯片封装而成， 一般都由两个甚至更多个芯片封装而成。 举例来说 ： 目前对于锂电池保护芯片而言， 出现了 将 2 个芯片封装在一起的方案， 即 “二芯合一” ， 将充放电控制芯片和开关管芯片叠加封装， 以提高集成度， 缩小封装尺寸及整个锂电池保护芯片的面积。 0041 图 1 为锂电池保护芯片的原理图， 如图 1 所示， 所述锂电池保护芯片的管脚包括 ： 电源管脚VCC、 地管脚GND、 检测电流/电压输入管脚CS、 公共漏极管脚D12和电源负极/负 载输入管脚 BATT-。 0042 所述锂电池保护芯。
22、片包括充放电控制芯片 1、 放电开关 M1 和充电开关 M2， 放电开 关 M1 和充电开关 M2 为晶体管， 可以集成在同一芯片中， 也可以分别为一芯片。 0043 所述充放电控制芯片 1 包括 ： 过充电检测单元 10、 过放电检测单元 11、 震荡控制 电路 12、 短路检测单元 13、 过电流检测单元 14、 充电状态检测单元 15、 第一控制逻辑单元 16、 第二控制逻辑单元 17、 放电开关控制端 OD、 充电开关控制端 OC、 电源输入端 ( 图中未标 说 明 书 CN 102226831 A CN 102226839 A4/9 页 7 记 )、 接地端 ( 图中未标记 )， 所。
23、述电源输入端与所述电源管脚 VCC 连接， 所述接地端与所述 地管脚 GND 连接。 0044 所述放电开关 M1 的栅极与所述放电开关控制端 OD 连接， 漏极与所述公共漏极管 脚 D12 连接、 源极与所述地管脚 GND 连接。 0045 所述充电开关 M2 的栅极与所述充电开关控制端 OC 连接， 漏极与所述公共漏极管 脚 D12 连接、 源极与所述电源负极 / 负载输入管脚 BATT- 连接。 0046 所述充放电控制芯片1负责监测电池电压与回路电流， 并控制放电开关M1和充电 开关 M2 的栅极， 放电开关 M1、 充电开关 M2 分别控制着放电回路与充电回路的导通与关断， 以下简要。
24、介绍锂电池保护芯片的工作原理 ： 0047 正常状态下第二控制逻辑单元 17 的输出端， 即放电开关控制端 OD 与充电开关控 制端 OC 的输出电压均为高电平， 放电开关 M1 和充电开关 M2 均处于导通状态， 电池可以自 由地进行充电和放电。 0048 电池充电过程中， 当充放电控制芯片 1 检测到电池电压达到某一特定值时 ( 该值 由充放电控制芯片1决定， 不同的充放电控制芯片有不同的值)， 第二控制逻辑单元17的充 电开关控制端OC输出的电压会由高电平转变为低电平， 使得充电开关M2由导通转为关断， 从而切断充电回路， 使得充电器无法再对电池进行充电， 起到过充电保护作用。 0049。
25、 电池放电过程中， 当充放电控制芯片 1 检测到电池电压低于某一特定值时时 ( 该 值由充放电控制芯片1决定， 不同的充放电控制芯片有不同的值)， 第二控制逻辑单元17的 放电开关控制端 OD 输出的电压会由高电平转变为低电平， 使得放电开关 M1 由导通转为关 断， 从而切断放电回路， 使得电池无法再对负载进行放电， 起到过放电保护作用。 0050 其他有关锂电池保护芯片的过电流保护及短路保护的工作原理， 请参见锂电池保 护芯片的数据手册， 此处不再赘述。 0051 发明人发现， 对于上述的锂电池保护芯片而言， 其充放电控制芯片 1 及放电开关 M1 所在的回路均和地管脚 GND 相连 ( 。
26、与大地相连 )， 即所在回路为共地电路， 因此对充放电 控制芯片 1 及放电开关 M1 的相关参数进行测试时， 可以采用 ATE 中的共地源测试装置进行 相应的测试。 但是对于充电开关M2而言， 由于其所在回路并未和地管脚GND相连， 即所在回 路为浮地电路， 如果要对其的相关参数进行测试， 需要采用浮地源测试装置对其进行测试， 然而对于大部分的 ATE 来讲， 其内部所带的 DC 测试装置均为共地源测试装置， 此时若采用 浮地源测试装置进行测试会导致测试成本的增加。 0052 于是， 发明人考虑， 是否可以在不增加测试成本的情况下， 采用简单的测试方法和 测试电路来测试待测芯片的相关参数。因。
27、此， 发明人提出， 在对待测芯片进行测试时， 应尽 量减小未被测试的芯片对待测芯片的影响， 并使用共地源测试装置来对待测芯片的相关参 数进行测试。 0053 请参见图 2， 图 2 为本发明实施方式的芯片测试方法流程图， 所述芯片管脚包括地 管脚， 所述芯片包括第一芯片单元和第二芯片单元， 所述第一芯片单元与所述地管脚连接， 所述第二芯片单元不与所述地管脚连接， 所述芯片测试方法包括如下步骤 ： 0054 S101 ： 先使所述地管脚悬空。 0055 S102 ： 再采用共地源测试装置对所述第二芯片单元进行测试。 0056 实施例一 说 明 书 CN 102226831 A CN 102226。
28、839 A5/9 页 8 0057 为了能够更好的说明本发明的技术方案， 现结合图 1 所示锂电池保护芯片的原理 图及图 3 所示的锂电池保护芯片的测试电路图对本发明实施方式的芯片测试方法进行详 细的说明。 也即在本实施例中， 所述芯片为锂电池保护芯片， 所述第一芯片单元包括充放电 控制芯片 1 和放电开关 M1， 所述第二芯片单元包括充电开关 M2。而在其他实施例中所述第 一芯片单元可以包括多个与地管脚相连的芯片， 也即所述第一芯片单元所在的电路为共地 电路 ； 所述第二芯片单元可以包括多个与地管脚不相连的芯片， 也即所述第二芯片单元所 在的电路为浮地电路。 0058 本实施例中以对充电开关。
29、 M2 的源漏极击穿电压 (BVDSS) 或漏极饱和电流 (IDSS) 参数的测试为例对本发明实施方式的芯片测试方法进行详细的说明。 0059 请参见图3， 图3为本发明实施例的锂电池保护芯片的测试电路图， 如图3所示， 所 述锂电池保护芯片 2 的管脚包括 ： 电源管脚 VCC、 地管脚 GND、 检测电流 / 电压输入管脚 CS、 电源负极 / 负载输入管脚 BATT-、 公共漏极管脚 D12。 0060 结合图 2 和图 3， 执行 S101 ： 先使所述地管脚 GND 悬空。 0061 本实施例中所述地管脚 GND 通过第一开关单元 10 与大地连接， 具体地， 所述第一 开关单元10。
30、包括双刀双掷的继电器K1_1和K1_2， 其中， 继电器K1_1的第一端与地管脚GND 相连， 第二端悬空， 第三端与共地源测试装置的地端GND_S相连 ； 继电器K1_2的第一端与地 管脚 GND 相连， 第二端悬空， 第三端与共地源测试装置的地端 GND_F 相连。继电器 K1_1 的 第三端和 K1_2 的第三端分别与共地源测试装置的地端 GND_S 和 GND_F 连接以确保测试大 电流参数的准确性， 其中 F 代表 FORCE( 施加 )， S 代表 SENSE( 检测 )。本实施例中采用此 连接方式一方面可以用于本实施例中充电开关 M2 的参数测试， 另一方面上述连接方式还 可以用。
31、于其它大电流参数的测试， 如 ： 导通电阻 RDSON。在其他实施例中所述第一开关单元 10 也可以包括两个单刀单掷的继电器， 且所述两个单刀单掷的继电器分别连接共地源测试 装置的地端 GND_S 及 GND_F。 0062 通常情况下继电器 K1_1 和 K1_2 的第一端和第三端相连， 处于将所述地管脚 GND 与地端GND_S和GND_F连通的状态， 也即接地状态， 本实施例中为了对充电开关M2的BVDSS 或 IDSS 进行测试， 首先需要使所述地管脚 GND 悬空， 即将双刀双掷的继电器 K1_1 和 K1_2 的第一端和第二端相连， 使得地管脚 GND 悬空。 0063 由图 1 。
32、可知， 本实施例中第一芯片单元包括充放电控制芯片 1 及放电开关 M1， 二 者均与地管脚 GND 相连， 为了减小在对充电开关 M2 的 BVDSS 或 IDSS 进行测试时， 充放电控 制芯片 1 及放电开关 M1 对其的影响， 采用将双刀双掷的继电器 K1_1 和 K1_2 的第一端和第 二端相连以悬空地管脚 GND 可以使得充放电控制芯片 1 和放电开关 M1 停止工作。而且， 由 图 1 中也可以获知， 在充放电控制芯片 1 及放电开关 M1 工作时， 要想对充电开关 M2 的相关 参数进行测试， 只能通过浮地源测试装置进行测试， 这是因为若想通过共地源测试装置来 测试充电开关 M2。
33、 的 BVDSS， 会在 VGS 0 的前提下向公共漏极管脚 D12 灌电流来测试 M2 的 BVDSS， 由于放电开关 M1 也接地， 因此无法获知究竟是测试放电开关 M1 还是充电开关 M2 的 BVDSS， 故通常情况下只能采用浮地源测试装置来测试充电开关 M2 的 BVDSS， 导致测试成本 高。 0064 继续结合图2和图3， 执行S102 ： 再采用共地源测试装置对所述第二芯片单元进行 测试。 说 明 书 CN 102226831 A CN 102226839 A6/9 页 9 0065 对 MOSFET 管的 BVDSS 进行测试， 就是在 VGS 0、 ID为一定值的情况下， 。
34、测试源漏 两端的电压。而对于 MOSFET 管的 IDSS 进行测试， 则是在 VGS 0、 源漏极之间施加一定的 电压值的情况下来测试 IDSS。由锂电池保护芯片的数据手册可知 ID 250A， 源漏极之 间施加的电压值为 16V。 0066 本实施例中， 为了使得充电开关 M2 的 VGS 0， 将所述地管脚 GND 通过第三开关单 元 30 与所述电源管脚 VCC 连接， 通过第三开关单元 30、 第四开关单元 40 与所述检测电流 / 电压输入管脚 CS 连接并将所述电源管脚 VCC 悬空， 使得所述地管脚 GND、 电源管脚 VCC 及 检测电流 / 电压输入管脚 CS 的电位相同。。
35、具体地， 所述第三开关单元 30、 第四开关单元 40 可以分别为单刀单掷的继电器 K3、 K4。所述地管脚 GND 通过继电器 K3 与所述电源管脚 VCC 连接， 通过继电器 K3 和 K4 与所述检测电流 / 电压输入管脚 CS 连接且所述电源管脚 VCC 悬 空。需要说明的是， 图 3 中， 电源管脚 VCC 还通过电容 C1 与地连接， 主要用于滤除电源中的 噪声， 因而并不影响电源管脚 VCC 的悬空状态。 0067 通常情况下继电器 K3、 K4 处于开启状态， 测试充电开关 M2 的过程中， 闭合继电器 K3、 K4， 由于继电器 K3、 K4 闭合且电源管脚 VCC 悬空， 。
36、故地管脚 GND、 电源管脚 VCC 和检测电 流 / 电压输入管脚 CS 的电位被拉平， 进而使得 VGS 0。 0068 请参见图 1， 由图 1 可知充电开关 M2 的源极与所述电源负极 / 负载输入管脚 BATT- 连接， 本实施例中为了能够采用共地源测试装置对所述充电开关 M2 的 BVDSS 或 IDSS 进行测试， 故将所述电源负极 / 负载输入管脚 BATT- 通过第二开关单元 20 与大地连接。 0069 具体地， 所述第二开关单元 20 包括单刀单掷的继电器 K2_1 和 K2_2， 所述电源负 极 / 负载输入管脚 BATT- 通过继电器 K2_1 和 K2_2 分别与共。
37、地源测试装置的地端 GND_S 和 GND_F 连接。通常情况下， 继电器 K2_1 和 K2_2 处于开启状态， 也即断开所述电源负极 / 负 载输入管脚 BATT- 与地之间的连接， 测试充电开关 M2 的过程中， 闭合继电器 K2_1 和 K2_2 以使得电源负极 / 负载输入管脚 BATT- 与地连接。 0070 此外， 在测试过程中所述电源负极 / 负载输入管脚 BATT- 还需通过电阻 R1( 通常 阻值为 1K) 及双刀双掷的继电器 K5 与检测电流 / 电压输入管脚 CS 相连， 且继电器 K5 处 于闭合状态即使得电源负极 / 负载输入管脚 BATT- 与检测电流 / 电压输。
38、入管脚 CS 之间连 通 ( 可参见锂电池保护芯片的数据手册 )。 0071 本实施例中， 通过将所述公共漏极管脚 D12 与第一共地源测试装置 101 连接， 即 通过第一共地源测试装置 101 向公共漏极管脚 D12 提供电流 ID。所述第一共地源测试装 置 101 可以为多路电流电压源， 本实施例中为二路电压电流源 DVI(DVI， dual chunnel V/I source)， 实际测试过程中通过 DVI 的第一路通道 DVI1 向公共漏极管脚 D12 提供 250A 的 电流以测试充电开关 M2 的 BVDSS。 0072 也即在实际测试过程中， 将继电器 K1_1 和 K1_2。
39、 的第一端和第二端相连， 使得所 述地管脚 GND 悬空， 闭合继电器 K2_1、 K2_2、 K3、 K4， 通过第一共地源测试装置 DVI1 提供 250A 的电流即可测试测试充电开关 M2 的 BVDSS。 0073 需要说明的是， 在其他实施例中， 所述电源管脚 VCC 也可以与第二共地测试源装 置 102 连接 ( 参见图 3 所示的虚线部分 ) 以向电源管脚 VCC 提供 0V 电压。所述第二共地 源测试装置 102 可以为多路电压电流源， 如为八路电压电流源 OVI(OVI， octad chunnel V/ I source)， 实际测试过程中可以将电源管脚 VCC 和 OVI。
40、 的第零路通道 OVI0 连接， 具体地， 说 明 书 CN 102226831 A CN 102226839 A7/9 页 10 所述电源管脚 VCC 与第二共地源测试装置 OVI 的 OVI0_S 连接， 所述 OVI0_S 通过电阻 R2 和 OVI 的 OVI0_F 连接。此处， 在电源管脚 VCC 与 OVI0_F 之间串接电阻 R2 用于保护锂电池保 护芯片。因此， 通过闭合继电器 K3、 K4 且通过第二共地源测试装置 102 的 OVI0_S 和 OVI0_ F 向电源管脚 VCC 提供 0V 电压， 以使得地管脚 GND、 电源管脚 VCC 和检测电流 / 电压输入管 脚 C。
41、S 的电压均为 0V， 进而使得 VGS 0。 0074 同样地， 还可以结合图 3 中所示的锂电池保护芯片的测试电路图和图 2 中的芯片 测试方法来测试充电开关 M2 的 IDSS。即可以通过将继电器 K1_1 和 K1_2 的第一端和第二 端相连使得地管脚悬空， 闭合继电器 K2_1、 K2_2、 K3、 K4、 将电源管脚 VCC 悬空， 且通过第一 共地源测试装置 DVI1 与所述公共漏极管脚 D12 连接以提供 16V 的电压来测试充电开关 M2 的IDSS。 或者， 也可以通过将继电器K1_1和K1_2的第一端和第二端相连使得地管脚悬空， 闭合继电器 K2_1、 K2_2、 K3、。
42、 K4， 且通过第二共地源测试装置 OVI 的 OVI0_S、 OVI_F 给电源管 脚 VCC 提供 0V 电压， 并通过第一共地源测试装置 DVI1 与所述公共漏极管脚 D12 连接以提 供 16V 的电压来测试充电开关 M2 的 IDSS。 0075 至此， 通过图 3 所示的锂电池保护芯片的测试电路图及图 2 所示的芯片测试方法 即可以对上述的充电开关 M2 的 BVDSS 和 IDSS 进行测试， 节约了测试成本， 且上述测试电路 简单， 易于实现。 0076 请参见图 4， 图 4 为本实施例的锂电池保护芯片的测试流程图， 以下结合图 3 和图 4 对本实施例充电开关 M2 的 B。
43、VDSS 和 IDSS 的实际测试过程进行简要说明。所述测试过程 包括如下步骤 ： 0077 S11 ： 将地管脚 GND 悬空， 将地管脚 GND 与电源管脚 VCC 及检测电流 / 电压输入管 脚 CS 相连接， 将电源负极 / 负载输入管脚 BATT- 接地。 0078 具体地， 先将继电器K1_1和K1_2的第一端和第二端相连使得地管脚悬空， 闭合继 电器 K2_1、 K2_2 使得电源负极 / 负载输入管脚 BATT- 接地， 闭合继电器 K3 和 K4， 使得地管 脚 GND、 电源管脚 VCC 和检测电流 / 电压输入管脚 CS 的电位相同进而使得 VGS 0。 0079 S12。
44、 ： 使得充电开关 M2 的 ID为 250A， 测试充电开关 M2 的 BVDSS。 0080 具体地， 利用第一共地源测试装置 DVI1 给公共漏极管脚 D12 灌 250A 的电流以 测试充电开关 M2 的 BVDSS。 0081 S13 ： 如果测试结果判断为 FAIL， 停止测试。 0082 本实施例中， 对于锂电池保护芯片而言其充电开关M2的最小BVDSS为22.2V， 若经 过测试获得的 BVDSS 小于 22.2V， 则停止测试。 0083 S14 ： 将第一共地源测试装置 DVI1 复位至 0V， 预备切换量程。 0084 一般来讲， 将共地源测试装置复位到 0V 时， 其输。
45、出的电流和电压都为 0V， 但是由 于上述测试过程中是通过第一共地源测试装置的 DVI1 提供恒定的电流， 故第一共地源测 试装置DVI1仍处于恒流测试模式， 因此， 应对第一共地源测试装置DVI1的量程进行切换使 其处于恒压测试模式。 0085 S15 ： 使得充电开关 M2 的 VDS 16V， 测试充电开关 M2 的 IDSS。 0086 具体地， 利用第一共地源测试装置 DVI1 给公共漏极管脚 D12 和充电开关 M2 的源 极之间提供 16V 电压以测试充电开关 M2 的 IDSS。 0087 S16 ： 如果测试结果判断为 FAIL， 停止测试。 说 明 书 CN 1022268。
46、31 A CN 102226839 A8/9 页 11 0088 本实施例中， 对于锂电池保护芯片而言其充电开关M2的最大IDSS为0.9A， 若经 过测试获得的 IDSS 大于 0.9A， 则停止测试。 0089 S17 ： 将第一共地源测试装置 DVI1 复位至 0V， 预备切换量程。 0090 S18 ： 将继电器K1_1、 K1_2的第一端和第三端相连使锂电池保护芯片地管脚GND电 位复位。 0091 需要说明的是， 本发明提供的芯片测试方法不仅仅局限于上述的锂电池保护芯片 中充电开关 M2 的测试， 对于与锂电池保护芯片类似的其他的 “二芯合一” 的芯片的测试， 均 可以采用本发明的。
47、测试方法， 且针对具体的芯片采用共地源测试装置对与地管脚不相连的 待测芯片的相关参数进行测试时， 应根据被测参数来改变所述芯片的相应管脚的电位。 0092 此外， 本实施例中若需要对充放电控制芯片 1 及放电开关 M1 进行测试， 则需要将 继电器 K11 和 K12 的第一端和第三端相连， 使得所述充放电控制芯片 1 及放电开关 M1 与地 相连， 并且针对所要测试的参数改变锂电池保护芯片各个管脚的电位， 采用共地源测试装 置对相关参数进行测试即可。 0093 实施例二 0094 为了对本发明的芯片测试方法有更深入的了解， 本实施例以内部集成了 2 种不同 功能的芯片单元 ： LED DRI。
48、VER和可调稳压器的芯片为例对本发明实施方式的芯片测试方法 进行说明。 0095 请参见图 5， 图 5 是本实施例的 “二芯合一” 芯片的测试线路图， 所述芯片为 DFN10 封装。其中， 电源管脚 VCC 是 LED DRIVER 与可调稳压器的公共电源脚 ； 地管脚 GND 是 LED DRIVER 的地脚 ； 管脚 D1、 D2、 D3 及 ISET 是 LED DRIVER 的功能管脚 ； 管脚 ENABLE 用于同时 控制 LED DRIVER 与可调稳压器的工作 ； 管脚 VOUT 与 ADJ 是可调稳压器的功能脚。 0096 通常为了精确测试可调稳压器的管脚 ADJ 对零电位的。
49、电流 IADJ， 会在电源管 脚 VCC 与管脚 VOUT 之间跨接一个浮地源测试装置， 即图 5 中虚线所示的浮地源测试装置 DVI1_H 与 DVI1_L， 通过所述浮地源测试装置 DVI1_H 与 DVI1_L 来设定浮地抽取电流 ； 然后 将地管脚 GND 通过继电器 K1 与大地连接 ； 用共地源测试装置 DVI 的 DVI0 给电源管脚 VCC 置一个共地电源电压， 并确保钳位电流不能太大 ( 太大会影响 IADJ 的量值 )， 用共地源测 试装置 DVI 的 DVI5( 图中虚线所示 ) 提供给管脚 ENABLE 一个与电源管脚 VCC 同样大的共 地电源电压， 使得可调稳压器工作 ； 最后用共地源测试装置 DVI 的 DVI2 提供给管脚 ADJ 0V 的共地电源电压以测试 IADJ。 0097 然而， 采用浮地源测试装置对芯片的相关参数进行测试成本较。