高可靠度栅极驱动电路 【技术领域】
本发明是有关于一种栅极驱动电路，尤指一种具交互下拉机制的高可靠度栅极驱动电路。
背景技术
液晶显示装置(Liquid Crystal Display；LCD)是目前广泛使用的一种平面显示器，其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工作原理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合背光模组所提供的光源以显示影像。一般而言，液晶显示装置包含有复数个像素单元、栅极驱动电路以及源极驱动电路。源极驱动电路用以提供复数个数据信号。栅极驱动电路包含复数级移位缓存器，用来提供复数个栅极驱动信号以控制复数个数据信号写入至复数个像素单元。因此，栅极驱动电路即为控制数据信号写入操作的关键性组件。
图1为公知栅极驱动电路的示意图。如图1所示，为方便说明，栅极驱动电路100只显示第(N-1)级移位缓存器111、第N级移位缓存器112及第(N+1)级移位缓存器113，其中只有第N级移位缓存器112显示内部功能单元架构。第N级移位缓存器112是用以根据第一频率CK1、第二频率CK2与门极信号SGn-1产生栅极信号SGn。栅极信号SGn经由栅极线GLn馈入至像素阵列101的对应像素单元，用以控制数据线DLi的数据信号的写入操作。此外，栅极信号SGn另被传输至第(N+1)级移位缓存器113，用以作为致能第(N+1)级移位缓存器113所需的启始频率信号。第N级移位缓存器112包含上拉单元120、储能单元135、缓冲单元140、下拉单元150、放电单元155以及控制单元160。储能单元135是用来根据缓冲单元140所接收的栅极信号SGn-1执行充电程序，进而产生驱动控制电压VQn。上拉单元120即根据驱动控制电压VQn及第一频率CK1以上拉栅极线GLn的栅极信号SGn。控制单元160包含复数个晶体管，用以根据栅极信号SGn-1及反相于第一频率CK1的第二频率CK2产生控制信号SCn。放电单元155即用来根据控制信号SCn，对储能单元135执行放电程序以下拉驱动控制电压VQn至低电源电压Vss。下拉单元150则根据控制信号SCn以下拉栅极信号SGn至低电源电压Vss。
然而，在栅极驱动电路100的运作中，除了第N级移位缓存器112被触发以产生高电压准位的栅极信号SGn的时段，其余时间控制信号SCn均在高电压准位以致能下拉单元150及放电单元155。亦即，下拉单元150及放电单元155的晶体管151，156是长时间维持在导通状态，所以容易导致临界电压漂移，进而降低栅极驱动电路100的可靠度及使用寿命。
【发明内容】
依据本发明的实施例，其公开一种高可靠度栅极驱动电路，用以提供复数个栅极信号至复数条栅极线。此种栅极驱动电路包含复数级移位缓存器，第N级移位缓存器包含上拉单元、缓冲单元、储能单元、放电单元、第一下拉单元、第二下拉单元与控制单元。
上拉单元电连接于第N栅极线，用以根据驱动控制电压及第一频率将第N栅极信号上拉至高准位电压。缓冲单元用以接收输入信号。储能单元电连接于上拉单元及缓冲单元，用来根据输入信号执行充电程序，以提供驱动控制电压至上拉单元。放电单元电连接于储能单元，用以根据控制信号将驱动控制电压下拉至低电源电压。第一下拉单元电连接于第N栅极线用以根据控制信号将第N栅极信号下拉至低电源电压。第二下拉单元电连接于第N栅极线，用以根据反相于第一频率的第二频率将第N栅极信号下拉至低电源电压。控制单元电连接于放电单元与第一下拉单元，用以根据第N栅极信号产生控制信号。
依据本发明的实施例，其还公开一种高可靠度栅极驱动电路，用以提供复数个栅极信号至复数条栅极线。此种栅极驱动电路包含复数级移位缓存器，第N级移位缓存器包含上拉单元、缓冲单元、储能单元、第一放电单元、第二放电单元、第一下拉单元与第二下拉单元。
上拉单元电连接于第N栅极线，用以根据驱动控制电压及第一频率将第N栅极信号上拉至高准位电压。缓冲单元用以接收输入信号。储能单元电连接于上拉单元及缓冲单元，用来根据输入信号执行充电程序，以提供驱动控制电压至上拉单元。第一放电单元电连接于储能单元，用来根据第一频率及第N栅极信号以下拉驱动控制电压。第二放电单元电连接于储能单元，用以根据第(N+1)栅极信号将驱动控制电压下拉至低电源电压。第一下拉单元电连接于第N栅极线，用以根据反相于第一频率之第二频率将第N栅极信号下拉至低电源电压。第二下拉单元电连接于第N栅极线，用以根据第(N+1)栅极信号将第N栅极信号下拉至低电源电压。
【附图说明】
图1为公知栅极驱动电路的示意图。
图2为本发明第一实施例的栅极驱动电路的示意图。
图3为图2的栅极驱动电路的工作相关信号波形示意图，其中横轴为时间轴。
图4为本发明第二实施例的栅极驱动电路的示意图。
图5为本发明第三实施例的栅极驱动电路的示意图。
图6为本发明第四实施例的栅极驱动电路的示意图。
图7为图6的栅极驱动电路的工作相关信号波形图，其中横轴为时间轴。
图8为本发明第五实施例的栅极驱动电路的示意图。
【主要组件符号说明】
100、200、300、400、500、600栅极驱动电路
101、201像素阵列
111、211、311、411、511、611第(N-1)级移位缓存器
112、212、312、412、512、612第N级移位缓存器
113、213、313、413、513、613第(N+1)级移位缓存器
120、220、520上拉单元 135、235、535储能单元
140、240、540缓冲单元 150下拉单元
151、156晶体管 155、255放电单元
160、260控制单元 205、305、405像素单元
221、521第一开关 236、536电容
241二极管 242、542缓冲晶体管
256、551第二开关 261与门
262反相器 263或非门
265、560第一下拉单元 266、556第三开关
270、565第二下拉单元 271、561第四开关
280、580进位单元 281、566第五开关
550第一放电单元 555第二放电单元
570辅助单元 571第六开关
581第七开关 CK1第一频率
CK2第二频率 DLi数据线
GLn-1、GLn、GLn+1栅极线 SCn控制信号
SCn1、SCn2、SCn3、SCn4、SCn5开关控制信号
SGn-2、SGn-1、SGn、SGn+1、SGn+2栅极信号
STn-2、STn-1、STn、STn+1启始频率信号
T1、T2、T3、T4、T5时段
Vh1第一高电压 Vh2第二高电压
VQn驱动控制电压 Vss低电源电压
【具体实施方式】
为让本发明更显而易懂，下文依本发明的高可靠度栅极驱动电路，特举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围。
图2为本发明第一实施例的栅极驱动电路的示意图。如图2所示，栅极驱动电路200包含复数级移位缓存器，为方便说明，栅极驱动电路200只显示第(N-1)级移位缓存器211、第N级移位缓存器212及第(N+1)级移位缓存器213，其中只有第N级移位缓存器212显示内部功能单元架构，其余级移位缓存器系类同于第N级移位缓存器212，所以不另赘述。第(N-1)级移位缓存器211用以提供栅极信号SGn-1，第N级移位缓存器212用以提供栅极信号SGn，第(N+1)级移位缓存器213用以提供栅极信号SGn+1。栅极信号SGn-1经由栅极线GLn-1馈入至像素阵列201的像素单元205，用以控制数据线DLi的数据信号写入至像素单元205。栅极信号SGn经由栅极线GLn馈入至像素阵列201的像素单元305，用以控制数据线DLi的数据信号写入至像素单元305。栅极信号SGn+1经由栅极线GLn+1馈入至像素阵列201的像素单元405，用以控制数据线DLi的数据信号写入至像素单元405。
第N级移位缓存器212包含上拉单元220、储能单元235、缓冲单元240、放电单元255、控制单元260、第一下拉单元265以及第二下拉单元270。上拉单元220电连接于栅极线GLn，用以根据驱动控制电压VQn及第一频率CK1以上拉栅极线GLn的栅极信号SGn。缓冲单元240电连接于第(N-1)级移位缓存器211以接收栅极信号SGn-1，亦即，第N级移位缓存器212以栅极信号SGn-1作为致能所需的启始频率信号。储能单元235电连接于上拉单元220及缓冲单元240，用来根据栅极信号SGn-1执行充电程序，并据以提供驱动控制电压VQn至上拉单元220。控制单元260电连接于放电单元255与第一下拉单元265，用以根据第一频率CK1与门极信号SGn产生控制信号SCn。放电单元255电连接于储能单元235，用来根据控制信号SCn执行放电程序以下拉驱动控制电压VQn至低电源电压Vss。第一下拉单元265电连接于栅极线GLn，用来根据控制信号SCn以下拉栅极信号SGn至低电源电压Vss。此外，第二下拉单元270亦电连接于栅极线GLn，用来根据反相于第一频率CK1的第二频率CK2以下拉栅极信号SGn至低电源电压Vss。
在图2的实施例中，缓冲单元240包含二极管241，上拉单元220包含第一开关221，储能单元235包含电容236，放电单元255包含第二开关256，第一下拉单元265包含第三开关266，第二下拉单元270包含第四开关271，控制单元260包含与门(AND Gate)261与反相器(Inverter)262。二极管241包含正极端与负极端，其中正极端电连接于第(N-1)级移位缓存器211以接收栅极信号SGn-1，负极端电连接于电容236。第一开关221包含第一端、第二端与门极端，其中第一端用以接收第一频率CK1，栅极端电连接于二极管241的负极端，第二端电连接于栅极线GLn。电容236包含第一端与第二端，其中第一端电连接于第一开关221的栅极端，第二端电连接于第一开关221的第二端。
第二开关256包含第一端、第二端与门极端，其中第一端电连接于电容236的第一端，第二端用以接收低电源电压Vss，栅极端电连接于控制单元260以接收控制信号SCn。第三开关266包含第一端、第二端与门极端，其中第一端电连接于第一开关221的第二端，第二端用以接收低电源电压Vss，栅极端电连接于控制单元260以接收控制信号SCn。第四开关271包含第一端、第二端与门极端，其中第一端电连接于第一开关221的第二端，第二端用以接收低电源电压Vss，栅极端用以接收第二频率CK2。第一开关221至第四开关271是为薄膜晶体管(Thin Film Transistor)、金氧半场效晶体管(Metal OxideSemiconductor Field Effect Transistor)、或接面场效晶体管(JunctionField Effect Transistor)。与门261包含第一输入端、第二输入端及输出端，其中第一输入端用以接收第一频率CK1，输出端电连接于第二开关256及第三开关266的栅极端，用以输出控制信号SCn。反相器262包含输入端与输出端，其中输入端电连接于第一开关221的第二端以接收栅极信号SGn，输出端电连接于与门261的第二输入端。由上述可知，控制单元260系在第一频率CK1为高准位且栅极信号SGn为低准位的状况下，才输出高准位的控制信号SCn以导通第二开关256与第三开关266。
图3为图2的栅极驱动电路的工作相关信号波形示意图，其中横轴为时间轴。在图3中，由上往下的信号分别为第一频率CK1、第二频率CK2、栅极信号SGn-1、栅极信号SGn、栅极信号SGn+1、驱动控制电压VQn以及控制信号SCn。
如图3所示，于时段T1内，栅极信号SGn-1由低准位上升至高准位，二极管241因而顺向导通使电容236充电，用以提升驱动控制电压VQn至第一高电压Vh1。此时，因第一频率CK1切换为低准位，所以控制信号SCn亦切换为低准位，用以截止第二开关256与第三开关266。于时段T2内，栅极信号SGn-1由高准位降为低准位，二极管241逆向截止，使驱动控制电压VQn为浮接电压，此时因第一频率CK1切换至高准位，所以可藉由第一开关221的组件电容耦合作用，将驱动控制电压VQn由第一高电压Vh1上拉至第二高电压Vh2，并据以导通第一开关221，将栅极信号SGn由低准位上拉至高准位。虽然第一频率CK1于时段T2内为高准位，但此时栅极信号SGn为高准位，所以控制信号SCn仍维持在低准位，而第二开关256及第三开关266也就持续在截止状态。
于时段T3内，第二频率CK2切换至高准位，所以第四开关271导通使栅极信号SGn下拉为低准位，进而利用电容236的耦合作用将驱动控制电压VQn下拉至低准位。此时，虽然栅极信号SGn为低准位，但因第一频率CK1切换为低准位，所以控制信号SCn仍维持在低准位，而第二开关256及第三开关266也就持续在截止状态。另外，第(N+1)级移位缓存器213则利用栅极信号SGn作为致能所需之启始频率信号，而于时段T3内产生高准位的栅极信号SGn+1。
于时段T4内，第二频率CK2切换为低准位使第四开关271截止。此时，第一频率CK1切换至高准位，配合低准位的栅极信号SGn，使控制信号SCn切换至高准位，用以导通第二开关256及第三开关266，进而下拉驱动控制电压VQn至低电源电压Vss，并下拉栅极信号SGn至低电源电压Vss。于时段T5内，第一频率CK1切换为低准位使控制信号SCn切换为低准位，进而使第二开关256及第三开关266截止。此时，第二频率CK2切换至高准位，用以导通第四开关271，进而下拉栅极信号SGn至低电源电压Vss。其后，在栅极信号SGn持续低准位的状态下，是周期性地执行上述于时段T4及T5内的电路操作，亦即，第三开关266及第四开关271交互导通以维持栅极信号SGn在低准位。所以，藉由第三开关266及第四开关271的交互导通工作模式，可显著降低临界电压漂移，进而提高栅极驱动电路200的可靠度及使用寿命。请注意，虽然在时段T5内，第二开关256截止使驱动控制电压VQn为浮接电压，但由于驱动控制电压VQn是被周期性地下拉至低电源电压Vss，所以此时驱动控制电压VQn并不会超过临界电压，因而不影响电路正常工作。
图4为本发明第二实施例的栅极驱动电路的示意图。如图4所示，栅极驱动电路300包含复数级移位缓存器，为方便说明，栅极驱动电路300仍只显示第(N-1)级移位缓存器311、第N级移位缓存器312及第(N+1)级移位缓存器313。在第N级移位缓存器312中，缓冲单元240包含缓冲晶体管242，控制单元260包含或非门(NOR Gate)263。缓冲晶体管242包含第一端、第二端与门极端，其中第一端电连接于第(N-1)级移位缓存器311以接收栅极信号SGn-1，栅极端电连接于第一端，第二端电连接于电容236的第一端。缓冲晶体管242是为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。或非门263包含第一输入端、第二输入端及输出端，其中第一输入端用以接收第二频率CK2，第二输入端电连接于第一开关221的第二端，输出端电连接于第二开关256及第三开关266的栅极端，用以输出控制信号SCn。其余级移位缓存器同理类推，除上述外，每一级移位缓存器的内部电连接关系基本上均类同于图2所示的第N级移位缓存器212，而栅极驱动电路300的工作相关信号波形也同于图3所示的信号波形，所以不再赘述。
图5为本发明第三实施例的栅极驱动电路的示意图。如图5所示，栅极驱动电路400包含复数级移位缓存器，为方便说明，栅极驱动电路400仍只显示第(N-1)级移位缓存器411、第N级移位缓存器412及第(N+1)级移位缓存器413。相较于图4所示的栅极驱动电路300，第(N-1)级移位缓存器411另用以提供启始频率信号STn-1，第N级移位缓存器412另用以提供启始频率信号STn，第(N+1)级移位缓存器413另用以提供启始频率信号STn+1。启始频率信号STn-1的波形实质上是同于栅极信号SGn-1的波形，启始频率信号STn的波形实质上是同于栅极信号SGn的波形，启始频率信号STn+1的波形实质上是同于栅极信号SGn+1的波形。相较于图4所示的第N级移位缓存器312，第N级移位缓存器412还包含进位单元280。进位单元280包含第五开关281，是用来根据驱动控制电压VQn及第一频率CK1产生启始频率信号STn馈入至第(N+1)级移位缓存器413。第五开关281包含第一端、第二端与栅极端，其中第一端用以接收第一频率CK1，栅极端电连接于电容236的第一端，第二端用以输出启始频率信号STn至第(N+1)级移位缓存器413。第五开关281是为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。此外，缓冲晶体管242的第一端则电连接于第(N-1)级移位缓存器411以接收启始频率信号STn-1。其余级移位缓存器同理类推，除上述外，每一级移位缓存器的内部电连接关系基本上均类同于图4所示的第N级移位缓存器312，而栅极驱动电路400的工作相关信号波形也同于图3所示的信号波形，所以不再赘述。
图6为本发明第四实施例的栅极驱动电路的示意图。如图6所示，栅极驱动电路500包含复数级移位缓存器，为方便说明，栅极驱动电路500仍只显示第(N-1)级移位缓存器511、第N级移位缓存器512及第(N+1)级移位缓存器513，其中只有第N级移位缓存器512显示内部功能单元架构，其余级移位缓存器是类同于第N级移位缓存器512，所以不另赘述。第(N-1)级移位缓存器511用以提供栅极信号SGn-1，第N级移位缓存器512用以提供栅极信号SGn，第(N+1)级移位缓存器513用以提供栅极信号SGn+1。
第N级移位缓存器512包含上拉单元520、储能单元535、缓冲单元540、第一放电单元550、第二放电单元555、辅助单元570、第一下拉单元560以及第二下拉单元565。上拉单元520电连接于栅极线GLn，用以根据驱动控制电压VQn及第一频率CK1以上拉栅极线GLn的栅极信号SGn。缓冲单元540电连接于第(N-1)级移位缓存器511以接收栅极信号SGn-1，亦即，第N级移位缓存器512是以栅极信号SGn-1作为致能所需的启始频率信号。储能单元535电连接于上拉单元520及缓冲单元540，用来根据栅极信号SGn-1执行充电程序，并据以提供驱动控制电压VQn至上拉单元520。第一放电单元550电连接于储能单元535，用来根据第一频率CK1与门极信号SGn执行放电程序以下拉驱动控制电压VQn。第二放电单元555亦电连接于储能单元535，用来根据栅极信号SGn+1执行放电程序以下拉驱动控制电压VQn至低电源电压Vss。
第一下拉单元560电连接于栅极线GLn，用来根据反相于第一频率CK1的第二频率CK2以下拉栅极信号SGn至低电源电压Vss。第二下拉单元565亦电连接于栅极线GLn，用来根据栅极信号SGn+1以下拉栅极信号SGn至低电源电压Vss。辅助单元570电连接于栅极线GLn与第一放电单元550之间，用来根据第一频率CK1控制栅极线GLn与第一放电单元550之间的辅助电性连结。
在图6的实施例中，缓冲单元540包含缓冲晶体管542，上拉单元520包含第一开关521，储能单元535包含电容536，第一放电单元550包含第二开关551，第二放电单元555包含第三开关556，第一下拉单元560包含第四开关561，第二下拉单元565包含第五开关566，辅助单元570包含第六开关571。缓冲晶体管542包含第一端、第二端与门极端，其中第一端电连接于第(N-1)级移位缓存器511以接收栅极信号SGn-1，栅极端电连接于第一端，第二端电连接于电容536。缓冲晶体管542为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。在另一实施例中，缓冲单元540是包含二极管，二极管的正极端电连接于第(N-1)级移位缓存器511以接收栅极信号SGn-1，而二极管的负极端电连接于电容536。
第一开关521包含第一端、第二端与栅极端，其中第一端用以接收第一频率CK1，栅极端电连接于缓冲晶体管542的第二端，第二端电连接于栅极线GLn。电容536包含第一端与第二端，其中第一端电连接于第一开关521的栅极端，第二端电连接于第一开关521的第二端。第二开关551包含第一端、第二端与门极端，其中第一端电连接于电容536的第一端，栅极端用以接收第一频率CK1作为开关控制信号SCn1，第二端电连接于第一开关521的第二端。第三开关556包含第一端、第二端与门极端，其中第一端电连接于电容536的第一端，栅极端电连接于栅极线GLn+1以接收栅极信号SGn+1作为开关控制信号SCn2，第二端用以接收低电源电压Vss。
第四开关561包含第一端、第二端与门极端，其中第一端电连接于第一开关521的第二端，栅极端用以接收第二频率CK2作为开关控制信号SCn3，第二端用以接收低电源电压Vss。第五开关566包含第一端、第二端与门极端，其中第一端电连接于第一开关521的第二端，栅极端电连接于栅极线GLn+1以接收栅极信号SGn+1作为开关控制信号SCn4，第二端用以接收低电源电压Vss。第六开关571包含第一端、第二端与门极端，其中第一端电连接于第一开关521的第二端，栅极端用以接收第一频率CK1作为开关控制信号SCn5，第二端电连接于第二开关551之第二端。第一开关521至第六开关571是为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。
图7为图6的栅极驱动电路的工作相关信号波形图，其中横轴为时间轴。在图7中，由上往下的信号分别为第一频率CK1、第二频率CK2、栅极信号SGn-1、栅极信号SGn、栅极信号SGn+1、驱动控制电压VQn、开关控制信号SCn1、开关控制信号SCn2、开关控制信号SCn3、开关控制信号SCn4以及开关控制信号SCn5。
如图7所示，于时段T1内，因栅极信号SGn-1由低准位上升至高准位，缓冲晶体管542切换为导通状态使电容536充电，用以提升驱动控制电压VQn至第一高电压Vh1。此时，又因第一频率CK1切换为低准位，且第二频率CK2切换至高准位，亦即开关控制信号SCn1与SCn5均切换为低准位，而开关控制信号SCn3则切换至高准位，所以第二开关551与第六开关571均切换为截止状态，而第四开关561则切换为导通状态以维持栅极信号SGn的低准位。另外，由于栅极信号SGn+1维持在低准位，所以开关控制信号SCn2与SCn4仍维持在低准位，用以使第三开关556与第五开关566保持在截止状态。
于时段T2内，因栅极信号SGn-1由高准位降至低准位，缓冲晶体管542切换为截止状态，使驱动控制电压VQn为浮接电压，又因第一频率CK1切换至高准位，所以可藉由第一开关521的组件电容耦合作用，将驱动控制电压VQn由第一高电压Vh1上拉至第二高电压Vh2，并据以导通第一开关521，将栅极信号SGn由低准位上拉至高准位。此时，第二频率CK2切换为低准位且栅极信号SGn+1维持在低准位，亦即开关控制信号SCn3切换为低准位，且开关控制信号SCn2与SCn4维持在低准位，因此第三开关556、第四开关561及第五开关566均在截止状态。此外，虽然开关控制信号SCn1与SCn5均随第一频率CK1而切换至高准位，但由于驱动控制电压VQn与门极信号SGn均为高准位，所以第二开关551与第六开关571均维持在截止状态。
于时段T3内，第(N+1)级移位缓存器513则利用栅极信号SGn作为致能所需的启始频率信号，而产生高准位的栅极信号SGn+1。此时，因第二频率CK2切换至高准位，即开关控制信号SCn3切换至高准位，所以第四开关561导通使栅极信号SGn下拉至低电源电压Vss。又因栅极信号SGn+1切换至高准位，亦即开关控制信号SCn2与SCn4均切换至高准位，所以第三开关556导通使驱动控制电压VQn下拉至低电源电压Vss，且第五开关566导通使栅极信号SGn下拉至低电源电压Vss。此外，第一频率CK1切换为低准位，即开关控制信号SCn1与SCn5均切换为低准位，所以第二开关551与第六开关571仍维持在截止状态。
于时段T4内，因第二频率CK2切换为低准位，即开关控制信号SCn3切换为低准位，所以第四开关561切换为截止状态。又因栅极信号SGn+1切换为低准位，亦即开关控制信号SCn2与SCn4均切换为低准位，所以第三开关556及第五开关566均切换为截止状态。此外，第一频率CK1切换至高准位，即开关控制信号SCn1与SCn5均切换至高准位，所以第二开关551与第六开关571均切换为导通状态，用以维持驱动控制电压VQn于低准位。请注意，第六开关571是用来在第二开关551的第二端与栅极线SGn之间提供辅助电性连结以提高可靠度，省略第六开关571并不会影响电路正常工作。
于时段T5内，因第一频率CK1切换为低准位，所以第二开关551与第六开关571均切换为截止状态。又因栅极信号SGn+1维持在低准位，亦即开关控制信号SCn2与SCn4均维持在低准位，所以第三开关556及第五开关566均维持在截止状态。此外，第二频率CK2切换至高准位，即开关控制信号SCn3切换至为高准位，所以第四开关561导通使栅极信号SGn下拉至低电源电压Vss。其后，在栅极信号SGn持续低准位的状态下，是周期性地执行上述于时段T4及T5内的电路操作，亦即，第四开关561及第二开关551交互导通以下拉栅极信号SGn及驱动控制电压VQn。所以，藉由第四开关561及第二开关551的交互导通工作模式，可显著降低临界电压漂移，进而提高栅极驱动电路500的可靠度及使用寿命。
图8为本发明第五实施例的栅极驱动电路的示意图。如图8所示，栅极驱动电路600包含复数级移位缓存器，为方便说明，栅极驱动电路600仍只显示第(N-1)级移位缓存器611、第N级移位缓存器612及第(N+1)级移位缓存器613。相较于图6所示的栅极驱动电路500，第(N-1)级移位缓存器611另用以提供启始频率信号STn-1，第N级移位缓存器612还用以提供启始频率信号STn，第(N+1)级移位缓存器613还用以提供启始频率信号STn+1。每一启始频率信号的波形实质上是同于对应栅极信号的波形。相较于图6所示的第N级移位缓存器512，第N级移位缓存器612还包含进位单元580。进位单元580包含第七开关581，是用来根据驱动控制电压VQn及第一频率CK1产生启始频率信号STn馈入至第(N+1)级移位缓存器613。第七开关581包含第一端、第二端与门极端，其中第一端用以接收第一频率CK1，栅极端电连接于电容536的第一端，第二端用以输出启始频率信号STn至第(N+1)级移位缓存器613。第七开关581是为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。此外，缓冲晶体管542的第一端则电连接于第(N-1)级移位缓存器611以接收启始频率信号STn-1。其余级移位缓存器同理类推，除上述外，每一级移位缓存器的内部电连接关系基本上均类同于图6所示的第N级移位缓存器512，而栅极驱动电路600的工作相关信号波形也同于图7所示的信号波形，所以不再赘述。
由上述可知，在本发明栅极驱动电路的移位缓存器的电路工作中，是利用交互下拉运作机制以维持低准位的栅极信号，所以可显著降低晶体管临界电压漂移，进而提高栅极驱动电路的可靠度及使用寿命。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何具有本发明所属技术领域的通常知识者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。