《排阻器.pdf》由会员分享，可在线阅读，更多相关《排阻器.pdf（17页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104103392A43申请公布日20141015CN104103392A21申请号201310123851022申请日20130410H01C13/02200601H05K1/1820060171申请人珠海扬智电子科技有限公司地址519080广东省珠海市唐家湾软件园路1号南方软件园西苑B3四层72发明人曾良才黄湘安74专利代理机构上海专利商标事务所有限公司31100代理人施浩54发明名称排阻器57摘要一种排阻器，包括多个电阻群组以及至少一个第二电阻元件。所述多个电阻群组分别包括多个第一电阻元件，且各个第一电阻元件具有第一电阻值。第二电阻元件与所述多个电阻群组交错配置，其中第。
2、二电阻元件具有相异于第一电阻值的第二电阻值。51INTCL权利要求书2页说明书6页附图8页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书6页附图8页10申请公布号CN104103392ACN104103392A1/2页21一种排阻器，包括多个电阻群组，分别包括多个第一电阻元件，且各该些第一电阻元件具有一第一电阻值；以及至少一第二电阻元件，与该些电阻群组交错配置，其中该至少一第二电阻元件具有相异于该第一电阻值的一第二电阻值。2如权利要求1所述的排阻器，其特征在于，该些电阻群组包括一第一与一第二电阻群组，分别包括二第一电阻元件，其中该第二电阻元件配置于该第一与该第二电阻群组之。
3、间。3如权利要求2所述的排阻器，其特征在于，该些电阻群组更包括一第三电阻群组，包括二第一电阻元件，其中该些第二电阻元件其中之一配置于该第一与该第二电阻群组之间，且该些第二电阻元件其中之另一配置于该第二与该第三电阻群组之间。4如权利要求1所述的排阻器，其特征在于，更包括多个输入引脚，分别耦接该些第一电阻元件以及该至少一第二电阻元件的一端；以及多个输出引脚，分别耦接该些第一电阻元件以及该至少一第二电阻元件的另一端。5如权利要求1所述的排阻器，其特征在于，该至少一第二电阻元件适于耦接至一接地端。6如权利要求1所述的排阻器，其特征在于，该至少一第二电阻元件为一低阻抗导线。7一种排阻器，包括N1个电阻群。
4、组，各该些电阻群组包括2个第一电阻元件，且各该些第一电阻元件具有一第一电阻值，其中N大于或等于1，且为正整数；以及N个第二电阻元件，各该些第二电阻元件与各该些电阻群组交错配置，其中各该些第二电阻元件具有相异于该第一电阻值的一第二电阻值。8如权利要求7所述的排阻器，其特征在于，更包括3N2个输入引脚，分别耦接该些第一电阻元件以及该些第二电阻元件的一端；以及3N2个输出引脚，分别耦接该些第一电阻元件以及该些第二电阻元件的另一端。9一种排阻器，包括至少一电阻群组，其中该至少一电阻群组包括多个第一电阻元件，且各该些第一电阻元件具有一第一电阻值；以及多个第二电阻元件，分别与该至少一电阻群组交错配置，其中。
5、各该些第二电阻元件具有相异于该第一电阻值的一第二电阻值。10如权利要求9所述的排阻器，其特征在于，该至少一电阻群组包括一第一电阻群组，包括二第一电阻元件，其中该第一电阻群组配置于该些第二电阻元件其中之一与其中之另一之间。11如权利要求10所述的排阻器，其特征在于，该至少一电阻群组更包括一第二电阻群组，包括二第一电阻元件，其中该第二电阻群组配置于该其中之另一第二电阻元件与该些第二电阻元件其中之又一之间。12如权利要求9所述的排阻器，其特征在于，更包括多个输入引脚，分别耦接该些第一电阻元件以及该些第二电阻元件的一端；以及权利要求书CN104103392A2/2页3多个输出引脚，分别耦接该些第一电阻。
6、元件以及该些第二电阻元件的另一端。13如权利要求9所述的排阻器，其特征在于，该些第二电阻元件适于耦接至一接地端。14如权利要求9所述的排阻器，其特征在于，该些第二电阻元件分别为一低阻抗导线。权利要求书CN104103392A1/6页4排阻器技术领域0001本发明是有关于一种排阻器，且特别是有关于一种可提升信号传输品质的排阻器。背景技术0002随着制程的演进与技术的进步，如中央处理器（CENTRALPROCESSINGUNIT，CPU）或动态随机存取存储器（DRAM）等电路组件的工作速率也越来越快。对于印刷电路板布局设计（PRINTEDCIRCUITBOARDLAYOUTDESIGN而言，电路组。
7、件的工作速率提升也意味着布局设计的困难度相对的增加。0003电阻是电路设计中经常使用到的基本电子元件。在印刷电路板布局中，电阻可利用单电阻或是排阻的形式来实现。其中，由于单电阻焊盘较大，故在高速信号传输时很容易造成信号的损耗，进而使得信号传输品质降低。此外，相较于排阻而言，使用单电阻也会使得电路布局的走线长度增长，导致印刷电路板的面积增大。0004因此，在高速电路的布局中，一般会采用4输入引脚（PIN）4输出引脚的排阻。此类型的排阻通常包含有4个电阻值相同的电阻元件，藉以提供两组高速信号的信号传输路径，其中由于各个电阻元件之间的距离相当接近，因此可节省电路布局的面积。0005然而，也因为各个电。
8、阻元件之间的距离相当接近，当高速信号传递时，在各个电阻元件所提供的信号传输路径之间也很容易发生串音干扰（CROSSTALK）的问题。此外，对于高速信号而言，在此类型排阻器中并没有完整的接地信号可作为参考。而上述的问题皆会使得高速信号的传输品质降低。发明内容0006有鉴于此，本发明提供一种排阻器，其可有效地提升电路板上的信号传输品质。0007本发明的排阻器包括多个电阻群组以及至少一个第二电阻元件。所述多个电阻群组分别包括多个第一电阻元件，且各个第一电阻元件具有第一电阻值。第二电阻元件与所述多个电阻群组交错配置，其中第二电阻元件具有相异于第一电阻值的第二电阻值。0008在本发明一实施例中，电阻群组。
9、包括第一与第二电阻群组，其中第一与第二电阻群组分别包括二第一电阻元件。该第二电阻元件配置于第一与第二电阻群组之间。0009在本发明一实施例中，电阻群组更包括第三电阻群组，其中第三电阻群组包括二第一电阻元件。该些第二电阻元件其中之一配置于第一与第二电阻群组之间，且第二电阻元件其中之另一配置于第二与第三电阻群组之间。0010在本发明一实施例中，排阻器更包括多个输入引脚以及多个输出引脚。所述多个输入引脚分别耦接第一电阻元件以及第二电阻元件的一端。所述多个输出引脚分别耦接第一电阻元件以及第二电阻元件的另一端。第二电阻元件适于耦接至一接地端。0011本发明的排阻器包括N1个电阻群组以及N个第二电阻元件，。
10、其中N大于或等于1，且为正整数。各个电阻群组包括2个第一电阻元件，且各个第一电阻元件具有第一电阻说明书CN104103392A2/6页5值。各个第二电阻元件与各个电阻群组交错配置，其中各个第二电阻元件具有相异于第一电阻值的第二电阻值。0012在本发明一实施例中，排阻器更包括3N2个输入引脚以及3N2个输出引脚。所述输入引脚分别耦接第一电阻元件以及第二电阻元件的一端。所述输出引脚分别耦接第一电阻元件以及第二电阻元件的另一端。0013本发明的排阻器包括至少一个电阻群组以及多个第二电阻元件。电阻群组包括多个第一电阻元件，且各个第一电阻元件具有第一电阻值。所述多个第二电阻元件分别与电阻群组交错配置，其。
11、中各个第二电阻元件具有相异于第一电阻值的第二电阻值。0014在本发明一实施例中，电阻群组包括第一电阻群组。第一电阻群组包括二第一电阻元件，其中第一电阻群组配置于所述多个第二电阻元件其中之一与其中之另一之间。0015在本发明一实施例中，电阻群组更包括第二电阻群组。第二电阻群组包括二第一电阻元件，其中第二电阻群组配置于其中之另一第二电阻元件与所述多个第二电阻元件其中之又一之间。0016在本发明一实施例中，排阻器更包括多个输入引脚以及多个输出引脚。所述多个输入引脚分别耦接第一电阻元件以及第二电阻元件的一端。所述多个输出引脚分别耦接第一电阻元件以及第二电阻元件的另一端。0017基于上述，本发明实施例提。
12、出一种排阻器，所述的排阻器配置有多个具有不同电阻值的电阻元件，且不同电阻值的电阻元件之间是以交错排列的方式配置于排阻器中。在应用所述排阻器设计电路板的布线结构时，设计者可通过将具有第一电阻值的电阻元件耦接至对应的信号线并且将具有第二电阻值的电阻元件耦接至接地网络的配置方式，使得各组信号线之间的耦合现象被接地信号所屏蔽，进而抑制信号线之间的串音干扰并且使得信号传输的品质提升。0018为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1为本发明一实施例的排阻器的示意图。图2为依照图1的一实施例的排阻器的结构示意图。图3为应用图2的排阻器的电路板的布线结。
13、构示意图。图4为依照图1的另一实施例的排阻器的结构示意图。图5为本发明另一实施例的排阻器的示意图。图6为依照图5的一实施例的排阻器的结构示意图。图7为应用图6的排阻器的电路板的布线结构示意图。图8为依照图5的另一实施例的排阻器的结构示意图。【符号说明】10、10电路板100、200、200_1200_3、400、500、600、600_1600_7、800排阻器110、210_1、210_2、410_1、410_2、410_3、510、610、810_1、810_2电阻群组112、212_1212_4、412_1412_6、512、612_1、612_2、812_1812_4第一电阻元件说明书。
14、CN104103392A3/6页6120、220、420_1、420_2、520、620_1、620_2、820_1820_3第二电阻元件GND接地端IP输入引脚OP输出引脚TL信号线TLP信号线对VIA贯孔具体实施方式0019本发明实施例提出一种排阻器，所述的排阻器配置有多个具有不同电阻值的电阻元件，且不同电阻值的电阻元件之间是以交错排列的方式配置于排阻器中。在应用所述排阻器设计电路板的布线结构时，设计者可通过将具有第一电阻值的电阻元件耦接至对应的信号线并且将具有第二电阻值的电阻元件耦接至接地网络的配置方式，使得各组信号线之间的耦合现象被接地信号（GROUNDSIGNAL）所屏蔽，进而抑制信。
15、号线之间的串音干扰并且使得信号传输的品质提升。为了使本揭露的内容更容易明了，以下特举实施例作为本揭露确实能够据以实施的范例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。0020图1为本发明一实施例的排阻器的示意图。请参照图1，排阻器100包括多个电阻群组110以及至少一个第二电阻元件120。电阻群组110中包括多个第一电阻元件112，且各个第一电阻元件112具有第一电阻值。第二电阻元件120与电阻群组110交错配置，并且第二电阻元件120具有相异于第一电阻值的第二电阻值。0021更具体地说，在排阻器100中，每N1个电阻群组110会对应配置有N个第二电。
16、阻元件120，并且各个第二电阻元件120会与电阻群组110相互交错排列，其中N为正整数，且其数值可根据设计需求而更动。亦即，在排阻器100中，每两个电阻群组110之间即配置有一个第二电阻元件。0022举例来说，以每个电阻群组110中包括2个第一电阻元件112为例，若N1，则排阻器100会包括5个电阻元件112与120，其中各个电阻元件112与120由上至下（相对于图式所绘示的方向）的排列顺序为112112120112112；若N2，则排阻器100会包括8个电阻元件112与120，其中各个电阻元件112与120由上至下的排列顺序为112112120112112120112112，其余配置皆可以此。
17、类推。0023为了更进一步地说明本发明实施例，图2为依照图1的一实施例的排阻器的结构示意图，图3为应用图2的排阻器的电路板的布线结构示意图。0024请先参照图2，排阻器200包括电阻群组210_1与210_2以及第二电阻元件220，其中电阻群组210_1与210_2分别包括两第一电阻元件212_1212_2与212_3212_4。此外，排阻器200还包括多个用以与外部电路相互耦接的输入引脚（PIN）IP与输出引脚OP，其中各个输入引脚IP分别耦接第一电阻元件212_1212_4及第二电阻元件220的一端，且各个输出引脚OP分别耦接第一电阻元件212_1212_4及第二电阻元件220的另一端。换。
18、言之，在本实施例的配置下，排阻器200具有5引脚输入5引脚输出的结构。0025从排阻器200的具体应用观点来看，请同时参照图2与图3，电路板10的布线结构说明书CN104103392A4/6页7包括信号线对TLP、贯孔VIA、接地端GND、排阻器200_1200_3以及其他电子元件（例如电容器、电感器或电晶体等）（未绘示）。在本实施例中，电路板10例如为具有双层板结构的印刷电路板。每一信号线对TLP包括两条信号线TL，其中一个信号线对TLP可用以传递一组传输信号。贯孔VIA与接地端GND会相互电性连接以形成一接地网络，其中所述接地网络提供一接地信号作为电路板10上各个传输信号的参考。此外，排阻。
19、器200_1200_3为图2所示的排阻器200在电路板10上的实体布线结构。0026详细而言，设计者可根据需求而选用具有特定且非零的电阻值的电阻元件作为各个排阻器200_1200_3中的第一电阻元件212_1212_4，并且选用电阻值实质上等于0欧姆的电阻元件作为各个排阻器200_1200_3中的第二电阻元件220。在实际的应用中，第二电阻元件220可利用低阻抗导线来实现，但本发明不以此为限。0027此外，应注意的是，本领域通常知识者应可了解电阻值实质上等于0欧姆是指电阻值趋近于一甚小的数值，使得第二电阻元件220的两端可视为互相短路连接，而并非指第二电阻元件220的电阻值完全等于0。0028。
20、在电路板10中，各个排阻器200_1200_3的第一电阻元件212_1212_4会分别通过对应的输入引脚IP与输出引脚OP耦接对应的信号线TL，藉以提供具有特定电阻值的信号传输路径。其中，一个电阻群组（如210_1或210_2）可作为一组传输信号的信号传输路径。另外，各个排阻器200_1200_3的第二电阻元件220会分别通过对应的输入引脚IP与输出引脚OP耦接邻近的贯孔VIA或接地端GND，以共同耦接至接地网络。0029根据上述的配置，由于在各个排阻器200_1200_3中，每一组传输信号之间皆会间隔一个可视为短路到接地网络的第二电阻元件220，使得每一组传输信号之间的耦合现象会受到第二电阻。
21、元件220上的接地信号所屏蔽，进而抑制了传输信号之间的串音干扰。此外，在排阻器200_1200_3中，每一组传输信号都可利用相邻的第二电阻元件220上的接地信号作为参考，使得传输信号较不易产生失真（DISTORTION）的现象。再者，相较于传统的4输入引脚4输出引脚的排阻器而言，由于本实施例的排阻器200仅增加了一个电阻元件，因此整体的体积并不会与传统的排阻器有太大的差异。0030应注意的是，图3所绘示的电路板10的布线结构仅为示意本发明实施例的排阻器200的应用，其中电路板10上的各个电子元件间的相对配置实际上会根据电路设计者的设计考量而有所更动，本发明不以此为限。0031图4为依照图1的另。
22、一实施例的排阻器的结构示意图。请参照图4，排阻器400包括电阻群组410_1410_3以及第二电阻元件420_1与420_2，其中电阻群组410_1410_3分别包括两第一电阻元件412_1412_2、412_3412_4以及412_5412_6。此外，排阻器400同样包括多个输入引脚IP与输出引脚OP，其中各个输入引脚IP分别耦接第一电阻元件412_1412_6及第二电阻元件420_1与420_2的一端，且各个输出引脚OP分别耦接第一电阻元件412_1412_6及第二电阻元件420_1与420_2的另一端。0032相较于图2的排阻器200而言，本实施例的排阻器400具有8引脚输入8引脚输出的。
23、结构。除此之外，排阻器400在结构上与应用上的特性皆与排阻器200大致相同，故相同或相似部分请参照前述实施例，于此不再重复赘述。0033根据图2与图4实施例所教示的内容，图1实施例所绘示的排阻器100的多种实施态样已经被充分地支持。于本领域具有通常知识者应可自图1至图3实施例而自行推知说明书CN104103392A5/6页8其他不同引脚数目的排阻器架构，本发明并不仅限于上述实施例所示的实施态样。0034图5为本发明另一实施例的排阻器的示意图。排阻器500包括至少一个电阻群组510以及多个第二电阻元件520。电阻群组510中包括多个第一电阻元件512，且各个第一电阻元件512具有第一电阻值。第二。
24、电阻元件520与电阻群组510交错配置，并且第二电阻元件520具有相异于第一电阻值的第二电阻值。0035更具体地说，在排阻器500中，每N个电阻群组510会对应配置有N1个第二电阻元件520，并且各个第二电阻元件520会与电阻群组510相互交错排列。亦即，在排阻器500中，每两个第二电阻元件520之间即配置有一个电阻群组510。0036举例来说，以每个电阻群组510中包括2个第一电阻元件512为例，若N1，则排阻器500会包括4个电阻元件512与520，其中各个电阻元件512与520由上至下（相对于图式所绘示的方向）的排列顺序为520512512520；若N2，则排阻器500会包括7个电阻元件。
25、512与520，其中各个电阻元件512与520由上至下的排列顺序为520512512520512512520，其于配置皆可以此类推。0037为了更进一步地说明本发明实施例，图6为依照图5的一实施例的排阻器的结构示意图，图7为应用图5的排阻器的电路板的布线结构示意图。0038请先参照图6，排阻器600包括电阻群组610以及第二电阻元件620_1与620_2，其中电阻群组610包括两第一电阻元件612_1与612_2。此外，排阻器400还包括多个用以与外部电路相互偶接的输入引脚IP与输出引脚OP，其中各个输入引脚IP分别耦接第一电阻元件612_1与612_2以及第二电阻元件620_1与620_2的。
26、一端，且各个输出引脚OP分别耦接第一电阻元件612_1与612_2及第二电阻元件620_1与620_2的另一端。换言之，在本实施例的配置下，排阻器600具有4引脚输入4引脚输出的结构。0039从排阻器600的具体应用观点来看，请同时参照图6与图7，电路板10的布线结构包括信号线TL、贯孔VIA、接地端GND、排阻器600_1600_7以及其他电子元件（例如电容器、电感器或电晶体等）（未绘示）。在本实施例中，电路板10与前述图3实施例的电路板10大致相同，两者间的差异仅在于所应用的排阻器类型不同，故相同或相似的部分请参照上述实施例的说明，于此不再赘述。此外，排阻器600_1600_7为图6所示的。
27、排阻器600在电路板10上的实体布线结构。0040详细而言，设计者可根据需求而选用具有特定且非零的电阻值的电阻元件作为各个排阻器600_1600_7中的第一电阻元件612_1与612_2，并且选用电阻值实质上等于0欧姆的电阻元件作为各个排阻器600_1600_7中的第二电阻元件620。0041在电路板10中，各个排阻器600_1600_7的第一电阻元件612_1与612_2会分别通过对应的输入引脚IP与输出引脚OP耦接对应的信号线TL，藉以提供具有特定电阻值的信号传输路径。其中，一个电阻群组（如610）可作为一组传输信号的信号传输路径。另外，各个排阻器600_1600_7的第二电阻元件620_。
28、1与620_2会分别通过对应的输入引脚IP与输出引脚OP耦接邻近的贯孔VIA或接地端GND，以共同耦接至接地网络。0042根据上述的配置，由于在各个排阻器600_1600_7中，每一组传输信号的两侧都配置有可视为短路到接地网络的第二电阻元件620_1与620_2，使得各个排阻器600_1600_7所对应的传输信号之间的耦合现象会受到第二电阻元件620_1与620_2上的接地信号所屏蔽，进而抑制了传输信号之间的串音干扰。此外，在排阻器600_1600_7中，每一说明书CN104103392A6/6页9组传输信号都可利用相邻的第二电阻元件620_1与620_2上的接地信号作为参考，使得传输信号较不。
29、易产生失真（DISTORTION）的现象。0043应注意的是，图7所绘示的电路板10的布线结构仅为示意本发明实施例的排阻器600的应用，其中电路板10上的各个电子元件间的相对配置实际上会根据电路设计者的设计考量而有所更动，本发明不以此为限。0044图8为依照图5的另一实施例的排阻器的结构示意图。请参照图8，排阻器800包括电阻群组810_1与810_2以及第二电阻元件820_1820_3，其中电阻群组810_1与810_2分别包括两第一电阻元件812_1812_2以及812_3812_4。此外，排阻器400同样包括多个输入引脚IP与输出引脚OP，其中各个输入引脚IP分别耦接第一电阻元件812_。
30、1812_4及第二电阻元件820_1820_3的一端，且各个输出引脚OP分别耦接第一电阻元件812_1812_4及第二电阻元件820_1820_3的另一端。0045相较于图6的排阻器600而言，本实施例的排阻器800具有7引脚输入7引脚输出的结构。除此之外，排阻器800在结构上与应用上的特性皆与排阻器600大致相同，故相同或相似部分请参照前述实施例，于此不再重复赘述。0046根据图6与图8实施例所教示的内容，图5实施例所绘示的排阻器500的多种实施态样已经被充分地支持。于本领域具有通常知识者应可自图5至图8实施例而自行推知其他不同引脚数目的排阻器架构，本发明并不仅限于上述实施例所示的实施态样。。
31、0047综上所述，本发明实施例提出一种排阻器，所述的排阻器配置有多个具有不同电阻值的电阻元件，且不同电阻值的电阻元件之间是以交错排列的方式配置于排阻器中。在应用所述排阻器设计电路板的布线结构时，设计者可通过将具有第一电阻值的电阻元件耦接至对应的信号线并且将具有第二电阻值的电阻元件耦接至接地网络的配置方式，使得各组信号线之间的耦合现象被接地信号所屏蔽，进而抑制信号线之间的串音干扰并且使得信号传输的品质提升。0048虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定的为准。说明书CN104103392A1/8页10图1说明书附图CN104103392A102/8页11图2说明书附图CN104103392A113/8页12图3说明书附图CN104103392A124/8页13图4说明书附图CN104103392A135/8页14图5说明书附图CN104103392A146/8页15图6说明书附图CN104103392A157/8页16图7说明书附图CN104103392A168/8页17图8说明书附图CN104103392A17。