多级抽选过滤器 【技术领域】
本发明涉及用于对输入的模拟信号进行附加抽样(oversample)的A/D转换器中的抽选过滤器。更具体的，本发明涉及一种多级抽选过滤器，其利用级连的梳状滤波器和一零插入过滤器以提供阻带内的高衰减，从而有效地抑制量化噪声和衰减带外噪声，并提供通带和阻带之间的陡峭过渡。
背景技术
在音频设计和不同类型的信号处理中，通常在—以远高于奈奎斯特速率的速率对信号进行抽样的A/D转换器中才使用A/D调制器，以便获得一高分辨率的A/D转换器，因为众所周知，奈奎斯特速率A/D转换器的分辨率受来自该A/D调制器的数字部分的噪音注入的限制，该噪音被混叠进入通带。此外，奈奎斯特速率A/D转换器要求有效的反混叠过滤器、高性能的抽样、保持电路和无颤动的定时。
以远高于奈奎斯特速率地速率对模拟输入信号进行抽样的A/D调制器被称为附加抽样A/D调制器。尽管已知有不同类型的附加抽样A/D调制器，但一种广为使用的附加抽样A/D调制器为德尔塔-西格马(delta-sigma)调制器。通常使用该delta-sigma调制器是因为其可采用相对简单且具有高耐受性的模拟元件实现，且同时由于该delta-sigma调制器通常采用一位量化而保持良好的线性。
在该A/D转换器中，该A/D调制器以远高于奈奎斯特速率的速率对模拟信号进行附加抽样，从而形成短的数字字，该抽选器输入这些短字，并以奈奎斯特速率对它们进行下抽样(down sample)以形成较长字的输出。本专业技术人员熟知并理解在奈奎斯特速率下的信号处理，因此这里不再详细描述，然而应当理解，奈奎斯特速率是用于被抽样信号的截止频率的两倍。
因为附加抽样A/D调制器的抽样速率需要复杂的电路来进行信号处理，因此，为提供一能够被更容易地进行处理的抽样速率，通常要由一抽选过滤器对来自该A/D调制器的位流进行抽选。该抽选的下抽样阶D为下抽样频率Fs与奈奎斯特频率Fn的比值。对于使用一附加抽样A/D调制器的A/D转换器，为避免在该A/D转换器前端使用一反混叠模拟滤波器，该抽选过滤器应能够在通带和阻带之间进行陡峭过渡。此外，该抽选过滤器还应抑制或衰减噪声。
典型地，该抽选过滤器必需抑制或衰减两种类型的噪声。这两种类型的噪声为量化噪声和带外噪声或信号。量化噪声由A/D调制器在将模拟输入转换为数字输出的过程中产生，且本专业技术人员将其看作一误差信号。通常，在基带位置，量化噪声非常小，而在高于基带的较高频带内，量化噪声会变得非常严重。带外噪声和信号是在所选频率范围之外的频率处产生的信号，该所选频率范围内的模拟信号被转换为一数字信号。
为满足该抽选过滤器中的这些标准，单级有限脉冲响应过滤器(FIR)或单级无限脉冲响应过滤器(IIF)会显得非常复杂且难以实现。在1990年5月的IEEE论文集ISCAS’90，pp3279-3282，名称为“使用两极四阶调制器的附加抽样的delta-sigma转换器电路”中，Karema等人提出了一种多级、多速率抽选过滤器作为实现该抽选过滤器的有效方式。
Karema等人公开了一种两级抽选过滤器。该抽选过滤器的第一级使用了长度为D0、D0+1或D0+2的级连梳状滤波器，用于附加抽样位流达2Fn或4Fn的抽选。本专业技术人员都会理解，长度D0是第一级的下抽样阶，通常等于D/4或D/2。如上所述，D代表该抽选总的下抽样阶，等于Fs与Fn的比值。该级连梳状滤波器相对比较简单且提供阻带内的衰减。该抽选过滤器的第二级为四分之一谱带或半谱带过滤器，其对阻带的限制相对较少，但要求陡峭的过渡。该抽选过滤器的第二级实现起来比第一级更复杂。
尽管已知的抽选过滤器在阻带范围内提供了一定量的衰减，在通带和阻带之间的过渡具有一定的陡峭性，但与现有技术相比，在阻带范围内仍需更大的衰减，在通带和阻带之间的过渡需要更加陡峭。此外，还要求以非常有效的方式实现该抽选过滤器，以降低该抽选过滤器在集成电路中所需的硅面积。
【发明内容】
根据本发明，一抽选器被用作一在该抽选过滤器的阻带具有高衰减且在其阻带和通带之间能够陡峭过渡的过滤器。实现该抽选器的过滤器所具有的阻带内高衰减及阻带和通带之间陡峭过渡的特性被用于防止在由该抽选器对自A/D调制器的高抽样率输出进行下抽样之后，量化噪声和带外噪声或信号混叠返入基带。
根据本发明，一抽选器包括一零插入过滤器，其具有一输入和输出，其中，该输入形成该抽选过滤器的一个输入。该零插入过滤器的输入为一以1.28MHz附加抽样的1比特输入流。该零插入过滤器的输出为一抽样率为1.28MHz的6位字。该零插入过滤器的输出与四个级连的梳状过滤器连接，所述梳状过滤器具有一第一累加级和第二级，该第二级具有第一微分电路部分和第二微分电路部分，所述第一级具有一输入和输出，该输入与所述零插入过滤器的输出连接，所述第一微分电路部分具有一输入和输出，该输入与所述第一级的输出连接，且所述第二微分电路部分具有一输入和输出，该输入与所述第一微分电路部分的输出连接。在第一累加级中进行因子为32的下抽样以提供抽样率为40KHz的31位字。在第二级的第一微分电路部分中进行因子为2的下抽样以提供抽样率为20KHz的31位字。第二级的第二微分电路部分的输出是抽样率为20KHz的26位字。一频率整形过滤器具有一输入和输出，该输入与所述第二微分电路部分的输出连接，其执行26位加法和减法以提供16位的输出，用于形成该抽选过滤器的输出。
根据本发明的另一方面，所述零插入过滤器包括一串行移位寄存器和一加法器。该串行移位寄存器被实现为一四相延迟线，用以降低在该串行移位寄存器中，一给定延迟时间周期数所需的存储单元数。在用于串行移位寄存器的四相延迟线中，有若干存储单元，其被依次分为3个存储单元为一组的若干组。在每三个存储单元的一组之后，放置一自由存储单元。四个互不重叠的时针信号CLK0、CLK1、CLK2、CLK3分别被提供给该每个存储单元和所述自由存储单元。通过采用四相延迟线而不是更为通用的两相延迟线来实现该串行移位寄存器，可大大降低实现该串行移位寄存器所需的集成电路的面积，其中所述两相延迟线在每个存储单元之间包括一自由存储单元。
【附图说明】
图1A所示为根据本发明的包括一零插入过滤器、级连梳状过滤器和一频率整形过滤器的抽选过滤器的方框图。
图1B为示出根据本发明的图1A的抽选过滤器的传递函数的方框图。
图2所示为根据本发明的一适用的零插入过滤器的方框图。
图3A为根据本发明的级连梳状过滤器的第一级的信号流程图。
图3B为根据本发明的级连梳状过滤器的第二级的第一部分的信号流程图。
图3C为根据本发明的级连梳状过滤器的第二级的第二部分的信号流程图。
图4为根据本发明的频率整形过滤器的信号流程图。
图5为根据本发明的抽选过滤器响应于来自第三阶A/D调制器的4KHz信号的输出表。
【具体实施方式】
本专业普通技术人员将会意识到本发明的以下描述仅用于示例的目的而决不是限定性的。本专业技术人员会容意地联想到本发明其它一些实施例。
根据本发明，这里公开了一种适合于和A/D转换器中的附加抽样A/D调制器一起使用的抽选器。该抽选器被用作一在该抽选过滤器的阻带具有高衰减且在其阻带和通带之间可陡峭过渡的过滤器。根据本发明，实现该抽选器的过滤器所具有的阻带内高衰减和在阻、通带之间可陡峭过渡的特性被用于防止在由该抽选器对自A/D调制器的高抽样率输出进行下抽样之后，量化噪声和带外噪声或信号混叠返入基带。
现在转到图1A和1B，其示出根据本发明的抽选过滤器10的方框图。在抽选过滤器10中，被以1.28MHz的频率抽样并从A/D调制器输出的数字信号Fs被送进一零插入过滤器12。零插入过滤器12的输出被以1.28MHz的频率输入到级连梳状过滤器14。当该数字信号经过该级连梳状过滤器14时，该数字信号被下抽样至20KHz。该级连梳状过滤器14的输出被送进一频率整形过滤器16。该频率整形过滤器的输出为一频率为奈奎斯特频率的数字信号Fn。由于附加抽样频率Fs为1.28MHz而奈奎斯特频率Fn为20KHz，所以该抽选过滤器10的抽选阶为64。该零插入过滤器12、级连梳状过滤器14和频率整形过滤器16共同形成该抽选过滤器10的过滤器特性。
该零插入过滤器12被用于提供在阻带和通带之间更陡峭的过渡。该零插入过滤器12通过在截止频率周围增加零点来实现通带和阻带之间更加陡峭的过渡。由该零插入过滤器12所提供的附加零点使该过滤器在截止频率周围获得凹槽。根据本发明，该该零插入过滤器12的传递函数可表示如下：H(Z)Πi=0mZ-M1]]>为获得高于90dB的动态范围，可对该零插入过滤器12的传递函数的参数进行如下选择：m＝3、M0＝51、M1＝37、M2＝29、M3＝20。相应地，该传递函数可由下式来表示：
(1+Z-51)(1+Z-37)(1+Z-29)(1+Z-20)
该零插入过滤器12的传递函数的实现示于图2。该零插入过滤器12包括一138位串行移位寄存器18和一加法器20。加法器20的6位输出作为该零插入过滤器12的输出。根据本发明，138位串行移位寄存器18被实现为一四相延迟线，以降低在该138位串行移位寄存器中一给定延迟时间周期数所需的存储单元数。应当理解，本专业普通技术人员还知晓该零插入过滤器12的其它实现方式。
在用该138位串行移位寄存器18的四相延迟线中，有138个存储单元，标号为Z0至Z-137。这138个存储单元依次被分成每三个存储单元22-1、22-2和22-3一组。该每三个存储单元22-1、22-2和22-3的一组之后，设置一自由存储单元24，标号为X。(在单元Z-137之后没有自由存储单元X，因为数据被从该存储寄存器18移出。)四个不重叠的时针信号CLK0、CLK1、CLK2、CLK3分别被提供给该每个存储单元22-3、22-2和22-1和所述自由存储单元。通过采用四相延迟线而不是更为通用的两相延迟线来实现该138位串行移位寄存器18，可大大降低实现该138位串行移位寄存器18所需的集成电路的面积，其中所述两相延迟线在每个存储单元之间包括一自由存储单元。
在该移位寄存器18的操作过程中，四个互不重叠的时针信号CLK0、CLK1、CLK2、CLK3分别被提供给该存储单元22-3、22-2和22-1和自由存储单元24。首先，CLK0信号将存储单元22-3的内容移入自由存储单元24。接着，CLK1信号将存储单元22-2的内容移入存储单元22-3。接着，CLK2信号将存储单元22-1的内容移入存储单元22-2。最后，CLK3信号将自由存储单元24的内容移入存储单元22-1。在加法器20中对与相应的存储单元22-1、22-2和22-3有关的位b0、b20、b29、b37、b49、b51、b57、b66、b71、b80、b86、b88、b100、b108、b117和b137求和，以获得该零插入过滤器12的六位输出，图中示出了作为示例的与标号为Z0的存储单元相关的b0位。
级连梳状过滤器14的传递函数可表示如下：H(Z)=Πi=0n1-Z-N11-Z-1]]>为获得高于90dB的动态范围，可对该四个梳状过滤器14的传递函数的参数进行如下选择：n＝3、N0＝64，且N1＝N2＝N3＝96。N0＝64，意味着第一梳状过滤器的长度为64，N1＝N2＝N3＝96，意味着第二、第三和第四梳状过滤器的长度均为96。应该知道，该四个级连梳状过滤器的长度每一个都远大于以前所采用的梳状过滤器的长度D0。根据本发明，该梳状过滤器14的实现分为两极14-1和14-2。
该级连梳状过滤器14的第一级14-1实现该级连梳状过滤器14的传递函数的分母，其输入为零插入过滤器12的6位输出。一执行频率为1.28MHz的31位模数累加器实现以下表达式：1(1-Z-1)4]]>
图3A示出实现第一级14-1的信号流程图。在该信号流程图中，信号抽样延迟由Z-1表示。在本技术领域中，图3A所示的第一级14-1的信号流程图的其它不同的电路实现方式是众所周知的，这里将不再进行描述，以免使对本发明的讲解过于复杂并掩盖本发明。第一级14-1的输出为32位字，其被进行因子为32的下抽样，以便每第32位字被选作该第二级14-2的一个输入。
该级连梳状过滤器14的第二级14-2实现该级连梳状过滤器14的传递函数的分子，其被分成两个部分14-2-1和14-2-2。由于该级连梳状过滤器14的第一级14-1和第二级14-2之间的下抽样，该级连梳状过滤器14的第二级14-2的第一部分14-2-1以40KHz的频率对31位进行操作。该级连梳状过滤器14的第二级14-2的第一部分14-2-1可实现以下表达式：
(1-Z-3)(1-Z-3)(1-Z-3)
图3B示出实现第二级14-2的第一部分14-2-1的信号流程图。在该信号流程图中，信号抽样延迟由Z-1表示。在本技术领域中，图3B所示的第二级14-2的第一部分14-2-1的信号流程图的其它不同的电路实现方式是众所周知的，这里将不再进行描述，以免使对本发明的讲解过于复杂并掩盖本发明。
该级连梳状过滤器14的第二级14-2的第一部分14-2-1的输出为31位字，其被进行因子为2的下抽样，使得每第32位字被选作该级连梳状过滤器14的第二级14-2的第二部分14-2-2的一个输入。该第二级14-2的第二部分14-2-2以20KHz的频率对31位进行操作。该级连梳状过滤器14的第二级14-2的第二部分14-2-2可实现以下表达式：
(1-Z-1)
图3C示出实现该第二级14-2的第二部分14-2-2的信号流程图。在该信号流程图中，信号抽样延迟由Z-3表示。在本技术领域中，图3C所示的第二级14-2的第二部分14-2-2的信号流程图的其它不同的电路实现方式是众所周知的，这里将不再进行描述，以免使对本发明的讲解过于复杂并掩盖本发明。
已知级连梳状过滤器或者采用长度较长的梳状过滤器都能提高一滤波器的阻带内的衰减，并改进在通带和阻带之间过渡的陡峭程度。然而，与上述采用其后跟随一半谱带或四分之一谱带过滤器的相同长度如D0、D0+1或D0+2的梳状过滤器的已有技术不同，本发明的级连梳状过滤器14采用更长的长度，大约为D至2D，而且没有附加的半谱带或四分之一谱带过滤器。根据本发明的级连梳状过滤器14中的梳状过滤器可以具有相同的长度或不同的长度。
该频率整形过滤器16以20KHz的频率对26位输入进行操作，该输入来自该级连梳状过滤器14的第二级14-2的第二部分14-2-2的输出。该频率整形过滤器16执行26位加减运算以形成20KHz的16位输出。该频率整形过滤器16完成以下传递函数：H(Z)=(1-Z-1)(1-0.5Z-1)(1-(1-2-5)Z-1)(1+0.5Z-1)]]>
图4示出实现该频率整形过滤器16的信号流程图。在本技术领域中，图4所示的频率整形过滤器16的信号流程图的其它不同的电路实现方式是众所周知的，这里将不再进行描述，以免使对本发明的讲解过于复杂并掩盖本发明。
在图5中，示出了根据本发明的抽选过滤器10响应于来自第三阶A/D调制器的4KHz信号的输出。由图5所示的输出频谱，通过在整个基带范围内集成该噪声，可确定信噪比为93dB。
尽管已示出并描述了本发明的实施例和应用，但对本专业技术人员来说，在不脱离本发明构思的情况下，可进行比以上所述更多的改进。然而本发明仅由后附的权利要求的精神所限定。