液晶显示设备、液晶显示设备驱动方法以及液晶投影装置 【技术领域】
本发明涉及液晶显示设备和驱动该液晶显示设备的方法以及液晶投影装置，具体而言，涉及一种液晶显示设备和驱动该液晶显示设备的方法以及液晶投影装置，其中子帧的视频信号被制成相对于像素矩阵的计数器电极的电势具有预定极性的视频信号。
背景技术
液晶显示设备是一种电子显示设备。具有有源矩阵型液晶显示设备及高性能显示质量的液晶显示设备通常用作PC的监视器和投影仪的液晶显示设备。在有源矩阵型液晶显示设备中，在象素中分别提供了作为有源设备的TFT(薄膜晶体管)(下面称为象素TFT)，从而构成液晶板。
使用多晶硅TFT作为有源矩阵型液晶显示设备的TFT具有出众的优点，即一部分外围电路可以与象素TFT同时形成在玻璃衬底上。
由于该出众的优点，许多使用多晶硅TFT的液晶板被用于要求小型化及高清晰度的液晶显示设备中。
特别地，在用于投影仪的液晶显示设备中，对于该投影仪需要在对角尺寸小于等于1英寸(2.54cm)的液晶显示设备中具有大于等于1024×768象素的高清晰度，则仅能够使用那些具有使用了多晶硅TFT的液晶板的液晶显示设备。
为了在对角尺寸约为100英寸的屏幕上放大并投影小图像，投影仪的液晶显示设备需要高画面质量。画面质量地这个等级高于或等于PC的液晶显示设备。为了得到高画面质量，必须增加亮度和对比度。
通常为了驱动液晶设备，使用A.C.驱动，其中施加到象素的电压的极性每帧都在变化。根据A.C.驱动，有可能避免当D.C.电压施加到液晶微粒时发生的缺点。
通常，在用于投影仪的液晶显示设备中使用的A.C.驱动是门线反向驱动。这个门线反向驱动是这样一种驱动方法，其中施加到门线的电压的极性在液晶象素矩阵的每相隔行上交替改变，并且其极性在多帧中反向。
根据该驱动方法，提供了以下优点，即可以减少闪烁，并且由于象素TFT中的漏电流引起的纵向(色度亮度)串扰也可以得到减少。
然而，如果液晶显示设备是通过使用门线反向驱动方法操作的，则向属于在象素矩阵内前面驱动的特定门线的象素而施加的视频信号在极性上与向属于随后驱动的门线的象素而施加的视频信号不同。于是，在象素电极之间生成大的横向电场。这种情况中的横向电场表示在象素电极沿玻璃衬底或液晶层延伸的方向上生成的电场。
横向电场干扰象素边界部分中的液晶微粒的定向，从而导致漏光。如果发生了漏光，则对比度被显著减少并且画面质量降低。
作为用于避免生成上述横向电场的方法，迄今为止，不透光的金属等被安排在发生上述漏光的部分，以防止漏光，从而防止对比度降低。
提供上述金属等减少了象素面积并减少了孔径比。因此，在用于要求高清晰板(象素间距小于30μm)的投影仪的液晶显示设备中，使用金属等以避免生成横向电场成为了重要的问题。
另一种用于避免生成横向电场的方法是帧反向驱动方法。
这种帧反向驱动方法是这样一种驱动方法，其中提供给象素矩阵内部的所有象素的视频信号(以后称为象素信号)的所有极性都被设置为互相相同，并且极性每帧反向。
对于一个例子给出下面的说明，在该例子中使用多晶硅TFT作为象素TFT的液晶显示设备是通过利用帧反向驱动方法而驱动的。
图1显示了使用多晶硅TFT作为象素TFT的液晶显示设备的结构。该液晶显示设备被构造为，象素PEij中的象素TFT(a)、存储电容(b)和象素电极(c)分别排列在纵向分布的数据线Dj(j是1，2，……，n之一)和横向分布的门线Gi(i是1，2，……，m之一)之间的交叉部分，以形成矩阵。数据驱动电路112和门驱动电路114排列在象素矩阵116的外围。数据驱动电路112是用于驱动数据线的电路，门驱动电路114是用于驱动门线的电路。
数据驱动电路112包括开关阵列119g(g是1，2，……，P之一，P是块的数目)和扫描电路121，每一开关阵列119g用于将分别通过6条视频信号布线(下面称为象素信号线)S1至S6提供的象素信号单独采样到相应的六条数据线，扫描电路用于将开/关控制信号SPg分别提供给开关阵列119g。换言之，数据驱动电路112中每一开关阵列119g都由六个模拟开关组成，并且每一开关阵列119g都用于实现块分割驱动，以对通过六条象素信号线S1至S6提供的六个象素信号分别同时采样，六个模拟开关作为一个单元，即一个块。
图2和图3中显示了当用于投影仪的上述液晶显示设备受帧反向驱动支配时的时序图。图2是在一个帧内写入象素信号时的时序图，其中每一象素信号都相对于象素矩阵中的象素的计数器电极电势Vcom具有为正的极性；图3是在一个帧内写入象素信号时的时序图，其中每一象素信号都相对于象素矩阵中的象素的计数器电极电势Vcom具有为负的极性。
在图2和图3中，DCLK1和DCLK2分别是提供给构成扫描电路121的移位寄存器(未显示)的控制时钟脉冲。控制时钟脉冲DCLK2是通过将控制时钟脉冲DCLK1反向而得到的。SPg-1、SPg和SPg+1分别是从扫描电路121中的移位寄存器中生成的开/关控制信号，控制时钟脉冲DCLK1和DCLK2被提供至该移位寄存器。
通过象素信号布线S1至S6提供的象素信号分别由开关阵列119g采样，开关阵列119g被与开/关控制信号SPg一致地分别转向开/关，以将象素信号输出至相应的六条数据线，从而用于象素显示。
日本已公开的专利申请JP10-197894公开了一种驱动方法，其中当液晶显示设备中用于切换的TFT实现块分割驱动的性能不好时，块中包括的数据线的数目增加，以实现高速操作。
另外，在日本公开的专利申请JP 2001-228457 A中描述了制造多晶硅FET的一种方法，以及用于改变结构以得到帧反向驱动的高速操作的一项技术。
如上所述，在显示象素中使用的数据线上的象素信号的极性在至少一个帧时间周期内是互相相等的。
因此，如果执行了上述帧反向驱动，则施加到所有数据线的象素信号的平均值依赖于象素信号而强烈波动。平均值的波动通过寄生电容及计数器电极导致耦合至数据线的门线的电势波动。结果存在技术问题，即生成横向串扰。
另外，由于在一个帧(子帧)内施加到数据线的象素信号的平均值也依赖于象素信号而波动，所以存在技术问题，即生成纵向串扰。
【发明内容】
本发明的一个目的是提供一种液晶显示设备和一种驱动该液晶显示设备的方法，以及一种液晶投影装置，在它们的每一个中，现有的帧反向驱动中生成的横向串扰和纵向串扰可以大大减少。
根据本发明的第一个方面，一种液晶显示设备驱动方法，其中液晶显示设备包括：具有象素的象素矩阵，象素包括门线、与门线正交放置的数据线、放置在长度方向及交叉方向上排列的门线和数据线间的交叉处的象素晶体管；数据驱动电路，用于在每一水平时间周期，从对应于第一象素时间周期的视频信号直至对应于最终象素时间周期的视频信号将视频信号提供至不同的数据线；门驱动电路，用于在每一水平时间周期将门信号提供至对应的门线；其上形成了数据驱动电路和门驱动电路的矩阵衬底；夹在矩阵衬底和计数器衬底之间的液晶，在计数器衬底上放置了对于矩阵衬底上的所有象素都公用的计数器电极。其中数据驱动电路包括：N个切换块，每一切换块具有M个切换单元；扫描电路，用于对于每一切换块输出开/关控制信号；和M×P(P是自然数)个视频信号布线，从水平时间周期内作为一组的与第一象素时间周期相关的视频信号直至与最终象素时间周期相关的视频信号，形成一组M×N视频信号。其中M×P视频信号布线的第i组(i＝1，2，……，P之一)的所述M个视频信号布线分别连接至第i切换块的M个切换单元的输入端，当从第一切换块来看时，从N个切换块的第一切换块直至最终切换块的每P组切换块；并且其中所述数据线被分割为块，每一块具有M条数据线，并且每一块的M条数据线在由第一块直至最终块以块定义的从第一切换块直至最终切换块的每一切换块内，分别连接至所述M个切换单元的输出端；输出步骤，其中扫描电路输出开/关控制信号，与每P组连续提供的M个视频信号同步，每P组连续，并且在任意水平时间周期中的M×P视频信号布线中的组中同时进行；采样步骤，其中每P组连续提供且每P组连续且在组内同时的M个视频信号被分别采样至连接至M个切换单元的M条数据线，M个切换单元在切换块的M个切换单元中被同时导通；以及写步骤，其中独立采样的M个视频信号被分别写入包括M个象素晶体管的组的M个象素，并且在组的M个象素晶体管中被同时导通，M个象素晶体管连接至门线，门驱动电路在任意水平时间周期期间通过门线提供门信号，并且M个象素晶体管被同时导通；该方法的特征在于：在紧随M个切换单元的每一个处在导通状态的导通时间周期的第一时间周期的时刻经过紧随切换块的M个切换单元(之前与从扫描电路提供的开/关控制信号同时导通)的导通开始的时刻，开/关控制信号从扫描电路提供至切换块，在切换块中，M个切换单元在切换块的M个切换单元之后同时导通，M个切换单元之前与从扫描电路提供的开/关控制信号同时导通。并且通过每一组P组的M条视频信号布线提供的M个视频信号是视频相信号，它们的极性相对于第一时间周期和第二时间周期之间的计数器电极而改变，第二时间周期作为跟随第一时间周期的导通时间周期的剩余时间周期。
根据本发明的第二个方面，一种液晶显示设备包括：象素矩阵
根据本发明，在使用迹象相对于构成象素矩阵的计数器电极的电势为正或负的象素信号的子帧反向驱动方法中，
结果，当极性相对于构成象素矩阵的计数器电极的电势为正或负的象素信号通过数据线被分别写入象素时，数据线上的信号电压的波动被平均，以减少所有数据线的电压波动量。
因此，在现有的帧反向驱动中引起的横向串扰大大减少。
另外，如上所述，在将象素信号应用到块中定义的数据线之前，具有相反极性的象素信号必须分别以对于水平时间周期的预定次数施加到相应的数据线。于是，得到了与现有的预充电驱动相同的效果，而无需占用特别的预充电时间周期，于是大大减少了纵向串扰。
另外，在前一块的预定数目的象素信号刚被分别采样至数据线之前，通过预定的时间周期，紧随前一块的相同极性的块的上述预定数目的象素信号被分别施加于数据线。于是，有可能大大减少信号(噪声)，该信号(噪声)是从属于紧随前一块的块的数据线闯入属于与相关的数据线相邻的前一块的数据线的，并且有可能大大减少纵向条纹不均匀性的发生。
另外，除了上述效果，由于为了驱动象素矩阵而将一帧被分为预定数目的子帧，所以难以觉察到闪烁。
另外，随着帧时间周期变得像子帧时间周期那么短，由于象素TFT的漏电流而引起的压降变小，该压降是生成闪烁的一个因素。压降减小，从而闪烁的程度可以抑制在低水平，并且能够得到闪烁的减少。
在得到这些效果的同时，还得到了帧反向驱动中所得到的孔径比的提高。
为了驱动象素矩阵，将一帧分为预定数目的子帧，使得相同的象素信号写入同一象素电极预定次数。因此，即使象素电容发生变化，不重组的电荷也被填满，以放置施加到液晶层的电场强度减小，从而提高液晶的操作速度。
【附图说明】
图1是显示现有的液晶显示设备的结构的图。
图2是液晶显示设备的数据驱动器的具体时序图，以及极性相对于计数器电极的电势为正的象素信号被提供给象素矩阵的时序图。
图3是液晶显示设备的数据驱动器的具体时序图，以及极性相对于计数器电极的电势为负的象素信号被提供给象素矩阵的时序图。
图4是显示根据本发明的第一实施例的液晶显示设备的结构的框图。
图5是显示用于将信号提供给液晶显示设备的外部驱动电路的框图。
图6是显示液晶显示设备的数据驱动器的结构的框图。
图7是显示液晶显示设备的门驱动器的结构的框图。
图8是液晶显示设备的数据驱动器的时序图。
图9是液晶显示设备的数据驱动器的具体时序图，以及极性相对于计数器电极的电势为正的象素信号被提供给象素矩阵的时序图。
图10是液晶显示设备的门驱动器的时序图，以及显示各子帧的象素信号的极性的时序图。
图11是显示用于向根据本发明的第二实施例的液晶显示设备提供信号的外部驱动电路的框图。
图12是液晶显示设备的数据驱动器的具体时序图，以及极性相对于计数器电极的电势为负的象素信号被提供给象素矩阵的时序图。
图13是显示根据本发明第三实施例的液晶显示设备的结构的框图。
图14是显示用于向液晶显示设备提供信号的外部驱动电路的框图。
图15是显示液晶显示设备的数据驱动器的结构的框图。
图16是液晶显示设备的数据驱动器的时序图。
图17是液晶显示设备的数据驱动器的具体时序图。
图18是显示向根据本发明的第四实施例的液晶显示设备提供信号的外部驱动电路的框图。
图19是液晶显示设备的数据驱动器的具体时序图。
【具体实施方式】
下面将参考附图描述本发明的描述性的且非限定性的实施例。
【第一实施例】
根据第一实施例的有源矩阵型液晶显示设备10(下面称为液晶显示设备)包括象素矩阵12、数据驱动器14和门驱动器16，如图4所示。在液晶显示设备10中，象素矩阵受到子帧反向驱动，并且当象素矩阵受到每子帧的块顺序驱动时，具有与象素信号相反的极性的每一象素信号、和具有原始极性的每一象素信号被分别施加于有关的块内的数据线，并且具有原始极性的每一象素信号被采样以分别保持在相应数据线的浮动电容(floating capacity)中。从而，有可能显著减少由于现有的帧反向驱动所引起的横向串扰、纵向串扰等的生成。如图5所示，从信号源(个人电脑(PC)等)102通过外部驱动电路104向液晶显示设备10提供象素信号、控制脉冲和电源电压。
信号源102提供的象素信号被暂时写入帧存储器106，然后从这里读出。读速度是将一帧可以分为预定数目的子帧的速度。如果子帧数目是4，则读速度四倍于写速度。在本发明的描述性实施例中，子帧的数目是4。
已经从帧存储器106高速读出的象素信号在V-T矫正/γ矫正电路108中受到用以矫正液晶的施加电压传送系数的非线性失真的V-T矫正，以及用以调整画面质量的γ矫正。进行了这些矫正的每一象素信号都在相位变化(development)/极性反向电路110中被时分为每子帧12相位的信号，以待输出。
在相位变化/极性反向电路110中受到时分的信号的格式是，相对于12相位的最初六个相位，水平方向上的6个象素信号被同时输出(相互并行)，接下来，相对于后一半的6个相位，水平方向上的接下来6个相位信号被同时输出。这个过程每12象素信号顺序进行，直至水平方向上的最终相位信号。
上述“接下来”代表这样的关系：在刚刚从顺序块中包含且要同时输出的6个象素信号的信号时间周期tP开始的时刻经过第一水平时钟脉冲DCK1(下文将介绍)的周期的半周期的时刻，开始输出在紧随与要同时输出的象素信号相关块的块中包含的6个象素信号。
然后，在水平方向上的每6个象素信号的相同的分时输出操作在水平方向上以每6个象素信号连续执行。6个象素信号变为要分别施加于6条数据线(块)的象素信号，下面将具体描述。
每6个象素信号将作为一个块而连续写入到液晶显示设备10的象素矩阵12。当写一个块时，执行下面将描述的通过与开关阵列进行对应的采样。然后，相关的开关阵列保持为开状态时的开关开时间为ton2(下面将描述)。
对于开关开时间ton2的前时间周期，上述相互并行输入的6个象素信号的极性都与相对于象素矩阵12的计数器电极27的电势具有极性为正的6个象素信号的极性相反。对于从刚刚经过上述前时间周期的时刻到结束上述开关开时间ton2的时刻的时间周期，上述相互并行输入的6个象素信号的每个都相对于象素矩阵12的计数器电极27的电势具有为正的极性。
具有如此信号格式的12相位象素信号从相位变化/极性反向电路110提供给液晶显示设备10。
响应于对于视频信号的水平同步信号VSYNC，从控制脉冲发生电路112生成水平方向的开始脉冲DSTP、水平方向的第一时钟脉冲(称为第一水平时钟脉冲)DCK1、水平方向的第二时钟脉冲(称为第二水平时钟脉冲)DCK2、水平方向的第一解码脉冲(称为第一水平解码脉冲)DEC1和第二解码脉冲(称为第二水平解码脉冲)DEC2。而且，响应于对于视频信号的垂直同步信号VSYNC，从控制脉冲发生电路112生成垂直方向的开始脉冲GSTP、垂直方向的第一时钟脉冲(称为第一垂直时钟脉冲)GCK1和垂直方向的第二时钟脉冲(称为第二垂直时钟脉冲)GCK2。这些脉冲信号都被提供至液晶显示设备10。
第一水平时钟脉冲DCK1的周期为2TH/P+1(TH是子帧的水平时间周期，P是下面要描述的块数目)。通过反向第一水平时钟脉冲DCK1来生成第二水平时钟脉冲DCK2(参见图9的DCK1和DCK2)。
另外，第一水平解码脉冲DEC1与第一水平时钟脉冲DCK1周期相同，并且它的上升沿与第一水平时钟脉冲DCK1的上升沿相同。当第一水平解码脉冲DEC1上升到保持在高电平的时间周期被确定为上述的开关开时间ton2时(在图9中，其开始的时刻是Tk-1、Tk、Tk+1等，并且其结束的时刻是T’k-1、T’k、T’k+1等)，第一水平时钟脉冲DCK1在tc时间周期，即从开关开时间ton2结束的时刻直至第一水平时钟脉冲DCK1周期结束的时刻，保持为低电平。
第二解码脉冲DEC2与第二水平时钟脉冲DCK2周期相同，并且它的上升沿与第二水平时钟脉冲DCK2的上升沿相同。而且，当第二水平解码脉冲DEC2上升到保持在高电平的时间周期被确定为上述的开关开时间ton2时，第二水平解码脉冲DEC2在tc时间周期，即从开关开时间ton2结束的时刻直至第二水平时钟脉冲DCK2周期结束的时刻，保持为低电平。
如图7所示，生成第一垂直时钟脉冲GCK1，其具有通过将子帧的垂直时间除以门线数而得到的时间周期(对应于一周期)。第二垂直时钟脉冲GCK2是通过将第一垂直时钟脉冲GCK1反向而生成的。
电源电压生成电路114是用于生成要提供给液晶显示设备10的象素矩阵12、数据驱动器14和门驱动器16的不同电压的电路。
如图4所示，数据驱动器14和门驱动器16形成于构成象素矩阵12的矩阵衬底上的象素矩阵12的外围。矩阵衬底上所有象素公用的计数器电极排列在计数器衬底上，并且液晶夹在矩阵衬底和计数器衬底之间。
液晶显示设备10的象素矩阵12是通过将象素18ij排列在纵向排列的数据线Dj(j是1，2，……，n之一)和横向排列的门线Gi(i是1，2，……，m之一)之间的交叉部分中而得到的。象素18ij由象素TFT 22ij、存储电容24ij和象素电极26ij构成。象素TFT 22ij的漏极连接至数据线Di、其栅极连接至门线Gi、并且源极分别连接至象素电极26ij的一个电极和存储电容24ij。计数器电极的电势Vcom向存储电容24ij和计数器电极27的其它电极供电。
数据驱动器14包括：用于每6条数据线(对应于上述块)B(k-1)+1(k是1，2，……，P之一，P是块的数目，l是1，2，……，6之一)输出开/关控制信号SPk的扫描电路32；具有P个开关阵列34k的开关阵列34，每一开关阵列34k都适于与开/关控制信号SPk相一致地同时开/关6个开关；12条视频信号布线(下面称为象素信号线)S1至S12。12条象素信号线S1至S12中的象素信号线S1至S6分别连接至每一奇数开关阵列的6个开关的输入端，并且12条象素信号线S1至S12中的象素信号线S7至S12分别连接至每一偶数开关阵列的6个开关的输入端。
任一象素信号线通过它提供对应于象素时间周期的视频信号(下面称为象素信号)，于是，12条象素信号线S1至S12以每两个上述块及每水平时间周期连续提供从第一象素信号直至最终象素信号的象素信号。
然后，各奇数开关阵列的6个开关的6个输出端分别连接至对应于各奇数块的数据线，并且各偶数开关阵列的6个开关的6个输出端分别连接至对应于各偶数块的数据线。
扫描电路32包括具有构成移位寄存器且互相级联连接的PD型触发电路的DFF电路36(下面称为DFF)和整波电路38。
如图6所示，启动脉冲DSTP提供给互相级联连接的P个DFF 36k中的第一级DFF 361。当一行子帧的象素信号写入到一行象素矩阵的象素时，启动脉冲DSTP的周期变成水平时间周期。
然后，第一控制时钟脉冲DCK1被提供给级联联接的P个DFF 36k的每一奇数DFF，并且第二控制时钟脉冲DCK2被提供给每一偶数DFF。
如图6所示，整波电路38包括对应于级联联接的P个DFF 36k而排列的一个NAND电路40k和级联连接每一NAND电路40k的三级逆变器42k、44k和46k。
第一水平解码脉冲DEC1从外部驱动电路104(图5)的控制脉冲发生电路112提供至每一奇数NAND电路40k，并且第二水平解码 脉冲DEC2从外部驱动电路104的控制脉冲发生电路112提供至每一偶数NAND电路40k。
如上所述，第一水平时钟脉冲DCK1的时序和第一水平解码脉冲DEC1的时序被设置为：第一水平解码脉冲DEC1的下降沿在下一第一水平时钟脉冲内的上升沿之前的一预定的时间tc发生。
因此，第一水平解码脉冲DEC1保持为高电平的时间周期比第一水平时钟脉冲的时间周期短预定的时间周期tc。
第一水平时钟脉冲DCK1和第一水平解码脉冲DEC1之间的关系也适用于第二水平时钟脉冲DCK2和第二水平解码脉冲DEC2之间的关系。
然而，第一水平解码DEC1和第二水平解码脉冲DEC2的上升沿分别受到第一水平时钟脉冲DCK1的上升沿和第二水平时钟脉冲DCK2的上升沿的调整。于是，第一水平解码脉冲DEC1和第二水平解码脉冲DEC2轮流相互移位第一水平时钟脉冲DCK1和第二水平时钟脉冲DCK2的每一个的周期的半周期。
P个逆变器46k的输出端分别连接至相应的开关阵列34k的控制输入端。
如图7所示，门驱动器16包括级联联接的2m个DFF 48i1和48i2(i是1，2，……，m之一，m是门线数)，以及分别级联联接至DFF 48i2的输出端和DFF 48(i+1)1的输入端之间的节点的两级逆变器50i和52i。逆变器52i的输出端分别连接至门线Gi。
子帧的启动脉冲线54连接至第一DFF 4811的数据输入端，与子帧相关的第一垂直时钟脉冲线56连接至其时钟输入端。DFF4811的输出端连接至DFF4812的数据输入端，并且与子帧相关的第二垂直时钟脉冲线58连接至其时钟输入端。
下面，类似地，前级的DFF 48(i-1)2的输出端分别连接至级联联接的奇数DFF 48i1(这里的i是2，……，m之一)的数据输入端，并且第一水平时钟脉冲线56连接至其时钟输入端。
另外，前级的DFF 48i1的输出连接至级联联接的偶数DFF 48i1(这里的i是2，……，m之一)的数据输入端，并且第二垂直时钟脉冲线58连接至其时钟输入端。
接下来，将参考图4至10描述该实施例的操作。
在这个实施例中，一帧的象素信号在相位变化/极性反向电路110中被分为预定(如4)的子帧，并且两个块的象素信号通过象素信号线S1至S12与上述的时分格式一致地提供给每一子帧。
在启动数据驱动器14的操作时，重置DFF361、DFF362、……、DFF36Q+1，并且低电平的信号被分别从它们的输出端输出。
从控制脉冲发生电路112将启动脉冲DSTP、调整上述块的第一水平时钟脉冲DCK1和第二水平时钟脉冲DCK2、第一水平解码脉冲DEC1和第二解码脉冲DEC2提供至数据驱动器14。
另外，从控制脉冲发生电路112将启动脉冲GSTP、第一垂直时钟脉冲GCK1和第二垂直时钟脉冲GCK2提供给门驱动器16。
在启动脉冲DSTP、第一水平时钟脉冲DCK1和第二水平时钟脉冲DCK2、第一水平解码脉冲DEC1和第二解码脉冲DEC2提供到的数据驱动器14中，响应于第一水平时钟脉冲DCK1的第一上升沿，在DFF361中设置启动脉冲DSTP。结果，DFF361的输出信号SR1完成了从低电平到高电平的过渡。
然后，由于从将第一水平时钟脉冲DCK1的第二上升沿(前向过渡)提供给DFF361时，启动脉冲DSTP变为低电平，使得DFF361被设置为低电平，因此DFF361的输出信号SR1在上述前向过渡的时刻变为低电平。该输出信号SR1保持在低电平，直至输入下一启动脉冲DSTP。
这也应用于DFF362之中和之后的每一DFF。然而，前级DFF的输出信号被分别提供给DFF的数据输入端。
在图9中分别以SRk-1、SRk和SRk+1的形式显示来自DFFk-1、DFFk和DFFk+1的输出信号。图9的SRk-1、SRk和SRk+1分别展示了级联联接的k个DFF的第(k-1)个DFF 36k-1、第k个DFF 36k和第(k+1)个奇数DFF 36r+1的输出信号。
从DFF361、DFF362、……、DFF36P的奇数DFF中输出的输出信号SR1、SR3、……与第一水平解码脉冲DEC1之间的逻辑积分别在相应的NAND电路401、403、……中实现，并且从DFF361、DFF362、……、DFF36P的偶数DFF中输出的输出信号SR2、SR4、……与第二水平解码脉冲DEC2之间的逻辑积分别在相应的NAND电路402、404、……中实现。
以这样的方式，在从NAND电路401、402、……、40P中输出的信号在NAND电路401、402、……、40P中执行相关的逻辑积之后，通过级联连接至相应的NAND电路的三级逆变器42k、44k和46k，从逆变器46k以开/关控制信号SPk的形式输出。
由于第一水平时钟脉冲DCK1和第一水平解码脉冲DEC1被设置为满足上述的时序关系，所以如图6所示，开/关控制信号SP1、SP2、……、SPP中的奇数开/关控制信号SP1、SP3的上升沿分别与第一水平时钟脉冲DCK1的上升沿一致。于是，第一水平时钟脉冲的任一下降沿在下一第一水平时钟脉冲的周期内的上升沿之前预定的时间周期tc发生。
这个关系也应用于偶数开/关控制信号SP2、SP4、……的上升沿和下降沿与第二水平时钟脉冲的上升沿及该第二水平时钟脉冲的下一个水平时钟脉冲的上升沿之间的关系。
开/关控制信号SP1、SP2、……、SPP被分别提供给相应的开关阵列341、342、……、34P以开/关相关的开关阵列的开关。
从开关阵列341的开关开到开关阵列34P的开关关的时间周期对应于一个子帧的一个水平时间周期。对于水平时间周期，门脉冲从门驱动器16提供给相应的门线。这些门脉冲在图5中被描述为Gi-1、Gi和Gi+1，在图10中为G1、G2、G3、……、Gm。
接下来，将描述门驱动器16的操作。在启动门驱动器16的操作时，重置DFF4811、DFF4812、……、DFF48m1、DFF48m2，并且将低电平的信号提供给每一个它们的输出端。
通过启动脉冲线54，从控制脉冲发生电路112提供通过将用于调整一帧象素信号(一个屏幕的象素信号)的垂直时间周期的垂直脉冲VSYNC的垂直时间周期分为四部分而得到的启动脉冲GSTP。
另外，从上述控制脉冲发生电路112，分别通过第一垂直时钟脉冲线56和第二垂直时钟脉冲线58提供第一垂直时钟脉冲GCK1和第二垂直时钟脉冲GCK2。
最初，输入DFF4811的数据输入端的启动脉冲GSTP在DFF4811中与第一垂直时钟脉冲GCK1的上升沿一起设置，然后在DFF4812中与第二垂直时钟脉冲GCK2一起设置。
由于启动脉冲GSTP定位于低电平，直至下一第一垂直时钟脉冲GCK1上升，所以设置DFF4811并且在DFF4811的输出端生成的高电平信号与下一第一垂直时钟脉冲GCK1的上升沿一起变为低电平的信号。
当DFF4811的输出信号变为低电平且下一第二垂直时钟脉冲GCK2上升时，设置DFF4812并且在其输出端生成的高电平信号变为低电平信号。
已经从低电平变为高电平并即将变为低电平的DFF4812的输出信号通过逆变器501和521输出，由此在子帧的第一水平时间周期保持为高电平的脉冲被输出至门线G1(图10中的G1)。
已经从低电平变为高电平并即将从高电平变为低电平的DFF4812的输出信号，即已经在DFF4812中俘获并即将被输出的启动脉冲GSTP，在DFF4821中与要输出的第一垂直时钟脉冲GCK1一起被俘获。然后，输出的脉冲在DFF4822中与要输出的第二垂直时钟脉冲GCK2一起被俘获。
与将在第一水平时间周期期间保持为高电平的脉冲通过逆变器501和521从DFF4812输出至门线G1的过程类似，从DFF4822输出的脉冲以在第二水平时间周期(图10中的G2)期间保持为高电平的脉冲形式通过逆变器502和522输出至门线G2。
下面，类似地，从DFF48i2(在这种情况中，i是3，4，……，m之一)输出的脉冲以在第i水平时间周期期间保持为高电平的脉冲的形式通过逆变器50i和52i输出至门线Gi。
如上所述，在第一子帧(其子帧时间周期是Tsf1(图10))的第一水平时间周期内的第一象素信号、以及从相关象素信号以2n/K象素信号为间距的象素信号被连续提供至象素信号线S1，并且在子帧的第一水平时间周期内的第二象素信号、以及从第二象素信号以2n/K为间距的象素信号被连续提供至象素信号线S2。下面，类似地，在第一水平时间周期，与同时执行的在子帧的第一水平时间周期内提供第1象素信号以及从第1象素信号(此时1是3，4，……，12之一)以2n/K象素信号为间距连续提供象素信号的操作并行地，将开/关控制信号SPk从数据驱动器14的扫描电路14连续提供给开/关控制线46k，并且门脉冲G1也从门驱动器16提供至门线G1。
于是，当阵列开关341已经在用于引起块顺序驱动的第一开/关控制信号SP1的作用下变为开时(当构成阵列开关341的6个开关已经同时变为开的时刻)，在构成子帧的第一水平时间周期之内分别通过象素信号线S1至S6而同时提供的第一象素信号至第六象素信号被通过这6个开关同时分别提供给数据线D1至D6。另一方面，当阵列开关341变为关时，上述第一至第六象素信号被采样至相应的数据线D1至D6，以分别保持在数据线D1至D6的浮动电容中。
对于从第一至第六象素信号同时提供给数据线D1至D6直至上述采样的时间周期，上述第一至第六象素信号通过已经分别在同时提供的第一至第六象素信号的作用下变为开的从TFT2211至TFT2216的TFT，连续施加于从象素电极2611至象素电极2616的象素电极，以及从积聚电容2411至积聚电容2416的积聚电容。
于是，如图9的S1至S6所示，对于没有充分参与相应象素的显示的时间周期(在图5中表示为t(k-1)1、tk1等)，分别施加于数据线D1至数据线D6的第一象素信号至第六象素信号的极性与输入液晶显示设备的第一象素信号至第六象素信号相反，其中每一输入液晶显示设备的第一象素信号至第六象素信号的极性相对于象素矩阵12的计数器电极27的电势都为正。
然而，对于充分参与相应象素的显示的时间周期(在图9中表示为t(k-1)2、tk2等)，分别施加于数据线D1至数据线D6的第一象素信号至第六象素信号的极性与施加于液晶显示设备的第一象素信号至第六象素信号相同，并且其中每一个施加于液晶显示设备的第一象素信号至第六象素信号的极性相对于象素矩阵12的计数器电极27的电势都为正。
于是，采样后保持在数据线D1至D6的浮动电容中的每一第一至第六象素信号的电压波动成分在数据线D1至D6的每一数据线上，被基于上述两种象素信号的信号时间周期之间的比率所确定的值抵消。结果，减少了上述的电压波动量。
通过与块顺序驱动的第k个开/关控制信号SPk一致地打开阵列开关34k，对于数据线D6(k-1)+1至数据线D6(k-1)+6引起了类似的采样及保持操作。
同样，在这种情况中，对于没有充分参与相应象素的显示的时间周期(在图9中表示为t(k-1)1、tk1等)，分别施加于数据线D6(k-1)+1至数据线D6(k-1)+6的象素信号的极性与施加于液晶显示设备的相应象素信号相反，其中每一施加于液晶显示设备的相应象素信号的极性相对于象素矩阵12的计数器电极27的电势都为正。
另外，对于充分参与相应象素的显示的时间周期(在图9中表示为t(k-1)2、tk2等)，分别施加于数据线D6(k-1)+1至数据线D6(k-1)+6的象素信号的极性与输入液晶显示设备的相应象素信号相同，并且其中每一个输入液晶显示设备的相应象素信号的极性相对于象素矩阵12的计数器电极27的电势都为正。
因此，对于来自数据线D6(k-1)+1至数据线D6(k-1)+6的每一数据线，在由上述方式采样以分别保持在数据线D6(k-1)+1至数据线D6(k-1)+6的浮动电容中的6个象素信号的每一个的电压波动成分被基于上述两种象素信号的信号时间周期之间的比率所确定的值抵消。结果，减少了上述的电压波动量。
于是，在对于直至最终块的每一块都结束了采样及保持操作之后的第一水平时间周期结束的时刻，响应于施加于门线G1的门脉冲的下降沿，对分别从象素电极2611至象素电极2616的象素电极施加于象素电极261(6(P-1)+1)至象素电极261(6(P-1)+6)的象素电极以及从积聚电容2411至积聚电容2416的积聚电容施加于积聚电容241(6(P-1)+1)至积聚电容241(6(P-1)+6)的积聚电容的相应象素信号进行采样，以分别施加于相应的象素电极和积聚电容并在其中保持。
在相应象素上引起对应于被施加并保持的象素信号的显示。
持续进行显示，直至下一子帧的第一水平时间周期(其子帧时间周期为Tsf2(图7))到达，然后在第一水平时间周期结束的时刻，执行与前述相同的采样。
上述用于第一水平时间周期的操作是被重复执行，次数为构成子帧的水平时间周期数目。
另外，相对于构成一帧的其它子帧，也重复执行相同的操作。
在这些顺序子帧中的驱动在紧随前一子帧的子帧中以类似现有的帧反向驱动的子帧反向驱动的形式执行，其中整个子帧的极性被反转。
注意，尽管由于指出了相对于上述子帧的说明所以省略相对于每一子帧反向驱动的具体说明，但是为了有助于理解，图10中显示了它的时序图。
如上所述，根据本实施例，在使用极性相对于构成象素矩阵的计数器电极的电势为正的象素信号的子帧反向驱动中，12相位的象素信号被分为2块；并且执行块顺序驱动，其中每块重复执行这样的操作，即对于没有充分参与显示各块内的6个象素信号的时间周期，与极性相对于计数器电极的电势为正的象素信号的极性相反的象素信号被分别施加于数据线；对于直至经过上述时间周期的采样时间的时间周期，每一个都具有相对于计数器电极的电势为正极性的象素信号被分别施加于数据线、并且在采样时刻对极性相对于计数器电极的电势为正的象素信号进行采样，以分别保持在相应的数据线的浮动电容中，从而分别保持在数据线中的象素信号在水平时间周期结束的时刻被采样，以分别保持在相应的象素电极和积聚电容中，从而完成对于象素的显示。
结果，当每一个的极性相对于构成象素矩阵的计数器电极的电势都为正的象素信号被通过数据线分别写入象素时，数据线上信号电压的波动被安排用于减少所有数据线的电压波动量。
因此，在现有的帧反向驱动中引起的横向串扰被显著减少。
另外，如上所述，由于在象素信号分别施加于块中定义的数据线之前，极性与其相反的象素信号必须分别在水平时间周期内施加到相应的数据线四次，所以无需占用特定的预充电时间周期便得到与现有的预充电驱动相同的效果，于是水平串扰被显著减少。
另外，在前块的6个象素信号采样到相应的数据线之前一段预定时间周期的时刻，紧随前一块的块的相同极性的6个象素信号被分别施加于相应的数据线。于是，有可能大大减少信号(噪声)，该信号(噪声)是从属于紧随前一块的块的数据线突发进入属于与相关的数据线相邻的前一块的数据线的，并且于是有可能大大减少纵向条纹不均匀性的发生。
另外，除了上述效果，由于一帧被分为四个子帧以驱动象素矩阵，所以闪烁变得难以察觉。
另外，由于帧时间周期缩短至子帧时间周期，所以由于象素TFT的漏电流而引起的作为产生闪烁的主要因素的电压降减小。电压降的减少导致闪烁的电平本身可以抑制在一个小的等级，并且反过来，能够得到闪烁的减少。
在得到这些效果的同时，还得到了通过帧反向驱动而得到的孔径比的提高。
另一方面，如果象素信号分别写入帧上的象素电极一次，则象素信号的写入移动液晶微粒，以使得象素电容中的电容变化引起施加于液晶层的电场减小，从而减小液晶的操作速度。
然而，如实施例中所述，一帧被分为四个子帧，并且在这个条件下，驱动象素矩阵将相同的象素信号写入同一象素电极四次。结果是，即使在象素电容中产生电容变化，也能填满不充分的电荷，于是还同时提供了这样的效果，即防止施加于液晶层的电场强度减小，从而提高液晶的操作速度。
【第二实施例】
图11是显示用于向根据本发明的第二实施例的液晶显示设备提供信号的外部驱动电路的框图，图12是液晶显示设备的数据驱动器的具体时序图以及子帧中的时序图，该子帧中每一具有相对于象素矩阵的计数器电极的电势为负极性的象素信号都被分别写入象素矩阵内部的相应象素。
本实施例的结构与第一实施例的结构之间的一点差异在于，每一个都具有相对于象素矩阵的计数器电极的电势为负极性的象素信号被分别写入象素矩阵内的相应象素。
即，本实施例的液晶显示设备10A被构造为，在象素矩阵受到子帧反向驱动控制的各子帧的象素矩阵的块顺序驱动中，使得分别施加于数据线的象素信号的极性相对于分别施加于数据线的象素矩阵的计数器电极的电势为负。
同第一实施例相同，在外部驱动电路104A的相位变化/极性反向电路110A中，一帧被分为四个子帧，12相位的信号在每个子帧被分为块，并且各块被时分以输出。
时分信号的格式也同第一实施例相同，即相对于属于一个水平时间周期的各块的最初一半的6个相位，6个相位信号作为它们的信号而同时输出(互相并行)，接下来，相对于后一半的6个相位，接下来的6个相位信号作为它们的信号而同时输出。
同第一实施例相同，每6个象素信号作为一块而连续施加于液晶显示设备10A的象素矩阵12的数据线以采样并保持，并且占用固定的开关开时间周期，直至要施加于特定的一块的数据线的象素信号被启动之后，执行所述块的采样。
与第一实施例的一点差异在于，对于开关开时间周期内的前部时间周期，上述要并行输出的6个象素信号作为极性与具有相对于象素矩阵12的计数器电极27的电势为负极性的象素信号相反的信号而输出，并且在其后部，在从上述前部时间周期结束到上述开关开时间结束期间的时间周期，这6个象素信号被作为负极性的象素信号而输出。
具有如此信号格式的12相位的象素信号从相位变化/极性反向电路110A提供给液晶显示设备10A。
由于本实施例除了上述结构以外的部分的结构与第一实施例相同，所以这些部分以与图4和图5中相同的参考数字标注，并且省略对于它们的描述。
接下来，参考图11和图12描述本实施例的操作。
从外部控制电路104A的相位变化/极性反向电路110A输出至相位信号线S1至S12的12相位的象素信号与第一实施例的相位信号线S1至S12上的相同，只是如上所述，它们是极性相对于象素矩阵12的计数器电极27的电势为负的信号。
另外，本实施例中数据驱动器14和门驱动器16的操作也与第一实施例中的相同。
与第一实施例中相同，在通过与从数据驱动器14的扫描电路32输出的开/关控制信号SPk一致地开/关开关阵列34k而引起的块顺序驱动中，通过象素信号线S1至S12分别提供的12相位象素信号的一半通过基于块顺序驱动而打开开关阵列34k而被连续施加于6条数据线D6(k-1)+1至D6(k-1)+6，并在关时间周期被采样以分别保持在数据线D6(k-1)+1至D6(k-1)+6的浮动电容中。
在这种情况中，同样对于没有充分参与相应象素的显示的时间周期(图12中以t(k-1)1、tk1等表示)，分别施加于数据线D6(k-1)+1至D6(k-1)+6的象素信号是极性与每一个都具有相对于象素矩阵12的计数器电极27的电势为负极性的象素信号的极性相反的信号。
另外，对于充分参与相应象素的显示的时间周期(图12中以t(k- 1)2、tk2等表示)，分别施加于数据线D6(k-1)+1至D6(k-1)+6的象素信号的极性与每一个都具有相对于象素矩阵12的计数器电极27的电势为负极性的象素信号的极性相同。
因此，在上述采样后分别保持在数据线D6(k-1)+1至D6(k-1)+6的浮动电容中的6个象素信号的每一个的电压波动成分被基于数据线D6(k-1)+1至D6(k-1)+6的每一数据线的上述两种象素信号的信号时间周期之间的比率所确定的值抵消。结果，减少了在数据线D6(k-1)+1至D6(k-1)+6的浮动电容中保持的6个象素信号的电压波动量。
于是，同第一实施例相同，即使在任一水平时间周期结束的时刻，块顺序驱动关闭象素TFT，相应的门线在相应的门脉冲的下降沿连接至该象素TFT，即对分别连接至有关的象素TFT的漏极的数据线的象素信号进行采样，以将采样的象素信号保持在相应的象素电极和积聚电容中，以将它们提供给显示，直至下一水平时间周期结束。
同第一实施例相同，显示也由一帧的每一子帧引起。
在这些顺序子帧中，在紧随前一子帧的子帧中的驱动是以子帧反向驱动的形式进行的，子帧反向驱动与将整个子帧的极性反向的现有的帧反向驱动类似。
如上所述，根据本实施例，在施加了每一个都具有相对于构成象素矩阵的计数器电极的电势为负极性的象素信号的子帧反向驱动中，12相位的象素信号被分为两块；并且执行了块顺序驱动，其中在每块重复执行这样的操作，即对于没有充分参与各块中6个象素信号的显示的时间周期，与具有相对于计数器电极的电势为负极性的相位信号极性相反的相位信号被分别施加于数据线；每一个都具有相对于计数器电极的电势为负极性的象素信号被继续分别施加于数据线，直至上述时间周期过后刚好开始采样的时刻；并且在刚开始采样的时刻，对每一个都具有相对于计数器电极的电势为负极性的象素信号进行采样，以将它们保持在相应的数据线的浮动电容中，从而分别保持在数据线中的象素信号在水平时间周期结束的时刻被采样，以保持在相应的象素电极和积聚电容中，从而引起在象素上的显示。
结果，当每一个都具有相对于构成象素矩阵的计数器电极的电势为负极性的象素信号通过数据线被分别写入象素时，数据线上的信号电压的波动被平均，以减少所有数据线的电压波动量。
因此，在现有的帧反向驱动中引起的横向串扰被显著减少。
另外，如上所述，由于在将象素信号应用到块中定义的数据线之前，具有相反极性的象素信号在水平时间周期中施加了四次，所以得到了与现有的预充电驱动相同的效果，而无需占用特别的预充电时间周期，于是大大减少了纵向串扰。
另外，在前一块的6个象素信号刚由预定的时间周期采样至数据线之前，紧随前一块的块的相同极性的6个象素信号被分别施加于数据线。于是，有可能大大减少信号(噪声)，该信号(噪声)是从属于紧随前一块的块的数据线突发进入属于与相关的数据线相邻的前一块的数据线的，并且有可能大大减少纵向条纹不均匀性的发生。
另外，对于闪烁的减少、孔径率的提高以及液晶操作速度的提高，提供了与第一实施例相同的效果。
【第三实施例】
本实施例与第一实施例的一点差异在于，每三块执行对于象素矩阵受到子帧反向驱动的各子帧的象素矩阵的块顺序驱动。
如图14所示，本实施例的液晶显示设备10B被构造为，对于每子帧，从外部驱动电路104B的相位变化/极性反向电路110B输出18相位的象素信号S1至S18；Q(自然数)个开/关控制信号SP1至SPQ从数据驱动器14B的扫描电路32B输出；并且对于构成18相位的象素信号S1至S18的三块的每一块，有关块的象素信号通过与相应的开/关控制信号SP1至SPQ一致地打开的开关阵列的开关，被采样至象素矩阵12的相应数据线，以将采样的象素信号分别提供给相应象素上的显示。
在相位变化/极性反向电路110B中，与第一实施例类似，一帧被分为四个子帧；每一子帧、18相位的每6帧组成相关子帧的象素信号的块；并且各块的象素信号与时分格式一致地输出。
在相位变化/极性反向电路110B中时分的信号的格式是，分配至18相位的第一块的相位的6个象素信号被同时输出(相互并行)的信号格式。接下来，分配至第二块的相位的6个象素信号被同时输出。接下来，分配至第三块的相位的6个象素信号被同时输出。接着，分配至紧随上述块的18个相位的相位被同时输出；并且这个输出连续进行，直至水平时间周期的最终象素信号。
注意，上述“接下来”代表这样的关系：在刚刚从顺序块中包含且同时输出的6个象素信号的信号时间周期tQ开始的时刻经过第三水平时钟脉冲DCK3(下文将介绍)的周期的半周期的时刻，开始输出在紧随相关的块的块中包含并要同时输出的6个象素信号。
每6象素信号将作为一个块而连续写入液晶显示设备10B的象素矩阵12。然后，对于从开始将特定一块的6个象素信号应用于相应数据线直至将相关块的6个象素信号采样至相应数据线的时间周期，占用固定的开关开时间ton3(下面将描述)。
对于开关开时间ton3的前部时间周期，上述相互并行输出的6个象素信号作为极性与具有极性相对于象素矩阵12的计数器电极27的电势为正的象素信号的极性相反的信号而输出。而对于从刚刚经过上述前部时间周期的时刻直至结束上述开关开时间ton3的时间周期，它们作为上述正极性的象素信号而输出。
具有如此信号格式的18个相位的象素信号从相位变化/极性反向电路110B提供给液晶显示设备10B。
响应于视频信号的水平同步信号VSYNC，从控制脉冲发生电路112B生成水平时间周期的开始脉冲DSTP、用于生成开/关控制信号的第三时钟脉冲(称为第三水平时钟脉冲)DCK3和第四时钟脉冲(称为第四水平时钟脉冲)DCK4、用于生成开/关控制信号的第三解码脉冲(称为第三水平解码脉冲)DEC3、第四解码脉冲(称为第四水平解码脉冲)DEC4和第五解码脉冲(称为第五水平解码脉冲)DEC5。而且，响应于对于视频信号的垂直同步信号VSYNC，从控制脉冲发生电路112B生成垂直时间周期的开始脉冲GSTP、和用于生成门脉冲的第一时钟脉冲(称为第一垂直时钟脉冲)GCK1和第二时钟脉冲(称为第二垂直时钟脉冲)GCK2。这些脉冲信号都被提供至液晶显示设备10B。
第三水平时钟脉冲DCK3的周期为2TH/Q+2(TH是水平时间周期的时间周期)。第四水平时钟脉冲DCK4是通过将第三水平时钟脉冲DCK3反向而生成的脉冲。
另外，第三水平解码脉冲DEC3的周期是将第三水平时钟脉冲DCK3的周期与该周期的半周期相加而得到的，并且它的上升沿与第三水平时钟脉冲DCK3的上升沿相同。于是，当第三水平解码脉冲DEC3上升到保持为高电平的时间周期被确定为上述的开关开时间ton3时(在图6中，其开始的时刻是Tr-1、Tr、Tr+1等，并且其结束的时刻是T’r-1、T’r、T’r+1等)，第三水平解码脉冲DEC3是在tc时间周期，即从开关开时间ton3结束的时刻直至第三水平时钟脉冲DCK3周期结束的时刻，保持为低电平的脉冲。
第四解码脉冲DEC4的周期是通过将第四水平时钟脉冲DCK4的周期与其周期的半周期相加而得到的，并且它的上升沿与第四水平时钟脉冲DCK4的上升沿相同。而且，当第四水平解码脉冲DEC4上升到保持为高电平的时间周期被确定为上述的开关开时间ton3时，第四水平解码脉冲DEC4在从开关开时间ton3结束的时刻直至第四水平时钟脉冲DCK4周期结束的时刻这段时间周期中保持为低电平。
第五解码脉冲DEC5的周期是通过将第三水平时钟脉冲DCK3的周期与其周期的半周期相加而得到的，并且它的上升沿与调整第三解码脉冲DEC3的上升沿的第三水平时钟脉冲DCK3的下一个第三水平时钟脉冲DCK3的上升沿相同。而且，当第五水平解码脉冲DEC5上升到保持为高电平的时间周期被确定为上述的开关开时间ton3时，第五水平解码脉冲DEC5在从开关开时间ton3结束的时刻直至上述下一第三水平时钟脉冲DCK3周期结束的时刻这段时间周期中保持为低电平。
第一垂直时钟脉冲GCK1和第二垂直时钟脉冲GCK2与第一实施例类似地生成。
数据驱动器14B包括扫描电路32B和开关阵列34B，扫描电路32B用于每6条数据线(对应于上述块)B(r-l)+1(r是1，2，……，Q之一，Q是块的数目，l是1，2，……，6之一)输出开/关控制信号SPr，开关阵列34B具有Q个开关阵列34r，每一开关阵列34r适于与开/关控制信号SPr一致地同时开/关6个开关。
如图13所示，18条象素信号线S1至S18中的象素信号线S1至S6连接至第一开关阵列341以及从第一开关阵列341以三个开关阵列为间距排列的每一开关阵列的6个开关的输入端；18条象素信号线S1至S18中的象素信号线S7至S12连接至第二开关阵列342以及从第二开关阵列342以三个开关阵列为间距排列的每一开关阵列的6个开关的输入端；并且18条象素信号线S1至S18中的象素信号线S13至S18连接至第三开关阵列343以及从第三开关阵列343以三个开关阵列为间距排列的每一开关阵列的6个开关的输入端。
然后，第一开关阵列341以及从第一开关阵列341以三个开关阵列为间距排列的每一开关阵列的6个开关的输出端连接至第一块的6条数据线以及属于从第一块开始每隔三块的6条数据线；第二开关阵列342以及从第二开关阵列342以三个开关阵列为间距排列的每一开关阵列的6个开关的输出端连接至第二块的6条数据线以及属于从第二块开始每隔三块的6条数据线；并且第三开关阵列343以及从第三开关阵列343以三个开关阵列为间距排列的每一开关阵列的6个开关的输出端连接至第三块的6条数据线以及属于从第三块开始每隔三块的6条数据线。
如图15所示，扫描电路32B由移位寄存器36B、(Q+1)个OR电路37r和整波电路38B组成。
移位寄存器36B由级联连接的(Q+1)个D型触发电路(下面称为DFF)36r+1组成。
每一OR电路37r的两个输出端都分别连接至DFF 36r和DRR 36r+1的输出端。
启动脉冲DSTP提供至级联连接的(Q+1)个DFF 36r+1的第一级DFF 361。启动脉冲DSTP的一个周期是当子帧的一行内的相应的象素信号被分别写入象素矩阵的一行的象素时一个水平时间周期的时间。
第三水平时钟脉冲DCK3提供给级联连接的(Q+1)个DFF 36r+1的奇数级DFF，第四水平时钟脉冲DCK4提供给其偶数级DFF。
如图15所示，整波电路38B由Q个NAND电路41r和Q组三级逆变器43r、45r及47r构成，其中Q个NAND电路41r排列为对应于Q个OR电路37r，Q组三级逆变器43r、45r及47r在每个NAND电路41r相互串联连接。
第三水平解码脉冲DEC3从外部驱动电路104B(图14)的控制脉冲发生电路112B提供给第一NAND电路411，以及从第一NAND电路411开始每隔三个NAND电路放置的各个NAND电路；第四水平解码脉冲DEC4从控制脉冲发生电路112B提供给第二NAND电路412，以及从第二NAND电路412开始每隔三个NAND电路放置的各个NAND电路；并且第五水平解码脉冲DEC5从控制脉冲发生电路112B提供给第三NAND电路413，以及从第三NAND电路413开始每隔三个NAND电路放置的各个NAND电路。
如上所述，第三水平时钟脉冲DCK3的时序和第三水平解码脉冲DEC3的时序被设置为：第三水平解码脉冲DEC3的下降沿在下一第三水平时钟脉冲DCK3内的下降沿之前一端预定时间周期tc发生。
于是，第三水平解码脉冲DEC3保持为高电平的时间周期比通过将第三水平时钟脉冲DEC3的周期与该周期的半周期相加而得到的时间周期短预定的时间周期tc。
第三水平时钟脉冲DCK3和第三水平解码脉冲DEC3之间的关系也应用于第四水平时钟脉冲DCK4和第四水平解码脉冲DEC4之间的关系，以及第五水平时钟脉冲DCK3和第五水平解码脉冲DEC5之间的关系。
但是，第三水平解码DEC3和第五水平解码脉冲DEC5的上升沿，以及第四解码脉冲DEC4的上升沿是分别由第三水平时钟脉冲DEC3的上升沿和第四水平时钟脉冲DEC4的上升沿调整的。于是，第三水平解码脉冲DEC3、第四水平解码脉冲DEC4和第五水平解码脉冲DEC5依次移位，相差每一第三水平时钟脉冲DCK3和第四水平时钟脉冲DCK4的周期的半周期。
连接Q个逆变器47r的输出端，以分别控制相应的开关阵列35r的输入端。
由于除了该结构外，本实施例的部分的结构与第一实施例相同，所以这些部分以与图4和图5中相同的参考数字标识，并且省略对它们的说明。
接下来，参考图13至17描述本实施例的操作。
在本实施例中，在相位变化/极性反向电路110B中，一帧的象素信号被分为预定数目的子帧，如四个子帧，并且对于每一子帧，通过象素信号线S1至S18与上述时分格式相一致地提供三块的象素信号，在上述时分格式中，三块的象素信号依次移位第三水平时钟脉冲或第四水平时钟脉冲的周期的半周期。
在启动数据驱动器14B的操作时，重置DFF361、DFF362、……、DFF36Q+1，并且低电平的信号被分别从它们的输出端输出。
从控制脉冲发生电路112B向数据驱动器14B提供启动脉冲DSTP、调整上述块的第三水平时钟脉冲DCK3和第四水平时钟脉冲DCK4、第三水平解码脉冲DEC3、第四水平解码脉冲DEC4和第五水平解码脉冲DEC5。
另外，启动脉冲GSTP、第一垂直时钟脉冲GCK1和第二垂直时钟脉冲CLK2从控制脉冲发生电路112B提供给门驱动器16。
在启动脉冲DSTP、第三水平时钟脉冲DCK3和第四水平时钟脉冲DCK4、第三水平解码脉冲DEC3、第四水平解码脉冲DEC4和第五水平解码脉冲DEC5被提供至的数据驱动器14B中，响应于第三水平时钟脉冲DCK3的第一上升沿，在DFF361中设置启动脉冲DSTP。结果，OR电路371的输出信号SR1从低电平过渡到高电平。
在将第四水平时钟脉冲DCK4的第一上升沿提供至DFF362时，在DFF362中设置从DFF361输出的高电平信号。
于是，从将第三水平时钟脉冲DCK3的第二上升沿(前向过渡)提供给DFF361时，启动脉冲DSTP变为低电平，使得DFF361被设置为低电平，DFF361的输出信号在上述前向过渡的时刻变为低电平。该输出信号保持在低电平，直至输入下一启动脉冲DSTP。
类似地，对于DFF362，从将第四水平时钟脉冲DCK4的第二上升沿(前向过渡)提供给DFF362时开始，DFF361的输出信号被设置为低电平，DFF362的输出信号在上述前向过渡的时刻变为低电平。该输出信号保持在低电平，直至输入下一启动脉冲DSTP以引起上述顺序操作。
这也应用于DFF363之中和之后的每一DFF。然而，前级DFF的输出信号被分别提供给DFF的数据输入端。
在图17中分别以SRr-1、SRr和SRr+1的形式显示来自DFFr-1、DFFr和DFFr+1的输出信号。图17的SRr-2、SRr和SRr+1分别展示了级联联接的(Q+1)个DFF的第(r-1)个DFF 36r-1、第r个DFF 36r和第(r+1)个DFF 36r+1的输出信号。
从OR电路371和从OR电路371开始每隔两个OR电路排列的OR电路输出的输出信号SRx、SR4、……与第三水平解码脉冲DEC3之间的逻辑积分别在相应的NAND电路401、404、……中实现；并且从OR电路372和从OR电路372开始每隔两个OR电路排列的OR电路输出的输出信号SR2、SR5、……与第四水平解码脉冲DEC4之间的逻辑积分别在相应的NAND电路402、405、……中实现；并且从OR电路373和从OR电路373开始每隔两个OR电路排列的OR电路输出的输出信号SR3、SR6、……与第五水平解码脉冲DEC5之间的逻辑积分别在相应的NAND电路403、406、……中实现。
以这样的方式，在从NAND电路40r中输出的信号在NAND电路40r中执行相关的逻辑积之后，通过独立连接至相应的NAND电路的三级逆变器43r、45r和47r，从逆变器47r以开/关控制信号SPr的形式输出。
由于第三水平时钟脉冲DCK3和第三水平解码脉冲DEC3被设置为满足上述的时序关系，所以如图14所示，第一开/关控制信号SP1和开/关控制信号SP4、SP7、……的上升沿分别与第三水平时钟脉冲DCK3的上升沿一致。其中，开/关控制信号SP4、SP7、……是从开/关控制信号SP1、SP2、……、SPQ中的第一开/关控制信号SP1开始，以三个开/关控制信号为间距生成的。于是，第三水平时钟脉冲DCK3的任一下降沿在刚经过一段时间周期(通过将第三水平时钟脉冲DCK3的周期与其周期的半周期相加而得到)之后的时刻之前预定的时间周期tc发生。
由于第四水平时钟脉冲DCK4和第四水平解码脉冲DEC4被设置为满足上述的时序关系，所以如图17所示，第二开/关控制信号SP2和开/关控制信号SP5、SP8、……的上升沿分别与第四水平时钟脉冲DCK4的上升沿一致。其中，开/关控制信号SP5、SP8、……是从开/关控制信号SP1、SP2、……、SPQ中的第二开/关控制信号SP2开始，以三个开/关控制信号为间距生成的。于是，第四水平时钟脉冲DCK4的任一下降沿在刚经过一段时间周期(通过将第四水平时钟脉冲DCK4的周期与其周期的半周期相加而得到)之后的时刻之前预定的时间周期tc发生。
由于第五水平时钟脉冲DCK5和第五水平解码脉冲DEC5被设置为满足上述的时序关系，所以如图17所示，第三开/关控制信号SP3和开/关控制信号SP6、SP9、……的上升沿分别与第三水平时钟脉冲DCK3的上升沿一致。其中，开/关控制信号SP6、SP9、……是从开/关控制信号SP1、SP2、……、SPQ中的第三开/关控制信号SP3开始，以三个开/关控制信号为间距生成的。于是，其任一下降沿在刚经过一段时间周期(通过将第三水平时钟脉冲DCK3的周期与从上述下一第三水平时钟脉冲DCK3的周期刚开始的时刻的周期的半周期相加而得到)之后的时刻之前预定的时间周期tc发生。
以这种方式生成的开/关控制信号SP1、SP2、……、SPQ被分别提供给相应的开关阵列341、342、……、34Q以分别开/关相关的开关阵列的开关。
从开关阵列341的开关开到开关阵列34Q的开关关的时间周期对应于一个子帧的一个水平时间周期。对于水平时间周期，门脉冲从门驱动器16提供给相应的门线。这些门脉冲在图13中被描述为Gi-1、Gi和Gi+1(图10中为G1、G2、G3、……、Gm)。
如上所述，在子帧的第一扫描周期内的第一象素信号、和从相关象素信号开始每3n/Q的象素信号被连续提供至象素信号线S1，并且子帧的第一扫描期间内的第二象素信号、和从第二象素信号开始每3n/Q的象素信号被连续提供至象素信号线S2。下面，类似地，开/关控制信号SPr被连续从数据驱动器14B的扫描电路32B提供至开/关控制线46r，并且门脉冲G1也在第一水平时间周期被提供至门线G1，且与以下操作并行，即同时执行子帧的第一扫描期间内的第1象素信号的提供以及从第1象素信号(这里，1是3、4、……、18之一)开始每3n/Q象素信号的连续提供。
于是，在阵列开关341已经由第一开/关控制信号SP1打开时(当构成阵列开关341的6个开关已经同时打开时)，在构成子帧的第一水平时间周期内部并分别通过象素信号线S1至S6同时提供的第一象素信号至第六象素信号分别通过这6个开关同时提供至数据线D1至D6。另一方面，在阵列开关341关断的时刻，第一至第六象素信号被采样，以分别保持在数据线D1至D6的浮动电容内。
于是，如图17的S1至S6所示，对于没有充分参与相应象素的显示的时间周期(在图14中表示为t(r-1)1、tr1等)，分别施加于数据线D1至D6的第一象素信号至第六象素信号是极性与相对于液晶显示设备10B的象素矩阵12的公共电极27的电势都为正极性的第一象素信号至第六象素信号相反的信号。
然而，对于充分参与相应象素的显示的时间周期(在图14中表示为t(r-1)2、tr2等)，分别施加于数据线D1至D6的第一象素信号至第六象素信号的极性与施加于液晶显示设备10B的第一象素信号至第六象素信号相同，并且其中每一个施加于液晶显示设备10B的第一象素信号至第六象素信号的极性相对于象素矩阵12的公共电极27的电势都为正。
因此，采样后保持在数据线D1至D6的浮动电容中的每一第一至第六象素信号的电压波动成分在数据线D1至D6的每一数据线上，被基于上述两种象素信号的信号时间周期之间的比率所确定的值抵消。结果，减少了第一至第六信号的电压波动量。
然后，第一至第六象素信号被分别通过与阵列开关341同时打开的从TFT 2211至TFT 2216的TFT，施加于从象素电极2611至象素电极2616的象素电极以及从积聚电容2411至积聚电容2416的积聚电容。然后，由上述采样保持在数据线D1至D6的浮动电容中的第一至第六象素信号继续施加于相应的象素电极2611至2616和相应的积聚电容2411至2416，直至门脉冲G1的下降沿发生。
通过与第一水平时间周期内的块顺序驱动的第r个开/关控制信号Pr(这里，r是2、3、……、P之一)一致地打开阵列开关34r，对于数据线D6(r-1)+1至数据线D6(r-1)+6引起了类似的采样及保持操作。
同样，在这种情况中，对于没有充分参与相应象素的显示的时间周期(在图17中表示为t(r-1)1、tr1等)，分别施加于数据线D6(r-1)+1至D6(r-1)+6的象素信号是极性与相对于液晶显示设备10B的象素矩阵12的公共电极27的电势都为正极性的相应象素信号相反的信号。
另外，对于充分参与相应象素的显示的时间周期(在图17中表示为t(r-1)2、tr2等)，分别施加于数据线D6(r-1)+1至D6(r-1)+6的象素信号与相对于液晶显示设备10B的象素矩阵12的公共电极27的电势都为正极性的相应象素信号的极性相同。
因此，对于来自数据线D6(r-1)+1至D6(r-1)+6的每一数据线，在由上述采样而分别保持在数据线D6(r-1)+1至D6(r-1)+6的浮动电容中的6个象素信号的每一个的电压波动成分被基于上述两种象素信号的信号时间周期之间的比率所确定的值抵消。结果，减少了分别保持在数据线D6(r-1)+1至D6(r-1)+6的浮动电容中的6个象素信号的电压波动量。
于是，在对于直至最终块的每一块都结束了采样及保持操作之后的第一水平时间周期结束的时刻，响应于施加于门线G1的门脉冲的下降沿，对分别从象素电极2611至象素电极2616的象素电极施加于象素电极261(6(r-1)+1)至象素电极261(6(r-1)+6)的象素电极以及从积聚电容2411至积聚电容2416的积聚电容施加于积聚电容241(6(Q-1)+1)至积聚电容241(6(Q-1)+6)的积聚电容的相应象素信号进行采样，以分别保持在相应的象素电极和积聚电容中。
在相应象素上引起对应于被施加并保持的象素信号的显示。
持续这样的保持及显示，直至下一子帧的第一水平时间周期到达，然后在其刚结束的时刻，执行与前述相同的采样。
上述用于第一水平时间周期的操作被重复执行，次数为构成子帧的水平时间周期的数目。
另外，相对于构成帧的其它子帧，也重复执行相同的操作。
在这些顺序子帧中的驱动在紧随前一子帧的子帧中以类似现有的帧反向驱动的子帧反向驱动的形式执行，整个子帧的极性被反转。
如上所述，根据本实施例，在使用极性相对于构成象素矩阵的计数器电极的电势为正的象素信号的子帧反向驱动中，执行了块顺序驱动，其中在每一块重复执行如下操作：18相位的象素信号被分为3块；对于没有充分参与显示各块内的6个象素信号的时间周期，与极性相对于计数器电极的电势为正的象素信号的极性相反的象素信号被分别施加于数据线；对于直至刚经过上述时间周期的采样时间的时间周期，每一个都具有相对于计数器电极的电势为正极性的象素信号被分别施加于数据线；并且在采样时间对极性相对于计数器电极的电势为正的象素信号进行采样，以分别保持在相应的数据线的浮动电容中，从而分别保持在数据线中的象素信号在水平时间周期刚结束的时刻被采样，以分别保持在相应的象素电极和积聚电容中，从而完成象素的显示。
结果，当每一个的极性相对于构成象素矩阵的计数器电极的电势都为正的象素信号被通过数据线分别写入象素时，数据线上信号电压的波动被平均以减少所有数据线的电压波动量。
因此，在现有的帧反向驱动中引起的横向串扰被显著减少。
另外，如上所述，由于在象素信号分别施加于块中定义的数据线之前，极性与其相反的象素信号必须分别在水平时间周期内施加四次，所以无需占用特定的预充电时间周期便得到与现有的预充电驱动相同的效果，于是水平串扰被显著减少。
另外，在前一块的6个象素信号采样到相应的数据线之前一段预定时间周期的时刻，紧随前一块的块的相同极性的6个象素信号被分别施加于相应的数据线。于是，有可能大大减少信号(噪声)，该信号(噪声)是从属于紧随前一块的块的数据线突发进入属于与相关的数据线相邻的前一块的数据线的，并且有可能大大减少纵向条纹不均匀性的发生。
另外，除了上述效果，由于一帧被分为四个子帧以驱动象素矩阵，所以闪烁变得难以察觉。
另外，由于帧时间周期缩短至子帧时间周期，所以由于象素TFT的漏电流而引起的作为产生闪烁的主要因素的电压降减小。电压降的减少导致闪烁的电平本身可以抑制在一个小的等级，并且反过来，能够得到闪烁的减少。
在得到这些效果的同时，还得到了通过帧反向驱动而得到的孔径比的提高。
另一方面，如果象素信号分别写入帧上的象素电极一次，则象素信号的写入移动液晶微粒，以使得象素电容中的电容变化引起施加于液晶层的电场减小，从而减小液晶的操作速度。
然而，如上所述，一帧被分为四个子帧，并且在这个条件下，驱动象素矩阵将相同的象素信号写入同一象素电极四次。结果是，即使在象素电容中产生电容变化，也能填满不充分的电荷，于是还同时得到了这样的效果，即防止施加于液晶层的电场强度减小，从而提高液晶的操作速度。
【第四实施例】
图18是显示用于向根据本发明的第四实施例的液晶显示设备提供信号的外部驱动电路的框图，图19是液晶显示设备的数据驱动器的详细时序图以及一个子帧中的时序图，在该子帧中每一个都具有相对于象素矩阵的计数器电极的电势为负极性的象素信号被分别写入象素矩阵内的相应象素。
本实施例与第三实施例的结构的一点差异在于，每一个都具有相对于象素矩阵的计数器电极的电势为负极性的象素信号被分别写入象素矩阵内的相应象素。
即，本实施例的液晶显示设备10C被构造为，在其中的象素矩阵受到子帧反向驱动的各子帧的象素矩阵的块顺序驱动中，要分别施加于数据线的象素信号的极性相对于要分别施加于数据线的象素矩阵的计数器电极的电势为正。
与第三实施例相同，在外部驱动电路104C的相位变化/极性反向电路110C中，一帧被分为四个子帧，18相位的18个象素信号在每个子帧被分为三块，并且各块被时分以输出。
与第三实施例相同，这种时分信号的格式也是这样的：相对于第一块以及从三分18相位而得到的块中的第一块开始每隔两块排列的块，在一个水平时间周期内的第一象素信号至第六象素信号、第19象素信号至第24象素信号、……被同时、连续输出(相互并行)；接下来，相对于第二块以及从第二块开始每隔两块排列的块，在一个水平时间周期内的第7象素信号至第12象素信号、第25象素信号至第30象素信号、……被同时、连续输出(相互并行)；并且接下来，相对于第三块以及从第三块开始每隔两块排列的块，在一个水平时间周期内的第13象素信号至第18象素信号、第31象素信号至第36象素信号、……被同时、连续输出(相互并行)。
同第一实施例相同，一组6个象素信号作为一块而连续施加于液晶显示设备10C的象素矩阵12的数据线，并且对于从刚开始将特定一块的6个象素信号应用于相应数据线的时刻到将相关块的6个象素信号采样至相关数据线的时刻这一段固定的开关开时间周期，开关阵列保持在开状态。
与第三实施例的一点差异在于，对于开关开时间周期内的前部时间周期，上述要并行输出的6个象素信号作为极性与具有相对于象素矩阵的计数器电极的电势为负极性的象素信号相反的信号而输出，并且在其后部，在从上述前部时间周期刚结束到上述开关开时间结束期间的时间周期，这6个象素信号被作为负极性的象素信号而输出。
服从如此信号格式的18相位信号的象素从相位变化/极性反向电路110C提供给液晶显示设备10C。
由于本实施例除了上述结构以外的部分的结构与第一实施例相同，所以这些部分以与图13和图14中相同的参考数字标注，并且省略对于它们的描述。
接下来，参考图18和图19描述本实施例的操作。
从外部控制电路104C的相位变化/极性反向电路110C输出至相位信号线S1至S18的18相位的象素信号与第三实施例的象素信号线S1至S18上的相同，只是如上所述，它们是极性相对于象素矩阵的计数器电极的电势为负的信号。
另外，本实施例中数据驱动器14B和门驱动器16的操作也与第三实施例中的相同。
与第三实施例中相同，在与从数据驱动器14B的扫描电路32B输出的开/关控制信号SPr一致地打开阵列开关34r以将相应的6条象素信号线上的象素信号分别施加于相应的6条数据线D6(r-1)+1至D6(r-1)+6之后，它们被采样，以分别保持在数据线D6(r-1)+1至D6(r-1)+6的浮动电容中，以分别施加于相应的6个象素电极26i(6(r-1)+1)至26i(6(r-1)+6)和相应的6个积聚电容24i(6(r-1)+1)至24i(6(r-1)+6)。
在这种情况中，同样对于没有充分参与相应象素的显示的时间周期(图19中以t(r-1)1、tr1等表示)，分别施加于数据线D6(r-1)+1至D6(r-1)+6的象素信号是极性与每一个都具有相对于象素矩阵12的计数器电极27的电势为负极性的象素信号的极性相反的信号。
另外，对于充分参与相应象素的显示的时间周期(图19中以t(r-1)2、tr2等表示)，分别施加于数据线D6(r-1)+1至D6(r-1)+6的象素信号的极性与每一个都具有相对于象素矩阵12的计数器电极27的电势为负极性的象素信号的极性相同。
因此，在上述采样后分别保持在数据线D6(r-1)+1至D6(r-1)+6的浮动电容中的6个象素信号的每一个的电压波动成分被基于数据线D6(r-1)+1至D6(r-1)+6的每一数据线的上述两种象素信号的信号时间周期之间的比率所确定的值抵消。结果，减少了在数据线D6(r-1)+1至D6(r-1)+6的浮动电容中保持的6个象素信号的电压波动量。
于是，与第三实施例相同，在对于直至最终块的每一块都结束了象素信号的采样及保持操作之后的第一水平时间周期结束的时刻，响应于施加于门线G1的门脉冲的下降沿，对分别从象素电极2611至象素电极2616的象素电极施加于象素电极261(6(Q-1)+1)至象素电极261(6(Q-1)+6)的象素电极以及从积聚电容2411至积聚电容2416的积聚电容施加于积聚电容241(6(Q-1)+1)至积聚电容241(6(Q-1)+6)的积聚电容的相应象素信号进行采样，以保持在相应的象素电极和积聚电容中，并且在相应的象素上引起对应于被保持的象素信号的显示。
与第三实施例相同，持续这种保持和显示，直至下一子帧的第一水平时间周期到达，并且在下一子帧的第一水平时间周期刚结束的时刻，执行与前述相同的采样；重复执行对于上述水平时间周期的操作，重复的次数等于构成子帧的水平时间周期的数目；对于构成帧的其它子帧，执行同样的操作；并且以与现有的帧反向驱动相同的子帧反向驱动执行这些顺序子帧中的驱动，在现有的帧反向驱动中，在紧随前一子帧的子帧中，整个子帧的极性被反转。
如上所述，根据本实施例，在施加了每一个都具有相对于构成象素矩阵的计数器电极的电势为负极性的象素信号的子帧反向驱动中，18相位的象素信号被分为三块；并且执行了块顺序驱动，其中在每块重复执行这样的操作，即对于没有充分参与各块中6个象素信号的显示的时间周期，与具有相对于计数器电极的电势为负极性的相位信号极性相反的相位信号被分别施加于数据线；每一个都具有相对于计数器电极的电势为负极性的象素信号被继续分别施加于数据线，直至上述时间周期过后刚好开始采样的时刻；并且在刚开始采样的时刻，对每一个都具有相对于计数器电极的电势为负极性的象素信号进行采样，以将它们保持在相应的数据线的浮动电容中，从而分别保持在数据线中的象素信号在相关的水平时间周期刚结束的时刻被采样，以保持在相应的象素电极和积聚电容中，从而引起在象素上的显示。
结果，当每一个都具有相对于构成象素矩阵的计数器电极的电势为负极性的象素信号通过数据线被分别写入象素时，数据线上的信号电压的波动被平均，以减少所有数据线的电压波动量。
因此，在现有的帧反向驱动中引起的横向串扰被显著减少。
另外，如上所述，由于在将象素信号应用到块中定义的数据线之前，具有相反极性的象素信号在水平时间周期中施加了四次，所以得到了与现有的预充电驱动相同的效果，而无需占用特别的预充电时间周期，于是大大减少了纵向串扰。
另外，在前一块的6个象素信号刚由预定的时间周期采样至数据线之前，紧随前一块的块的相同极性的6个象素信号被分别施加于相应的数据线。于是，有可能大大减少信号(噪声)，该信号(噪声)是从属于紧随前一块的块的数据线突发进入属于与相关的数据线相邻的前一块的数据线的，并且有可能大大减少纵向条纹不均匀性的发生。
另外，对于闪烁的减少、孔径率的提高以及液晶操作速度的提高，得到了与第三实施例相同的效果。
上面已经参考附图具体说明了本发明的描述性实施例。然而，本发明不限于这些实施例，对于本领域熟练技术人员，应当理解在不脱离本发明主题范围前提下的设计的变化包含在本发明中。
例如，描述性的实施例是相对于这样的内容而描述的：在结束将属于相对于二或三块的前一块的6个象素信号施加于数据线之前一段预定的时间周期时启动属于紧随相关的前一块的6个象素信号以分别施加于数据线，这样的驱动每二或三块重复连续执行，从而引起在象素矩阵的象素上的预定的显示。然而，在块数目设置为任一其它数并且象素信号数目不改变或设置为任何其它数的状态下，也可以实现本发明。
极性与分别从象素信号线持续施加至相应数据线直至采样的时间周期的象素信号相反的象素信号的信号时间周期与初始极性的象素信号的信号时间周期之比是基于相关的相应数据线中象素信号的波动的平均程度而确定的，从而可减少用于显示象素的波动平均值的量。
另外，本发明可以以这种方式实现：在与通过第一象素信号线提供的象素信号极性相反的象素信号以及初始极性的象素信号已经在前面从第一象素信号线施加于第一数据线之后，在上述之前施加于第一数据线的象素信号被采样以保持在第一数据线的浮动电容中的时刻之前一段时间周期(这段时间周期足够防止噪声从上述第二数据线传输至上述第一数据线)，在上述在先施加(象素信号从第一象素信号线施加于第一数据线)刚完成后，执行将象素信号从第二象素信号线施加于第二数据线。
另外，与初始极性的象素信号极性相反的象素信号以及初始极性的象素信号分别从象素信号线施加于相应的数据线，并且这些象素信号都被采样至相应的数据线以分别被保持，从而将象素信号的波动平均，从而本发明也可以应用于在相关象素上的显示中变得有用的象素矩阵的驱动。
另外，在任一上述实施例中，已经相对于执行两次采样以将象素信号分别写入相应象素的例子给出了说明。然而，本发明也可以通过应用于采样象素信号一次以将采样象素信号分别写入相应象素的液晶显示设备而实现。
另外，尽管说明是现对于一帧被分为四个子帧的例子给出的，应当理解，一帧被分割的数目可以设置为对于实现本发明合适的数目。
前面对实施例的描述是为了使本领域熟练技术人员完成并使用本发明。另外，这些实施例的多种修改对于本领域熟练技术人员是显而易见的，并且无需经过创造性劳动便可将这里定义的通用原则和特定例子应用于其它实施例。因此，本发明不限于这里描述的实施例，而是与权利要求及其等同物的限定所定义的最宽范围相一致。