改善信号传输过程中波形失真的系统及方法.pdf

本发明揭露一种改善信号传输过程中波形失真的系统及方法。该系统包括一个时钟信号源，以及至少一个接收端电子器件。其中该时钟信号源与该接收端电子器件间的互连(interconnection)长度为该时钟源信号在四分之一周期内所传输的距离。本发明还揭露了一种改善信号传输过程中波形失真的方法。该系统及方法对于非时钟信号源的情况也有改善作用。

1.  一种改善信号传输过程中波形失真的系统，所述系统包括一信号源，以及至少一个接收端电子器件，其特征在于：所述信号源与所述接收端电子器件间的互连长度为所述信号源的信号在四分之一周期内所传输的距离。

2.  如权利要求1所述的改善信号传输过程中波形失真的系统，其特征在于：所述信号源为时钟信号源。

3.  如权利要求1所述的改善信号传输过程中波形失真的系统，其特征在于：所述系统可以应用于印刷电路板设计。

4.  如权利要求1所述的改善信号传输过程中波形失真的系统，其特征在于：所述系统可以应用于集成电路设计。

5.  如权利要求1所述的改善信号传输过程中波形失真的系统，其特征在于：所述系统可以应用于主机板设计。

6.  一种改善信号传输过程中波形失真的方法，所述方法包括以下步骤：提供信号源工作频率；提供信号在该系统介质中的传播速度；控制该信号源与所述接收端电子器件间的互连长度为所述信号在四分之一周期内所传输的距离。

7.  如权利要求6所述的改善电子器件信号传输过程中波形失真的方法，其中所述信号源为时钟信号源。

改善信号传输过程中波形失真的系统及方法
【技术领域】
本发明是关于一种电子信号传输的系统及方法，特别是涉及一种改善电子器件信号传输过程中波形失真的系统及方法。
【背景技术】
目前，随着电子器件运行的时钟频率越来越高，对电子器件间的互连(interconnection)提出更高的要求。
众所周知，当前由于集成电路(IC)制造工艺的特点，任何电子器件的管脚都不可避免存在着各种各样的寄生效应(parasitics)，如电阻寄生效应、电容寄生效应或电感寄生效应等。由于这些寄生效应的存在，如处理不当，高速信号通过该器件的管脚时会产生尖峰而造成信号出现波形失真。
请参阅图1，该图为现有技术的信号源与接收端电子器件连结的物理拓朴图。在该图中，时钟信号源的频率为33.3MHz，周期为30ns。当驱动单元100与接收单元300之间的传输线200的互连长度分别为传输时间延迟3ns(十分之一时钟周期，如图1中的第一位置150所示)、8ns(3.75分之一时钟周期，如图1中的第二位置180所示)所传输的距离时，通过软件仿真得到的接收单元300的输出信号，结果如图2中曲线140所示。时钟信号在传输过程中出现部分扭曲现象，这是由于驱动单元100之管脚存在着寄生效应，使得高频率的时钟信号在通过该驱动单元100时在该驱动单元100的管脚处产生尖峰而造成时钟信号出现波形失真。该波形失真会对电子器件造成不同程度的影响，特别是在高速电子传输电路中，为电子器件的正常工作埋下隐患。所以如何改善这种波形失真的状况将成为我们所关注的问题所在。
【发明内容】
本发明的目的在于提供一种信号传输过程中改善波形失真的系统及方法。
本发明的目的是通过以下技术方案来实现的：一种改善信号传输过程中波形失真的系统，该系统包括一个时钟信号源，以及至少一个接收端电子器件，其中该时钟信号源与该接收端电子器件间的互连长度为该时钟源信号在四分之一周期内所传输的距离。
本发明还揭露一种改善信号传输过程中波形失真的方法，该方法包括以下步骤：提供信号源工作频率；提供信号在该系统介质中的传播速度；控制该信号源与该接收端电子器件间的互连长度为该信号在四分之一周期内所传输的距离。
该系统及方法对于非时钟信号源的情况也有改善作用。
本发明的技术方案与现有技术相比，具有以下优点：实施简单，不需增加组件，节省成本。该系统及方法可以有效地降低电子器件管脚的寄生效应以及地弹的影响，从而有效地改善信号的传输质量，保持该信号的完整性。
【附图说明】
图1是现有技术所采用的拓朴结构图。
图2是现有技术中延迟时间为3ns与8ns时的波形图。
图3是本发明改善信号传输过程中波形失真的系统及方法的电路原理图。
图4是本发明改善信号传输过程中波形失真的系统及方法的频率为100MHz时延迟时间为0.5ns的波形图。
图5是本发明改善信号传输过程中波形失真的系统及方法的频率为100MHz时延迟时间为2.5ns之波形图。
图6是本发明改善信号传输过程中波形失真的系统及方法的频率为100MHz时延迟时间为3.0ns之波形图。
图7是本发明改善信号传输过程中波形失真的系统及方法的频率为300MHz时延迟时间为0.8ns之波形图。
图8是本发明改善信号传输过程中波形失真的系统及方法的频率为300MHz时延迟时间为0.833ns之波形图。
【具体实施方式】
众所周知，在实际中，IC芯片中每一个管脚都存在有诸如寄生电感、寄生电阻等寄生效应，这使得当信号源的频率很高时，高速信号通过该具有寄生效应的管脚时都会产生尖峰失真。本发明的系统及方法可以有效地改变这种状况。
本发明改善信号传输过程中波形失真的系统，该系统包括一个时钟信号源，以及一个接收端电子器件。其中该时钟信号源与该接收端电子器件间的互连长度为该时钟源信号在四分之一周期内所传输的距离。该系统对于非时钟信号源的情况也有改善作用。
请参考图3，该图为本发明所采用的改善信号传输过程中波形失真的系统原理图。在该图中，驱动单元10即是上述所述的时钟信号源，频率为100MHz，周期为10ns，接收单元30即是上述所述的接收端电子器件，延迟传输单元40为仿真传输线的传输延迟距离，寄生效应单元20包括电阻21及电感22，仿真驱动单元10管脚的寄生效应。其中，驱动单元10一端通过电阻26与延迟传输单元40相连接，其另一端与寄生效应单元20相接后接地，延迟传输单元40的另一端与接收单元30相连接。延迟传输单元40可以通过调节其参数，从而得到不同的传输线延迟的距离。在接收单元30处用经过软件仿真得到输出波形。
请一并参考图4及图6，该两图为传输延迟时间分别为0.5ns及3ns时在接收单元30处的波形图。其中，曲线44、64是驱动单元10的输入曲线，曲线46、66是接收单元30地输出曲线。从图中可以看出，波形在第三位置48处(如图4所示)和第四位置68处(如图6所示)产生了失真。我们知道，在0.5ns与3ns的传输延时所出现的尖峰失真主要是由驱动单元10的管脚的寄生效应所引起的。
请参考图5，该图为传输延迟时间为2.5ns时在接收单元30处的波形图，即将驱动单元10与接收单元30之间互连长度控制在四分之一周期时钟信号所传输的距离。其中，曲线54是驱动单元10的输入曲线，曲线56是接收单元30的输出曲线。从图中可以看出，输入输出波形均变得很完滑，时钟信号在传输过程中，始终保持完整，没有出现尖峰失真现象。
之所以会出现为这种情况，这是由于时钟信号在刚开始传输时，驱动单元10向接收单元30发射一个正向波形，并且被接收单元30反射回来。因为延迟传输单元40的长度是四分之一周期，在半个时钟周期后，被接收单元30反射回来的正向波形返回到达驱动单元10，并由于该驱动单元10管脚的寄生效应产生一个正向尖峰。与此同时，驱动单元10正在向接收单元30发射一个负向波形信号，并在该管脚处产生一个负向尖峰。结果，正向波形反射回来而产生的正向尖峰与负向波形产生的负向波峰正好相抵消，从而使得波形将变得很完滑。该时钟信号在传输过程中，始终保持完整，没有出现尖峰失真现象。
请参考图7、图8，该等图为时钟频率为300MHz时的波形图，其中，图7为时钟源与电子器件间的传输延迟为0.8ns时的波形图，图8为时钟源与电子器件间的传输延迟为0.8333ns时的波形图，即时钟源与电子器件间的距离为四分之一周期时钟信号所传输的距离。在其中，曲线74、84是驱动单元10的输入曲线，曲线76、86是接收单元30的输出曲线。从图中可以看出，当时钟源与电子器件间的距离为传输延迟为0.8ns中时钟信号所传输的距离时，波形在第五位置78处出现失真，而当时钟源与电子器件间的距离为四分之一周期时钟信号所传输的距离时，波形没有出现失真，时钟信号保持比较完整。
本发明的改善信号传输过程中波形失真的系统及方法对于非时钟信号同样适用。由于本系统及方法是利用半个周期后，正负波形在驱动单元处交汇所产生的抵销作用，对于非时钟信号，半个周期后，按概率来说，有50％的概率驱动单元会反转逻辑状态，从而满足以上条件。所以，对于非时钟信号，可以改善其50％的波形。
本发明的改善时钟信号传输过程中波形失真的系统及方法可以应用于主机板的时钟源与电子组件的互连上。根据本发明的时钟信号与电子器件互连的方法，并结合以下公式(1)来推算时钟信号与电子器件和互连长度。
L = v * t = v * T 4 = v 4 f - - - - ( 1 ) ]]>
在公式(1)中，L是传输线长度，T是时钟信号周期，v是时钟信号在主机板上的传输速率，t是时钟信号在主机板上的传输时间，f是时钟信号频率。
目前，主机板的时钟源最高频率是工作在200MHz，时钟信号在主机板上的传输速率大约为每纳秒6英寸，按照本发明的时钟信号与电子器件互连的方法，并结合以下公式(1)来进行计算，主机板的时钟源与电子器件的传输线L长度应为7.5英寸，才比较匹配。但目前受电路板层内布线空间的限制，实际使用的传输线长度大约为5英寸，如果采用5英寸的长度，那么信号将不可避免地出现延迟，会有造成信号失真潜在的危险。如果主机板的时钟频率工作在300MHz左右，按上述公式所计算出来的结果，主机板的时钟源与电子器件的传输线L的长度正好为5英寸。所以对于主机板的工作频率为300MHz时，采用5英寸的传输线长度正好能满足时钟信号延迟的要求，将不会产生信号失真的状况。
同理，本发明作之改善信号传输过程中波形失真之系统及方法同样可以用于集成电路、Cable设计以及PCB设计中电子组件的互连设计。