集成式电源电路装置及其制造方法 本发明涉及一种集成式电源电路装置及其制造方法，特别是涉及一种可自动选取输出电压的集成式电源电路装置及其制造方法。
为了因应环保需求，利用较低工作电压的电路系统，来达到节省电能的目的，已逐渐普遍，而且，为了因应在高工作电压系统及低工作电压系统同时使用时的不同输出电压，所以，混合式输出电压的设计是必要的。
现在个人电脑(Personal Computer)里所使用的主机板(Mother Board)的工作电压有5V及3.3V两种。这是由5V转变为3.3V的过渡，所以所使用的零组件(IC Comonents)有些是5V，有些是3.3V电路使用的，这就是所谓的[5V/3.3V混合式输出电压]。
而以往5V/3.3V混合式输出电压电路的制造过程，如图1所示，是依序完成P-井区(P-WELL)、活跃区(ACTIVE)、P-场区(P-FIELD)、埋窗(BURIED CONTACT)、第一层复晶(POLYI)、N+植入、P+植入、复晶连络(POLYVIA)、第二层复晶(POLYII)、负载植入(LOAD IMPLANT)、接触窗(CONTACT)、第一金属层(NETAL I)、金属连络(METALVIA)、第二金属层(METAL II)，及金属垫(PAD)。而为了将5V及3/3V的输出线路设计在一起，以往于布局时预留一个可以选择的接线点，然后在出光罩时，就上述第一金属层步骤中，利用两种不同的金属层光罩来先取5V输出的电路，如图2所示，或3.3V输出的电路，如图3所示。
上述图2、3所示的N2、N3为互补数据输入讯号，MN1、MN0为两个N-通道输出驱动器(N-CHANNEL OUTPUT DRIVER)，Q为一双极(BIPOLAR)晶体管。其中，MN1在正常的情况下只能把N4拉到约3.6V左右，最后还是靠晶体管Q把它拉到接近5V的电压，如图2所示，此即以往利用第一种金属层光罩的作法。但是，如果要在N4取得3.3V的输出电压，则必须把晶体管Q的输出端切断，如图3所示，此为以往利用第二种金属层光罩地作法。
然而，上述以往的方法及电路设计，集成电路的制造比较麻烦，因为在第一金属层曝光时，必须将晶片分开，再经上述两种不同光罩分别产生输出为5V或输出为3.3V的产品，所以，在生产上不但比较复杂且费时，又多了一层光罩，提高了成本，生产管制的时效上也比较差。而且，经以往方法制造完成的产品，不是固定为5V输出电压用，就是固定为3.3V输出电压用，不但存储时必须分开管理，且无法弹性替换使用，容易造成一边积压，而另一边缺货的生产管理上的困难。
本发明的主要目的在于提供一种集成电路及其制造方法，其可克服输出电压为固定值的缺点，也具有自动选取输出电压的功能。
为达到上述目的，本发明采取如下措施：
本发明方法的主要特征是在上述以往制程的第一金属层步骤的电路布局时，先预布一个5V与3.3V混合式输出电压的逻辑线路及一个具预备接线焊垫(BONDINGPAD)的选择线路，且只要经一种金属层光罩就可制造完成5V/3.3V或5V/5V两种相同输入但不同输出电压的集成电路装置。
本发明自动选取混合式输出电压的集成电路的制造方法，其步骤包括完成P-井区、活跃区、P-场区、埋窗、第一层复晶、N+植入、P+植入、复晶连络、负载植入、接触窗、第一金属层、金属连络、第二金属层，及金属垫，其特特在于上述第一金属层步骤中，预先布局一个混合式逻辑线路及一个具预备接线焊垫的选择线路，再依后续的金属连络、第二金属层、及金属垫作线路的连接，以使该预备接线焊垫空接，或接至该金属垫时，就可以产生两种相同输入但不同输出电压的集成电路装置。
本发明的集成电路装置，由下而上包括有P-井区、活跃区、P-场区、埋窗、第一层复晶、N+植入、P+植入、复晶连络、第二层复晶、负载植入、接触窗、第一金属层、金属连络、第二金属层，及金属垫，其特征在于：上述第一金属层中，预先布局一个混合式逻辑线路及一具有预备接线焊垫的选择线路，再依后续的金属连络第二金属层及金属垫作线路的连接，以使该预备接线焊垫接至该金属垫，或空接时，就可以选择而产生两种相同输入但不同输出电压。
下面结合附图及实施例对本发明进行详细说明：
图1是以往混合式输出电压电路装置的制造流程图。
图2是以往5V/5V混合式输出电压电路装置的详细电路图。
图3是以往5V/3.3V混合式输出电压电路装置的详细电路图。
图4是本发明集成式电源电路的制造方法流程图。
图5是本发明集成式电源电路中，5V与3.3V混合式输出电压的逻辑线路的较佳实施例电路图。
图6是本发明集成式电源电路中，具预备接线焊垫的选择线路的较佳实施例电路图。
图7是图5、6的配置(Layout)示意图。
图8是图6反逻辑设计的等效变化实施例电路图。
如图4所示，为本发明的制造方法流程图，其中完成P-井区(P-WELL)、活跃区(ACTIVE)、P-场区(P-FIELD)、埋窗(BURIEDCONTACT)、第一层复晶(POLYI)、N+植入、P+植入、复晶连络(POLYVIA)、负载植入(LOAD I MPLANT)及接触窗(CONTACT)等步骤与以往作法一样，其特征在于后续的第一金属层(METAL I)步骤中，布局如图5所示的一个混合式逻辑线路1及图6所示的一个具预备接线焊垫20的选择线路2后，再依以往技术制作金属连络(METALVIA)、第二金属层(METAL II)、及Vss金属垫(PAD)等线路的连接后，就完成如图7的配置(Layout)。
上述混合式逻辑线路1在本较佳实施例中主要包括一第一、第二N-通道输出驱动器MN1、MN0，第一N-通道输出驱动器MN1的漏极接电源Vcc，源极接第二N-通道输出驱动器MN0的漏极，该第二N-通道输出驱动器MN0的源极则接地极Vss，而且，该第一N-通道输出驱动器MN1的栅极经偶数个非门以接受N2输入讯号，该第二N-通道输出驱动器MN0的栅极则经奇数个非门以接受N3的输入讯号，该N2、N3的输入讯号为互补数据输入讯号。一双极晶体管Q，其集电极接电源Vcc， 射极接于上述第一N-通道输出驱动器MN1，源极与第二N-通道输出驱动器漏极MN0的接点处，并充作该混合式逻辑线路的输出端N4；以及一或非门10，其一输入端经奇数个非门接于上述第一N-通道输出驱动器MN1的栅极，而另一输入端N1接于上述选择线路2的输出端N1，该或非门10的输出端则接于上述双极晶体管Q的基极。
上述选择线路2，在本较佳实施例中主要包括一预备接线焊垫20、一第一非门21、一反N-通道输出驱动器22、一与非门23及一第二非门24，该第一非门21的输入端接高电压Vcc，输出端接于该反N-通道输出驱动器22的栅极，而该反N-通道输出驱动器22的漏极接高电压Vcc，源极则接于该与非门23的其一输入端及预备接线焊垫20，该与非门23的另一输入端接高电压Vcc，其输出端则经第二非门24接至上述混合式逻辑线路1的输入端N1。
上述与非门23及第二非门24当然也可以一非门等效代替。
在图7中，可以清楚看出上述预备接线焊垫20与上述Vss金属垫未连接，也就是说，预备接线焊垫20是处于空接的状态，此时，当5V的高电压Vcc输入选择线路2时，可在其输出端N1输出“1”，再经混合式逻辑线路1，而在其输出端N4输出约3.3V的电压供外接使用，也就是输入/输出为5V/3.3V的产品。而且如果需要的是输入/输出为5V/5V的产品，则在本发明封装前，将图7所示的预备接线焊垫20接到该Vss金属垫，就可由选择线路2的输出端N1得到“0”，再经混合式逻辑线路1，而在其输出端N4输出约5V的电压供外接使用。
此外，得到如图6的选择线路2的等效构造相当多，如图8所示，就是图6的反逻辑方式的等效变化，其中选择线路2’包括一非门21’、一N-通道输出驱动器22’及一或门23’，且该非门21’的输入端接地极Vss，输出端接于该N-通道输出驱动器22’的栅极，而该N-通道输出驱动器22’的漏极接地极Vss，其源极则接于该或门23’的其一输入端及上述预备接线焊垫20，而该或门23’的另一输入端接地极Vss。而且因应该反逻辑设计的需要，在图7所示的Vss金属垫改成Vcc金属垫(图未示)。
此外，如图6所示，其在于上述预备接线垫20只有两种选择情形，也就是空接或接Vss(或Vcc)金属垫，因此可将预备接线焊垫20放在Vss(或Vcc)金属垫旁，在接线选择(Bonding Option)的功能意义上简单明了。如果没有图6，则上述混合式逻辑线路1的N1点必须直接接线到Vss或Vcc，如此一来将接线选择复杂化，而且该N1点不能空接(Floating)，损失了一项很省事的功能，因为在各种接线上，空接方式是最方便的方法。
本发明的集成式电源电路与现有技术相比具有以下效果：
1、本发明可经大量制造如图7所示的IC配置，产品封装前，依所订的5V/5V或5V/3/3V的输入/输出规格决定预备接线焊垫2是否与Vss 金属垫接线，所以生产上较有弹性，确实解决以往制法的固定规格，于存储时必须分开管理，且无法弹性替换使用，造成生产管理上的困难，所以本发明的经济效益较高。
2、本发明在生产过程的第一金属层步骤中，只需使用一种金属层光罩就可以完成，不需像以往制法要两种不同光罩来分别制造5V/5V或5V/3.3输入/输出规格的固定产品。