以反向器为基础运用开路电阻串的快闪模拟数字转换器.pdf

一种模拟数字转换器，用以将模拟信号转换成数字信号，其包括：比较器阵列，含有多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；电阻串，包含多个串联电阻器，每个上述电阻器均对应于上述多个比较器中的一个；以及电流产生器，用以提供恒定电流，流过该电阻串。

1.  一种用以将模拟信号转换为数字信号的模拟数字转换装置，其特征是包括：
比较器阵列，包含多个比较器，上述每个比较器均包含第一反向器与第二反向器，两者串联；
电阻串，包含多个串联电阻器，上述每个电阻器均对应于上述多个比较器中的一个；以及
电流产生器，用以提供恒定电流，流过该电阻串。

2.  根据权利要求1所述的装置，其特征是上述多个比较器中的第一反向器具有相同的切换阈值电压。

3.  根据权利要求1所述的装置，其特征是上述多个比较器中的第二反向器具有相同的切换阈值电压。

4.  根据权利要求1所述的装置，其特征是上述多个比较器中上述这些第一反向器中每一个和上述这些第二反向器中每一个具有相同的切换阈值电压。

5.  根据权利要求1所述的装置，其特征是上述多个比较器中的一个是在该恒定电流流动的方向被设置在其它比较器的最上游处，且其中对上述多个比较器中和该最上游比较器相隔M个比较器的比较器来说，被馈送至该比较器的电压电平为V_IN-(M+1)IR，其中M为大于等于零的整数，V_IN为该模拟信号的电压电平，I为该恒定电流的电流值，而R则为上述这些电阻器中每一个的电阻值。

6.  根据权利要求5所述的装置，其特征是该数字信号是N位信号，N为整数，且其中该比较器会将切换阈值电压电平V_m与该模拟信号的电压电平作比较，其中该模拟信号电压电平的范围介于V_m至V_m+(2^N-1)IR之间。

7.  根据权利要求1所述的装置，其特征是上述多个比较器中的一个是在该恒定电流流动的方向被设置在其它比较器的最上游处，且其中对上述多个比较器中和该最上游比较器相隔M个比较器的比较器来说，被馈送至该比较器的电压电平为V_IN-(M+2)IR，其中M为大于等于零的整数，V_IN为该模拟信号的电压电平，I为该恒定电流的电流值，而R则为上述这些电阻器中每一个的电阻值。

8.  根据权利要求7所述的装置，其特征是该数字信号是N位信号，N为整数，且其中该比较器会将切换阈值电压电平V_m与该模拟信号的电压电平作比较，其中该模拟信号电压电平的范围介于V_m至V_m+(2^N-1)IR之间。

9.  一种用以将模拟信号转换为数字信号的模拟数字转换装置，其特征是包括：
比较器阵列，包含多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；
电阻串，包含多个电阻器，每个上述电阻器均对应于上述多个比较器中的一个；
接收比较器，选自上述多个比较器中的一个，用以接收该电阻串中某一节点处的模拟信号，而不会流过该电阻串中任何电阻器；
该电阻串中的第一子串会于该节点处和该电阻串中的第二子串分离；
第一电流产生器，用以提供第一恒定电流，流过该第一子串；以及
第二电流产生器，用以提供第二恒定电流，流过该第二子串，该第二恒定电流和该第一恒定电流具有相同的数值。

10.  根据权利要求9所述的装置，其特征是上述这些多个比较器中的第一反向器具有相同的切换阈值电压。

11.  根据权利要求9所述的装置，其特征是上述这些多个比较器中的第二反向器具有相同的切换阈值电压。

12.  根据权利要求9所述的装置，其特征是上述这些多个比较器中上述这些第一反向器中每一个和上述这些第二反向器中每一个具有相同的切换阈值电压。

13.  根据权利要求9所述的装置，其特征是该第一子串中的电阻器数量等于该第二子串中的电阻器数量。

14.  根据权利要求9所述的装置，其特征是对在该第一或第二恒定电流流动的方向中被设置在该接收比较器上游处且与该接收比较器相隔T个比较器的比较器来说，被馈送至该比较器的电压电平为V_IN+T×IR，其中V_IN为该模拟信号的电压电平，T为大于等于零的整数，I为该第一或第二恒定电流的数值，而R则为该电阻串的上述这些电阻器中每一个的电阻值。

15.  根据权利要求9所述的装置，其特征是对在该第一或第二恒定电流流动的方向中被设置在该接收比较器下游处且与该接收比较器相隔T个比较器的比较器来说，被馈送至该比较器的电压电平为V_IN-T×IR，其中V_IN为该模拟信号的电压电平，T为大于等于零的整数，I为该第一或第二恒定电流的数值，而R则为该电阻串的上述这些电阻器中每一个的电阻值。

16.  一种信号处理系统，其特征是含有模拟数字转换器用以将模拟信号转换成数字信号，该系统包括：
输入模拟信号；
多个串联的电阻器，用以接收该模拟信号，每个上述多个电阻器均包含一个分接端；
多个比较器，每个上述比较器均包含第一反向器，于上述多个电阻中的一个的分接端处连接至该电阻器；以及第二反向器，与该第一反向器串联；以及
电流产生器，用以提供恒定电流，流过上述多个电阻器。

17.  根据权利要求16所述的系统，其特征是上述这些第一反向器中每一个与上述这些第二反向器中每一个实质上具有相同的切换阈值电压。

18.  根据权利要求16所述的系统，其特征是上述多个比较器中的一个是在该恒定电流流动的方向被设置在其它比较器的最上游处，且其中对上述多个比较器中和该最上游比较器相隔M个比较器的比较器来说，被馈送至该比较器的电压电平为V_IN-(M+1)IR，其中M为大于等于零的整数，V_IN为该模拟信号的电压电平，I为该恒定电流的电流值，而R则为上述这些电阻器中每一个的电阻值。

19.  根据权利要求16所述的系统，其特征是该数字信号是N位信号，N为整数，且其中该比较器会将切换阈值电压电平V_m与该模拟信号的电压电平作比较，其中该模拟信号电压电平的范围介于V_m至V_m+(2^N-1)IR之间。

20.  根据权利要求16所述的系统，其特征是上述多个比较器中的一个是在该恒定电流流动的方向被设置在其它比较器的最上游处，且其中对上述多个比较器中和该最上游比较器相隔M个比较器的比较器来说，被馈送至该比较器的电压电平为V_IN-(M+2)IR，其中M为大于等于零的整数，V_IN为该模拟信号的电压电平，I为该恒定电流的电流值，而R则为上述这些电阻器中每一个的电阻值。

21.  根据权利要求16所述的系统，其特征是该数字信号是N位信号，N为整数，且其中该比较器会将切换阈值电压电平V_m与该模拟信号的电压电平作比较，其中该模拟信号电压电平的范围介于V_m至V_m+(2^N-1)IR之间。

22.  一种将模拟信号转换为数字信号的方法，其特征是包括：
提供比较器阵列，包含多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；
将多个电阻器串联于一个电阻串之中，该电阻串包含多个节点；
于上述多个节点处将上述多个比较器电连接至该电阻串，致使每个上述多个电阻器均对应于上述多个比较器中的一个；以及
让恒定电流流过该电阻串。

23.  根据权利要求22所述的方法，其特征是进一步包括提供上述多个比较器中包含的相同第一反向器。

24.  根据权利要求22所述的方法，其特征是进一步包括提供上述多个比较器中包含的相同第二反向器。

25.  根据权利要求22所述的方法，其特征是进一步包括提供上述多个比较器中的第一反向器与第二反向器相同的切换阈值电压。

26.  根据权利要求16所述的方法，其特征是进一步包括：
决定上述多个比较器中的一个于该恒定电流流动方向中设置在其它比较器的最上游处；以及
对上述多个比较器中和该最上游比较器相隔M个比较器的比较器来说，馈送电压电平V_IN-(M+1)IR给该比较器，其中M为大于等于零的整数，V_IN为该模拟信号的电压电平，I为该恒定电流的数值，而R则为上述这些电阻器中每一个的电阻值。

27.  根据权利要求22所述的的方法，其特征是进一步包括：
决定上述多个比较器中的一个于该恒定电流流动方向中设置在其它比较器的最上游处；以及
对上述多个比较器中和该最上游比较器相隔M个比较器的比较器来说，馈送电压电平V_IN-(M+2)IR给该比较器，其中M为大于等于零的整数，V_IN为该模拟信号的电压电平，I为该恒定电流的数值，而R则为上述这些电阻器中每一个的电阻值。

28.  一种将模拟信号转换为数字信号的方法，其特征是包括：
提供比较器阵列，包含多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；
将多个电阻器串联于一电阻串之中，该电阻串包含多个节点；
于上述多个节点处将上述多个比较器电连接至该电阻串，致使每个上述多个电阻器均对应于上述这些多个比较器中的一个；
从上述这些多个比较器中的一个中选择一个接收比较器，用以接收该电阻串中某一节点处的模拟信号，而不会流过该电阻串中任何电阻器；
于该节点处分离该电阻串中的第一子串和该电阻串中的第二子串；
让第一恒定电流流过该第一子串；以及
让第二恒定电流流过该第二子串，该第二恒定电流和该第一恒定电流具有相同的数值。

29.  根据权利要求28所述的方法，其特征是进一步包括提供上述多个比较器中包含的相同第一反向器。

30.  根据权利要求28所述的方法，其特征是进一步包括提供上述多个比较器中包含的相同第二反向器。

31.  根据权利要求28所述的方法，其特征是进一步包括提供上述多个比较器中的第一反向器与第二反向器相同的切换阈值电压。

32.  根据权利要求28所述的方法，其特征是进一步包括提供相同数量的电阻器给该第一子串与该第二子串。

33.  根据权利要求28所述的方法，其特征是进一步包括：
对在该第一或第二恒定电流流动的方向中被设置在该接收比较器上游处且与该接收比较器相隔T个比较器的比较器来说，馈送(V_IN+T×IR)电压电平给该比较器，其中V_IN为该模拟信号的电压电平，T为大于等于零的整数，I为该第一或第二恒定电流的数值，而R则为该电阻串的上述这些电阻器中每一个的电阻值。

34.  根据权利要求28所述的方法，其特征是进一步包括：
对在该第一或第二恒定电流流动的方向中被设置在该接收比较器下游处且与该接收比较器相隔T个比较器的比较器来说，馈送(V_IN-T×IR)电压电平给该比较器，其中V_IN为该模拟信号的电压电平，T为大于等于零的整数，I为该第一或第二恒定电流的数值，而R则为该电阻串的上述这些电阻器中每一个的电阻值。

以反向器为基础运用开路电阻串的快闪模拟数字转换器
技术领域
本发明一般涉及一种模拟数字转换器(ADC)，更明确地说，涉及一种以反向器为基础的快闪ADC，其在超宽频(UWB)收发器中用到开路电阻串。
背景技术
模拟数字转换器(ADC)是一种用于将输入模拟信号(电流或电压)转换成数字信号的装置。ADC通常分为连续近似ADC与快闪ADC。连续近似ADC是用来依次决定对应于模拟输入的数字码中的位。一般来说，连续近似ADC的解析度必须要达每位一个时脉循环。相反地，快闪ADC的硬件结构比该连续近似ADC还复杂，其能够同时完成整个模拟数字转换过程(通常仅在一个时钟脉冲周期中完成)，而非依次进行。
在快闪ADC中，以反向器为基础的快闪ADC运用的是TIQ(临界-反向-量化)技术，符合SOC(系统芯片)设计中低功率消耗与低供应电压的需求。TIQ技术的优点在于，其能够与其它数字电路整合，同时可降低总功率消耗。此项优点让TIQ技术适用于UWB(超宽频)收发器之中，其中低功率消耗非常重要。不过，公知的快闪ADC通常会有反向器不匹配的问题，其发生原因为该ADC中上述这些反向器制造时不对称的关系，其缺点是，会在上述这些反向器的切换阈值电压中造成变异。反向器的切换阈值电压V_m如下：
V_m＝[r(V_DD-|V_Tp|)+V_Tn]/(1+r)
其中，V_DD是该以反向器为基础的快闪ADC的供应电压，V_Tp与V_Tn则分别是该反向器的PMOS晶体管与NMOS晶体管的阈值电压，而r可进一步定义如下：
r＝[μ_P×C_OX ×(W/L)_P)]^1/2/[μ_N×C_OX×(W/L)_N)]^1/2
其中，μ_P与μ_N分别为空穴与电子的移动率，C_OX为氧化物膜的电容，而(W/L)_P与(W/L)_N分别为该反向器的PMOS晶体管与NMOS晶体管中的沟道宽度与沟道长度比。
为克服反向器不匹配的问题，已经有人提出公知技术来调整V_m，包含V_DD、V_Tp、V_Tn、以及W/L比等系数在内。在公知技术的第一种方式中，要被连接至快闪ADC中每个比较器的供应电压V_DD会随着V_m改变而改变，致使其中一比较器处的供应电压电平会不同于另一比较器处的供应电压电平。在第二种方式中，每个比较器的晶体管中的掺杂密度则会改变，致使每个比较器的掺杂密度可能不会相同。在第三种方式中，上述这些晶体管中的W/L比则会改变，致使每个比较器的尺寸可能不会相同。上述第一与第二种方式提出的是一种线性方案，其设计难度很高。第三种方式的缺点则在于布局的设计，且难以提供具有个别阈值电压的晶体管。
所以，本发明希望提供一种快闪ADC，其可解决反向器不匹配的问题，而无需改变上述这些反向器的尺寸或参数，同时又可保留以反向器为基础的快闪ADC中的各项特点，如UWB收发器所要求的低功率消耗。
发明内容
本发明是有关一种解决因已有技术之限制与缺点所造成的种种问题的模拟数字转换器(ADC)。
根据本发明一具体实施例，本发明提供一种模拟数字转换装置，用以将模拟信号转换成数字信号，其包括：比较器阵列，含有多个比较器，每个上述这些比较器均包含第一反向器与第二反向器，两者串联；电阻串，包含多个串联电阻器，每个上述电阻器均对应于上述多个比较器中的一个；以及电流产生器，用以提供恒定电流，流过该电阻串。
同样根据本发明，本发明提供一种模拟数字转换装置，用以将模拟信号转换成数字信号，其包括：比较器阵列，含有多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；电阻串，包含多个电阻器，每个上述电阻器均对应于上述多个比较器中的一个；接收比较器，选自上述多个比较器中的一个，用以接收该电阻串中某一节点处的模拟信号，而不会流过该电阻串中任何电阻器；该电阻串中的第一子串会于该节点处和该电阻串中的第二子串分离；第一电流产生器，用以提供第一恒定电流流过该第一电阻子串；以及第二电流产生器，用以提供第二恒定电流流过该第二电阻子串，该第二恒定电流和该第一恒定电流具有相同的数值。
另，根据本发明，本发明提供一种含有模拟数字转换器的信号处理系统，用以将模拟信号转换成数字信号，其包括：输入模拟信号；多个串联的电阻器，用以接收该模拟信号，每个上述多个电阻器均包含分接端；多个比较器，每个上述比较器均包含第一反向器，于上述多个电阻器中的一个的分接端处连接至该电阻器，以及第二反向器，与该第一反向器串联；以及电流产生器，用以提供恒定电流流过上述多个电阻器。
又，根据本发明，本发明提供一种用以将模拟信号转换成数字信号的方法，其包括：提供比较器阵列，含有多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；将多个电阻器串联于电阻串之中，该电阻串包含多个节点；于上述多个节点处将上述多个比较器电连接至该电阻串，致使每个上述多个电阻器均对应于上述多个比较器中的一个；以及让恒定电流流过该电阻串。
又，根据本发明，本发明提供一种用以将模拟信号转换成数字信号的方法，其包括：提供比较器阵列，含有多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；将多个电阻器串联于电阻串之中，该电阻串包含多个节点；于上述多个节点处将上述多个比较器电连接至该电阻串，致使每个上述多个电阻器均对应于上述多个比较器中的一个；从上述多个比较器中选择接收比较器，用以接收该电阻串中某一节点处的模拟信号，而不通过该电阻串中任何电阻器；于该节点处分离该电阻串的第一子串与该电阻串的第二子串；让第一恒定电流流过该第一子串；以及让第二恒定电流流过该第二子串，该第二恒定电流与该第一恒定电流具有相同的数值。
附图说明
当结合各附图来阅览时，即可更佳了解上文本发明较佳具体实施例之详细说明。为达本发明的说明目的，各附图里绘有现属较佳的各具体实施例。然应了解本发明并不限于所绘的精确排置方式及设备装置。在各附图中：
图1A为根据本发明一具体实施例用在模拟数字转换器(ADC)中的反向器的示意图；
图1B为图1A中所示的反向器的电路符号；
图1C为图1A中所示的反向器的转换函数关系图；
图2A为根据本发明一具体实施例用在ADC中的比较器的示意图；
图2B为图2A中所示的比较器的电路符号；
图2C为图2A中所示的比较器的转换函数关系图；
图3A为根据本发明一具体实施例的ADC的电路图；
图3B为根据本发明另一具体实施例的ADC的电路图；
图3C为图3A中所示的ADC的等效电路图；
图3D为图3A中所示的ADC的反向器的动态转换函数关系图；
图3E为图3A中所示的ADC的比较器的动态转换函数关系图；
图4A为根据本发明另一具体实施例的ADC的电路图；
图4B为图4A中所示的ADC的等效电路图；以及
图4C为根据本发明又一具体实施例的ADC的电路图。
主要元件标记说明
10              反向器
12              PMOS晶体管
14              NMOS晶体管
20              比较器
22              第一反向器
24              第二反向器
30           模拟数字转换器
31           电流产生器
32           比较器阵列
34           电阻串
34-1         第一电阻器R1的第一端
34-2         第二电阻器R2的第一端
36           编码器
38           取样与保留电路
40           模拟数字转换器
41           第一电流产生器
42           比较器阵列
44           第一子串
45           第二子串
46           编码器
48           取样与保留电路
49           第二电流产生器
50           模拟数字转换器
52           比较器阵列
54           电阻串
60           模拟数字转换器
62           比较器阵列
64           第一子串
65           第二子串
具体实施方式
图1A为根据本发明一具体实施例用在模拟数字转换器(ADC)中的反向器10的示意图。现在参照图1A，反向器10包含p型金属氧化物半导体(PMOS)晶体管12以及n型金属氧化物半导体(NMOS)晶体管14。当输入信号V_IN大于反向器10的切换阈值电压V_m时，PMOS晶体管12便会关闭，而NMOS晶体管14则会开启。输出电压V_O的电压电平会被拉至低电平(V_O＝0)。当输入信号V_IN小于切换阈值电压V_m时，PMOS晶体管12便会开启，而NMOS晶体管14则会关闭。输出电压V_O的电压电平会被拉至高电平(V_O＝V_DD)。图1B为反向器10的电路符号，而图1C则为图1A中所示的反向器10的转换函数关系图。
图2A为根据本发明一具体实施例用在ADC中的比较器20的示意图。参照图2A，比较器20包含第一反向器22以及第二反向器24，两者串联。第一反向器22具有第一切换阈值电压V_m1，而第二反向器24则具有第二切换阈值电压V_m2。于根据本发明的其中一具体实施例中，第一反向器22与第二反向器24均利用互补式金属氧化物半导体(CMOS)工艺来制造，且两者实质上具有相同的尺寸与参数，如W/L比与阈值电压V_Tp与V_Tn。因此，V_m1实质上等于V_m2。于另一具体实施例中，在含有多个比较器的比较器阵列中，上述多个比较器中每个上述第一与第二反向器实质上具有相同的切换阈值电压。
在操作上，响应小于该切换阈值电压V_m1的低电压V_IN之后，第一反向器22的输出信号V_O便会是V_DD，大于切换阈值电压V_m2，从而造成比较器20的输出V_OUT位于接地电平。相反地，响应大于该切换阈值电压V_m1的高电压V_IN之后，第一反向器22的输出信号V_O便会接地，小于切换阈值电压V_m2，从而造成比较器20的输出V_OUT位于V_DD电平。图2B为比较器20的电路符号，而图2C则为图2A中所示的比较器20的转换函数关系图。
图3A为根据本发明一具体实施例的ADC 30的电路图。参照图3A，ADC30包含比较器阵列32；电阻串34；编码器36；以及电流产生器31，用以提供电流流过电阻串34。N位ADC 30所需要的比较器阵列32中的比较器数量与电阻串34中电阻器的数量为2^N，N为整数。假设N位的ADC 30，那么比较器阵列32便包含多个比较器C₁至C(₂^N)。上述这些比较器C₁至C(₂^N)中每一个均包含第一反向器与第二反向器，两者串联，如图2A所示。电阻串34包含多个电阻器R₁至R(₂^N)，彼此串联。上述这些电阻器R₁至R(₂^N)每一个均包含第一端与第二端，且对应于上述这些比较器C₁至C(₂^N)中的一个。明确地说，第一电阻器R₁的第一端34-1会被电连接至第一比较器C₁，第二电阻器R₂的第一端34-2会被电连接至第二比较器C₂，依此类推。电流产生器31会提供一恒定电流，通过电阻串34。编码器36会对源自比较器阵列32的输出进行编码，用以产生N位经编码的数字信号。该N位数字信号包含二进制位系数B₁至B_N，每一个均具有0或1任一二进制数值，其中B₁代表的是最高有效位，而B_N代表的则是最低有效位。ADC 30可能进一步包含取样保留电路38，用以接收输入模拟信号V_IN，并且保留该输入信号V_IN，用以防止在该转换过程期间改变该输入信号。
所属技术领域的技术人员便会明白，比较器或电阻器的数量可不限为2^N，只要编码器36能够产生N位的编码数字信号即可。图3B为根据本发明另一具体实施例的ADC 50的电路图。参照图3B，ADC 50的结构和图3A中所示的ADC 30雷同，比较器阵列52与电阻串54除外。明确地说，ADC 30在比较器阵列52中含有总数为(2^N-1)的比较器C₂至C₂^N；以及于电阻串54中含有总数为(2^N-1)的电阻器R₁至R(₂^N_-1)，分别对应于比较器C₂至C₂^N。于另一具体实施例中，根据本发明的ADC则包含总数为(2^N-1)的比较器C₁至C(₂^N_-1)；以及总数为(2^N-1)的电阻器R₁至R(₂^N_-1)，分别对应于比较器C₁至C(₂^N_-1)。
图3C为图3A中所示的ADC 30的等效电路图。参照图3C，假设上述这些电阻器R₁至R(₂^N_-1)每一个的电阻值为R，那么馈送至比较器C₁、C₂、...、以及C(₂^N)之中的电压电平则分别为V_IN、V_IN-IR、...、以及V_IN-(2^N-1)IR。接着，第一比较器C₁便会将对应的输入电压电平V_IN与切换阈值电压V_m1作比较，然后再与切换阈值电压V_m2作比较，用以决定输出电压电平。同时，第二比较器C₂会将对应的输入电压电平V_IN-IR与切换阈值电压V_m1作比较，然后再与切换阈值电压V_m2作比较。对在电阻串34中从电阻器R₁至R(₂^N)的方向中位于比较器C₁的下游处且与比较器C₁相隔M个(M大于等于零)比较器的比较器来说，馈送至该比较器之中的对应电压电平为V_IN-(M+1)IR。举例来说，对设置在比较器C₁后面且彼此间没有相隔任何比较器(也就是，M等于零)的比较器C₂来说，馈送至该比较器C₂之中的对应电压电平为V_IN-IR。同样地，对与比较器C₁相隔(2^N-2)个比较器的比较器C(₂^N)来说，馈送至该比较器C₂之中的对应电压电平为V_IN-(2^N-1)IR。
参照图3B，对在电阻串54的方向中位于第一比较器(也就是，比较器C₂)的下游处且与比较器C₂相隔M个比较器的比较器来说，馈送至该比较器之中的对应电压电平为V_IN-(M+2)IR。
图3D为图3A中所示的ADC 30的反向器的动态转换函数关系图。参照图3D，同样参照图3A，由于电流产生器31与电阻串34的功能的关系，第一比较器C₁会将输入电压电平V_IN与比较器C₁的第一反向器的切换阈值电压V_m1作比较，用以决定输出电压的电压电平V_O。比较器C₁的第一反向器的比较结果如曲线A₁所示。同样地，最后的比较器C(₂^N)会将输入电压电平(V_IN-(2^N-1)IR)与V_m1作比较，用以决定该输出电压的电压电平V_O。比较器C(₂^N)的第一反向器的比较结果如曲线A₂所示。对设置在比较器C₁的下游且和该比较器C₁相隔M的比较器的比较器来说，则会比较输入电压电平(V_IN-(M+1)IR)与V_m1。此比较器的第一反向器的比较结果会形成依赖于数值M在曲线A₁与A₂之间动态变化的曲线(图中未表示)。
图3E为图3A中所示之ADC 30的比较器的动态转换函数关系图。参照图3E，第一比较器C₁会比较电压电平V_O(其为输入电压电平V_IN的函数)与比较器C₁的第二反向器的切换阈值电压V_m2，用以决定输出电压的电压电平V_OUT。比较器C₁的比较结果如曲线D₁所示。同样地，最后比较器C(₂^N)会比较电压电平V_O(其为输入电压电平(V_IN-(2^N-1)IR)的函数)与V_m2，用以决定该输出电压的电压电平V_OUT。比较器C(₂^N)的比较结果如曲线D₂所示。对设置在比较器C₁的下游且和该比较器C₁相隔M的比较器的比较器来说，则会比较电压电平V_O(其为输入电压电平(V_IN-(M+1)IR)的函数)与V_m2。该比较器的比较结果会造成一相依于数值M在曲线D₁与D₂之间动态变化的曲线(图中未表示)。
图4A为根据本发明另一具体实施例的ADC 40的电路图。参照图4A，ADC 40包含比较器阵列42；电阻串，进一步包含第一子串44以及第二子串45；编码器46；第一电流产生器41，提供第一电流流过第一子串44；以及第二电流产生器49，提供第二电流流过第二子串45。N位ADC 40所需要的比较器阵列42中的比较器数量与电阻串中电阻器的数量为2^N，N为整数。假设N位的ADC 40，那么比较器阵列42便包含多个比较器C₁至C(₂^N)。上述这些比较器C₁至C(₂^N)中每一个均包含第一反向器与第二反向器，两者串联，如图2A所示。接收比较器C(₂^N-1)，会经由取样与保留电路48接收输入模拟信号V_IN，将该电阻串分为第一子串44与第二子串45。第一子串44设置在点P的上游处，输入信号V_IN会于该处被馈送进接收比较器C(₂^N-1₊₁)之中。第二子串45设置在点P的下游处。第一子串44包含多个电阻器R₁至R(₂^N-1)，彼此串联。第二子串45包含多个电阻器R(₂^N-1₊₁)至R(₂^N)，彼此串联，且进一步与第一子串44的上述多个电阻器串联。每个上述电阻器R₁至R(₂^N)对应于上述这些比较器C₁至C(₂^N)中的一个。第一电流产生器41会提供电流值I的第一恒定电流，流过第一子串44。第二电流产生器49会提供电流值I的第二恒定电流，流过第二子串45。
图4B为图4A中所示的ADC 40的等效电路图。参照图4B，假设上述这些电阻器R₁至R(₂^N)每一个的电阻值为R，那么馈送至该接收比较器C(₂^N-1₊₁)以及比较器C(₂^N-1)与C(₂^N-1+2)之中的电压电平则分别为V_IN、(V_IN+IR)以及(V_IN-IR)。同样地，被馈送至比较器C₁与C(₂^N)的电压电平则分别为(V_IN+C(₂^N-1)IR)与(V_IN-C(₂^N-1-1)IR)。也就是，对设置在该接收比较器C(₂^N-1₊₁)上游且与该接收比较器C(₂^N-1₊₁)相隔T个比较器的比较器来说，馈送至该比较器之中的电压电平为(V_IN+TxIR)，T为大于等于零的整数。相反地，对设置在该接收比较器C(₂^N-1₊₁)下游且与该接收比较器C(₂^N-1₊₁)相隔T个比较器的比较器来说，馈送至该比较器之中的电压电平为(V_IN-TxIR)。
图4C为根据本发明又一具体实施例的ADC 60的电路图。参照图4C，ADC60的电路结构和图4A中所示的ADC 40雷同，比较器阵列62与第一子串64及第二子串65除外。明确地说，ADC 60在比较器阵列62中含有总数为(2^N-1)的比较器C₂至C₂^N；以及于第一子串64及第二子串65中含有总数为(2^N-1)的电阻器R₁至R(₂^N_-1)，分别对应于比较器C₂至C₂^N。比较器C(₂^N-1)被选来经由取样与保留电路48来接收输入信号V_IN。结果，上游电阻器的数量会等于下游电阻器的数量。对设置在该接收比较器C(₂^N-1)上游且与该接收比较器C(₂^N-1)相隔T个比较器的比较器来说，馈送至该比较器之中的电压电平为(V_IN+T x IR)。再者，对设置在该接收比较器C(₂^N-1)下游且与该接收比较器C(₂^N-1)相隔T个比较器的比较器来说，馈送至该比较器之中的电压电平为(V_IN-TxIR)。
所属技术领域的技术人员应即了解可对上述各项具体实施例进行变化，而不致悖离其广义之发明性概念。因此，应了解本发明并不限于本节的特定具体实施例，而是为涵盖权利要求所定义之本发明精神及范围内的改进。