利用非布植方式形成半导体组件的方法 【技术领域】
本发明涉及一种利用非布植方式形成半导体组件的方法，特别是关于一种利用非离子布植方式形成半导体组件中的离子掺杂区域的方法。
背景技术
已知在半导体组件中形成离子掺杂区域的方法是以离子布植方式所形成，请参阅图1(a)所示，在一半导体基底10上先形成一具有栅氧化层12与多晶硅层14的栅极堆栈结构16，然后在进行离子掺杂步骤的前，是在半导体基底10上沉积一屏蔽氧化层(screen oxide)18；而后再进行离子掺杂制程，如图1(b)所示，对半导体基底10进行一浓度较低的第一次离子布植，使其在半导体基底10内掺杂形成浅离子掺杂区域20，此即作为浅掺杂漏极(lightly-doped drain，LDD)。
形成浅离子掺杂区域20之后，即可去除该屏蔽氧化层18；而后于栅极堆栈结构16的二侧壁旁分别形成栅极间隙壁(spacer)22，如图1(c)所示，再以此栅极堆栈结构16与栅极间隙壁22为屏蔽，对半导体基底10进行一浓度较高的第二次离子布植，以便在该半导体基底10内掺杂形成如图1(d)所示的深离子掺杂区域24，此即作为源极与漏极结构，如此即可完成半导体晶体管的制作。
然而，在上述的晶体管制程中，为避免离子布植的信道效应(channel effect)，通常会在半导体基底上先沉积屏蔽氧化硅层，再继续进行离子布植步骤；再者于浅离子与深离子植入之后，都需要进行加热回火的步骤，以修补离子植入时损坏的晶格，并活化植入的掺杂离子。此种需要二次离子布植与热活火制成形成晶体管地方式不但制程步骤较多，并因过多制作步骤使得制程难以控制，不仅影响组件的稳定性，使得难以制作较小的半导体组件，更降低组件的合格率及电性品质。
因此，本发明是在针对上述的困扰，提出一种利用非布植方式形成半导体组件的方法，以有效克服已知技术所存在的该等缺失。
【发明内容】
本发明的主要目的是在提供一种利用非布植方式形成半导体组件的方法，其是通过半导体基底上的硅玻璃层，并利用高温将硅玻璃层的离子驱入基底中，以同时形成LDD结构与源极/漏极结构，故可有效减少制程步骤，使得制程易于控制。
本发明的另一目的是在提供一种利用非布植方式形成半导体组件的方法，其是可避免因离子布植对半导体基底造成的损坏，并具有一较佳的接面品质(junction quality)，以藉此确保组件特性及电性品质。
本发明的再一目的是在提供一种利用非布植方式形成半导体组件的方法，其是可形成较浅的接面深度，以达到组件微小化与高积集度的要求。
为达到上述的目的，本发明是在一半导体基底表面完成栅氧化层与多晶硅层的栅极堆栈结构之后，在该栅极堆栈结构两侧形成有侧壁结构，再于半导体基底上沉积一硅玻璃层，利用高温热处理制程，将该硅玻璃层中的离子驱入半导体基底中，使其在基底内同时形成浅离子掺杂区域及深离子掺杂区域。
以下通过具体实施例配合所附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
【附图说明】
图1(a)至图1(d)为已知于制作半导体组件的各步骤构造剖视图。
图2(a)至图2(e)为本发明利用非布植方式制作半导体组件的各步骤构造剖视图。
【具体实施方式】
本发明是利用离子高温驱入(drive in)的非离子布植方式，在半导体基底内形成离子掺杂区域，以取代已知利用二次离子布植及二次热回火制程的方法，故可有效解决已知技术所存在的该等缺失，并提供一种步骤少且制程简单的晶体管制作方法。
图2(a)至图2(e)为本发明的较佳实施例在制作半导体组件的各步骤构造剖视图，如图所示，本发明的制作方法是包括有下列步骤：先提供一半导体基底30，请参阅图2(a)所示，利用化学气相沉积技术在半导体基底30表面依序形成一氧化层32与一多晶硅层34，然后利用微影蚀刻制程对该氧化层32及多晶硅层34进行蚀刻，以便在半导体基底30上形成一具有栅氧化层32与多晶硅层34的栅极堆栈结构36。
接着请同时参考图2(a)所示，利用高温氧化(High Temperature Oxidation，HTO)方式，在半导体基底30与栅极堆栈结构36表面沉积形成一高温氧化层38，再利用回蚀刻技术，去除部份的高温氧化层38，仅留下位于该栅极堆栈结构36二侧的高温氧化层38，以便在栅极堆栈结构36二侧各形成一如图2(b)所示的侧壁40，其厚度是介于200至600埃()之间。
在形成侧壁40结构的制作后，接着如图2(c)所示，利用化学气相沉积技术，在半导体基底30与栅极堆栈结构36表面先沉积一掺杂离子的硅玻璃层42；其中，若在该半导体基底30内是形成N型信道(N-channel)，则此硅玻璃层42是使用磷硅玻璃(phososilicate glass，PSG)，以便在半导体基底30内形成N型信道，若为P型信道，则该硅玻璃层42是为硼硅玻璃层(borosilicate glass，BSG)，以便在半导体基底30内形成P型信道。
最后，如图2(d)所示，进行一高温热制程处理，如高温炉(furnace)或快速热制程(rapid thermal process，RTP)的方式，以750℃的高温，将半导体基底30表面的硅玻璃层42中的磷离子或硼离子驱入(drive in)至半导体基底30中，并利用硅玻璃层42中的离子与半导体基底30间的驱入距离远近，使其在栅极堆栈结构36二侧的半导体基底30中较距离较远的位置形成一浅离子掺杂区域44，此时在距离较近的半导体基底30中则形成一深离子掺杂区域46，以藉此同时形成浅离子掺杂区域44与深离子掺杂区域46，此即分别作为LDD结构及源极/漏极结构；在完成离子驱入的步骤后，去除该硅玻璃层42，如图2(e)所示，如此，即可完成一半导体晶体管组件的制作。
因此，本发明利用高温热制程将该硅玻璃层的磷或硼离子驱入半导体基底中，以形成一具有LDD与源极/漏极结构的半导体组件，其是可避免已知离子布植对基底所产生的破坏，使本发明所形成的接面具有较佳的品质，以确保组件特性及电性品质，并可有效减少形成LDD与源极/漏极结构所需的制作步骤，更因其所形成的接面较浅，故可有效缩小半导体的体积，并达到组件微小化与高积集度的要求。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。