《改善衬垫测试覆盖率的芯片及其相关的方法.pdf》由会员分享，可在线阅读，更多相关《改善衬垫测试覆盖率的芯片及其相关的方法.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103177773 A (43)申请公布日 2013.06.26 CN 103177773 A *CN103177773A* (21)申请号 201310022706.3 (22)申请日 2013.01.22 101133168 2012.09.11 TW G11C 29/56(2006.01) (71)申请人 钰创科技股份有限公司 地址 中国台湾新竹科学工业园区新竹市科 技五路 6 号 (72)发明人 王释兴 梁明正 丁国政 (74)专利代理机构 北京律诚同业知识产权代理 有限公司 11006 代理人 梁挥 王颖 (54) 发明名称 改善衬垫测试覆盖率的芯片及其相关。
2、的方法 (57) 摘要 本发明公开一种改善衬垫测试覆盖率的芯片 及其相关的方法。改善芯片衬垫测试覆盖率的方 法， 该芯片包含一控制单元、 多个衬垫及一储存单 元， 其中该储存单元包含多个区块。 该方法包含通 过该多个衬垫中的一预定衬垫写入一测试数据至 一第一预定区块 ； 控制一第一衬垫从该第一预定 区块中读取并储存该测试数据中的一预定数据 ； 控制该第一衬垫对一第二预定区块写入该预定数 据 ； 透过该预定衬垫读取该第二预定区块所储存 的该预定数据 ； 根据一读取结果， 判定该第一衬 垫是否合格。 (30)优先权数据 (51)Int.Cl. 权利要求书 2 页 说明书 6 页 附图 8 页 (1。
3、9)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书6页 附图8页 (10)申请公布号 CN 103177773 A CN 103177773 A *CN103177773A* 1/2 页 2 1. 一种改善衬垫测试覆盖率的芯片， 其特征在于， 包含 ： 一控制单元 ； 多个衬垫， 其中该多个衬垫中的一预定衬垫用以耦接于一探针卡的探针， 且该探针卡 耦接于一测试机台 ； 以及 一储存单元， 包含多个区块 ； 其中该控制单元控制该多个衬垫中的一第一衬垫从一第一预定区块中读取并储存一 测试数据中的一预定数据， 该控制单元控制该第一衬垫对该多个区块中的一第二预定区块 写入该。
4、预定数据， 该测试机台控制该探针通过该预定衬垫读取该第二预定区块所储存的该 预定数据， 以及该测试机台根据一读取结果， 判定该第一衬垫是否合格。 2. 根据权利要求 1 所述的芯片， 其特征在于， 其中该测试机台还根据该读取结果， 判定 该第一衬垫的漏电状况。 3. 根据权利要求 1 所述的芯片， 其特征在于， 其中该储存单元为一存储阵列。 4. 根据权利要求 1 所述的芯片， 其特征在于， 还包含 ： 多个离线驱动单元， 其中每一离线驱动单元耦接于该多个衬垫中的一个衬垫 ； 及 多个数据路径单元， 其中每一数据路径单元耦接于该多个离线驱动单元的一个离线驱 动单元与该储存单元之间。 5. 根据。
5、权利要求 4 所述的芯片， 其特征在于， 其中该测试机台另控制该探针通过耦接 于该预定衬垫的离线驱动单元与数据路径单元写入该测试数据至该第一预定区块。 6. 根据权利要求 4 所述的芯片， 其特征在于， 其中该多个离线驱动单元之间另互相耦 接。 7. 根据权利要求 6 所述的芯片， 其特征在于， 其中该储存单元为一逻辑电路。 8. 根据权利要求 7 所述的芯片， 其特征在于， 其中该测试机台控制该探针根据一边界 扫描方式通过该预定衬垫输入该测试数据至该多个离线驱动单元， 以及该控制单元控制该 多个离线驱动单元写入该测试数据至该第一预定区块。 9. 一种改善芯片衬垫测试覆盖率的方法， 其特征在于。
6、， 该芯片包含一控制单元、 多个衬 垫及一储存单元， 其中该储存单元包含多个区块， 该方法包含 ： 通过该多个衬垫中的一预定衬垫写入一测试数据至该多个区块中的一第一预定区 块 ； 控制该多个衬垫中的一第一衬垫从该第一预定区块中读取并储存该测试数据中的一 预定数据 ； 控制该第一衬垫对该多个区块中的一第二预定区块写入该预定数据 ； 通过该预定衬垫读取该第二预定区块所储存的该预定数据 ； 及 根据一读取结果， 判定该第一衬垫是否合格。 10. 根据权利要求 9 所述的方法， 其特征在于， 还包含根据该读取结果， 判定该第一衬 垫的漏电状况。 11. 根据权利要求 9 所述的方法， 其特征在于， 其。
7、中该储存单元为一存储阵列。 12. 根据权利要求 11 所述的方法， 其特征在于， 其中通过该多个衬垫中的该预定衬垫 写入该测试数据至该多个区块中的该第一预定区块的步骤包含 ： 一探针卡的探针通过耦接于该预定衬垫的一离线驱动单元与一数据路径单元写入该 权 利 要 求 书 CN 103177773 A 2 2/2 页 3 测试数据至该多个区块中的该第一预定区块。 13. 根据权利要求 9 所述的方法， 其特征在于， 其中该储存单元为一逻辑电路。 14. 根据权利要求 13 所述的方法， 其特征在于， 其中该芯片还包含多个离线驱动单元 及多个数据路径单元， 该多个离线驱动单元之间互相耦接。 15.。
8、 根据权利要求 14 所述的方法， 其特征在于， 其中通过该多个衬垫中的该预定衬垫 写入该测试数据至该多个区块中的该第一预定区块的步骤包含 ： 通过一探针卡的探针根据一边界扫描方式通过该预定衬垫输入该测试数据至该多个 离线驱动单元 ； 控制该多个离线驱动单元通过该多个数据路径单元写入该测试数据至该多个区块中 的该第一预定区块。 权 利 要 求 书 CN 103177773 A 3 1/6 页 4 改善衬垫测试覆盖率的芯片及其相关的方法 技术领域 0001 本发明涉及一种改善衬垫测试覆盖率的芯片和改善芯片衬垫测试覆盖率的方法， 尤指一种利用控制器控制没有耦接于探针的衬垫读 / 写预定数据， 以改。
9、善衬垫测试覆盖率 的芯片和改善芯片衬垫测试覆盖率的方法。 背景技术 0002 请参照图 1 和图 2， 图 1 是为现有技术说明一测试机台的探针 100 利用一数据压 缩的方式写入测试数据 TD 至一芯片 200 的示意图， 和图 2 为现有技术说明测试机台的探针 100 利用数据压缩的方式从芯片 200 读取测试数据的示意图。如图 1 所示， 探针 100 通过一 衬垫 202 和一离线驱动单元 204 写入测试数据 TD 至数据路径电路 206。然后， 数据路径电 路 206 再将测试数据 TD 写入至芯片 200 内的储存单元 208。如图 2 所示， 当探针 100 利用 数据压缩的方。
10、式从芯片 200 读取测试数据时， 探针 100 可通过一异或门 210 经数据路径电 路 206 从储存单元 208 内的一相对应区块读取测试数据。 0003 如图 1 和图 2 所示， 现有技术的芯片测试 (chip probing test) 可覆盖数据路径 电路 206、 储存单元 208、 衬垫 202 和离线驱动单元 204。然而， 现有技术的芯片测试无法覆 盖芯片 200 内其他的衬垫与离线驱动单元。亦即现有技术的芯片测试无法判定芯片 200 内 其他的衬垫与离线驱动单元是否合格。 发明内容 0004 本发明的一实施例提供一种改善衬垫测试覆盖率的芯片。该芯片包含一控制单 元、 多。
11、个衬垫及一储存单元。 该多个衬垫中的一预定衬垫用以耦接于一探针卡的探针， 且该 探针卡耦接于一测试机台。该储存单元包含多个区块。该控制单元控制该多个衬垫中的一 第一衬垫从一第一预定区块中读取并储存一测试数据中的一预定数据， 该控制单元控制该 第一衬垫对该多个区块中的一第二预定区块写入该预定数据， 该测试机台控制该探针通过 该预定衬垫读取该第二预定区块所储存的该预定数据， 以及该测试机台根据一读取结果， 判定该第一衬垫是否合格。 0005 本发明的另一实施例提供一种改善芯片衬垫测试覆盖率的方法， 该芯片包含一控 制单元、 多个衬垫及一储存单元， 其中该储存单元包含多个区块。 该方法包含通过该多个。
12、衬 垫中的一预定衬垫写入一测试数据至该多个区块中的一第一预定区块 ； 控制该多个衬垫中 的一第一衬垫从该第一预定区块中读取并储存该测试数据中的一预定数据 ； 控制该第一衬 垫对该多个区块中的一第二预定区块写入该预定数据 ； 通过该预定衬垫读取该第二预定区 块所储存的该预定数据 ； 根据一读取结果， 判定该第一衬垫是否合格。 0006 本发明提供一种改善衬垫测试覆盖率的芯片和改善芯片衬垫测试覆盖率的方法。 该芯片和该方法利用一控制器控制没有耦接于一探针的衬垫读取一预定数据， 以及利用该 控制器控制没有耦接于该探针的衬垫对一储存单元中的一预定区块写入该预定数据。然 后， 一测试机台控制该探针通过一。
13、预定衬垫读取该预定区块所储存的该预定数据， 并记录 说 明 书 CN 103177773 A 4 2/6 页 5 对应没有耦接于该探针的衬垫的一读取结果。因此， 该测试机台即可根据该读取结果判定 没有耦接于探针的衬垫是否合格。另外， 该测试机台亦可根据对应没有耦接于该探针的衬 垫的读取结果， 判定没有耦接于该探针的衬垫的漏电状况。 附图说明 0007 图 1 是为现有技术说明一测试机台的探针利用数据压缩的方式写入测试数据至 芯片的示意图 ； 0008 图 2 是为现有技术说明测试机台的探针利用数据压缩的方式从芯片读取测试数 据的示意图 ； 0009 图 3 是为本发明的一实施例说明一种改善衬垫。
14、测试覆盖率的芯片的示意图 ； 0010 图 4 是为说明对应于第一衬垫所储存预定数据的读取结果的示意图 ； 0011 图 5 是为说明对应于第一衬垫所储存预定数据的读取结果的示意图 ； 0012 图 6 是为本发明的另一实施例说明一种改善衬垫测试覆盖率的芯片的示意图 ； 0013 图 7 是为本发明的另一实施例说明一种改善芯片衬垫测试覆盖率的方法的流程 图 ； 0014 图 8 是为本发明的另一实施例说明一种改善芯片衬垫测试覆盖率的方法的流程 图。 0015 其中， 附图标记 0016 100、 314 探针 0017 200、 300、 600 芯片 0018 202、 3041-304N 。
15、衬垫 0019 204、 3061-306N、 6061-606N 离线驱动单元 0020 206 数据路径电路 0021 208、 310、 610 储存单元 0022 210 异或门 0023 302 控制单元 0024 3081-308N 数据路径单元 0025 312 探针卡 0026 316 测试机台 0027 3101-310N、 6101-610N 区块 0028 31011、 31021、 31022、 31023 存储单元 0029 PC 寄生电容 0030 TD 测试数据 0031 VREF 参考电压 0032 V1 电位值 0033 700-710、 800-814 步骤。
16、 具体实施方式 0034 请参照图 3， 图 3 是为本发明的一实施例说明一种改善衬垫测试覆盖率的芯片 说 明 书 CN 103177773 A 5 3/6 页 6 300 的示意图。芯片 300 包含一控制单元 302、 多个衬垫 3041-304N、 多个离线驱动单元 3061-306N、 多个数据路径单元 3081-308N 及一储存单元 310， 其中 N 是为一正整数。如图 3 所示， 多个衬垫3041-304N中的一预定衬垫3041用以耦接于一探针卡312的探针314， 且探 针卡 312 耦接于一测试机台 316。但本发明并不受限于预定衬垫 3041 耦接于探针 314， 亦 即。
17、多个衬垫 3041-304N 中的其他衬垫亦可耦接于探针 314。多个离线驱动单元 3061-306N 中的每一离线驱动单元耦接于一数据路径单元与一衬垫之间。储存单元 310 包含多个区块 3101-310N， 且储存单元 310 是可为一存储阵列。 0035 如图 3 所示， 测试机台 316 控制探针 314 通过耦接于预定衬垫 3041 的离线驱动单 元 3061 与数据路径单元 3081 写入测试数据至第一预定区块 3101。例如， 测试机台 316 控 制探针 314 通过耦接于预定衬垫 3041 的离线驱动单元 3061 与数据路径单元 3081 对第一 预定区块 3101 的所有。
18、存储单元写入一逻辑 “0” ， 然后， 再对第一预定区块 3101 的一存储单 元 31011 写入测试数据的一预定数据 ( 例如一逻辑 “1” )。但本发明并不受限于测试机台 316控制探针314写入测试数据至第一预定区块3101， 亦即测试机台316亦可控制探针314 写入测试数据至多个区块 3101-310N 中的其他区块。另外， 本发明亦不受限于上述测试数 据的样态 (pattern)。 0036 然后， 控制单元 302 控制多个衬垫 3041-304N 中的一第一衬垫 3042 从第一预定区 块 3101 中的存储单元 31011 读取并储存预定数据 ( 逻辑 “1” )。亦即第一。
19、衬垫 3042 利用 其寄生电容 PC 储存预定数据 ( 逻辑 “1” )。在第一衬垫 3042 利用其寄生电容 PC 储存预定 数据 ( 逻辑 “1” ) 后， 控制单元 302 控制第一衬垫 3042 对多个区块 3101-310N 中的一第二 预定区块 3102 的所有存储单元写入预定数据 ( 逻辑 “1” )。但本发明并不受限于控制单 元 302 控制第一衬垫 3042 对第二预定区块 3102 的所有存储单元依序写入预定数据 ( 逻辑 “1” )， 亦即控制单元 302 亦可控制第一衬垫 3042 对多个区块 3101-310N 中的其他区块写入 预定数据 ( 逻辑 “1” )。然后。
20、， 测试机台 316 控制探针 314 通过预定衬垫 3041 读取第二预 定区块 3102 所储存的预定数据， 并记录对应第一衬垫 3042 的一读取结果。 0037 请参照图 4， 图 4 是为说明对应于第一衬垫 3042 所储存预定数据 ( 逻辑 “1” ) 的 读取结果的示意图。如图 4 所示， 因为控制单元 302 控制第一衬垫 3042 对第二预定区块 3102 的所有存储单元依序写入预定数据 ( 逻辑 “1” )， 所以测试机台 316 可记录到第二预定 区块 3102 的存储单元所储存的电位依序逐渐降低， 亦即第一衬垫 3042 利用其所储存的相 对于预定数据 ( 逻辑 “1”。
21、 ) 的电荷依序对第二预定区块 3102 的所有存储单元充电， 所以第 一衬垫 3042 的电位会逐渐降低， 导致第二预定区块 3102 的存储单元所储存的电位亦逐渐 降低。如图 4 所示， 当一存储单元所储存的电位低于一参考电压 VREF 时， 测试机台 316 会 判定存储单元是储存逻辑 “0” ； 当一存储单元所储存的电位高于参考电压 VREF 时， 测试机 台 316 会判定存储单元是储存逻辑 “1” 。因此， 测试机台 316 即可根据图 4 的读取结果判定 第一衬垫 3042 是否合格， 亦即如果对应于第一衬垫 3042 储存预定数据 ( 逻辑 “1” ) 的读取 结果不是类似于图。
22、 4， 则测试机台 316 将会判定第一衬垫 3042 不合格。另外， 测试机台 316 可根据对应于第一衬垫 3042 储存预定数据 ( 逻辑 “1” ) 的读取结果和式 (1)， 判定第一衬 垫 3042 的漏电状况。 0038 说 明 书 CN 103177773 A 6 4/6 页 7 0039 如式 (1) 所示， Ileakage 是为第一衬垫 3042 的漏电流、 Cm 是为每一存储单元的储 存电容、 V1 是为逻辑 “1” 的电位值、 VREF 是为参考电压、 TCK 是为写入每一存储单元的时间 以及 N 是为储存逻辑 “1” 的存储单元的数目。 0040 另外， 如果测试机台。
23、 316 控制探针 314 通过耦接于预定衬垫 3041 的离线驱动单元 3061 与数据路径单元 3081 对第一预定区块 3101 的所有存储单元写入逻辑 “1” ， 然后， 再对 第一预定区块 3101 的存储单元 31011 写入测试数据的一预定数据 ( 例如逻辑 “0” )。但本 发明并不受限于上述测试数据的样态。然后， 控制单元 302 控制第一衬垫 3042 从存储单元 31011 读取并储存预定数据 ( 逻辑 “0” )。在第一衬垫 3042 利用其寄生电容 PC 储存预定数 据 ( 逻辑 “0” ) 后， 控制单元 302 控制第一衬垫 3042 对第二预定区块 3102 的。
24、所有存储单元 依序写入预定数据 ( 逻辑 “0” )。但本发明并不受限于控制单元 302 控制第一衬垫 3042 对 第二预定区块 3102 的所有存储单元依序写入预定数据 ( 逻辑 “0” )， 亦即控制单元 302 亦 可控制第一衬垫 3042 对多个区块 3101-310N 中的其他区块写入预定数据 ( 逻辑 “0” )。然 后， 测试机台 316 控制探针 314 通过预定衬垫 3041 读取第二预定区块 3102 所储存的预定 数据， 并记录对应第一衬垫 3042 的一读取结果。 0041 请参照图 5， 图 5 为说明对应于第一衬垫 3042 所储存预定数据 ( 逻辑 “0” ) 。
25、的读 取结果的示意图。如图 5 所示， 因为控制单元 302 控制第一衬垫 3042 对第二预定区块 3102 的所有存储单元依序写入预定数据 ( 逻辑 “0” )， 所以测试机台 316 可记录到第二预定区块 3102 的存储单元所储存的电位依序逐渐升高。因此， 如图 5 所示， 测试机台 316 即可根据 图 5 的读取结果判定第一衬垫 3042 是否合格， 亦即如果对应于第一衬垫 3042 储存预定数 据 ( 逻辑 “0” ) 的读取结果不是类似于图 5， 则测试机台 316 将会判定第一衬垫 3042 不合 格。另外， 测试机台 316 另可根据对应于第一衬垫 3042 储存预定数据 。
26、( 逻辑 “0” ) 的读取 结果和式 (1)， 判定第一衬垫 3042 的漏电状况。 0042 此外， 本发明亦可根据上述测试第一衬垫 3042 的方法， 测试多个衬垫 3041-304N 中的其他衬垫。另外， 本发明亦可根据上述测试第一衬垫 3042 的方法， 同时测试多个衬垫 3041-304N。 0043 请参照图 6， 图 6 是为本发明的另一实施例说明一种改善衬垫测试覆盖率的芯片 600 的示意图。芯片 600 和芯片 300 的差别在于芯片 600 所包含的一储存单元 610 是为一 逻辑电路， 且多个离线驱动单元 6061-606N 之间是互相耦接。另外， 因为多个离线驱动单元。
27、 6061-606N 之间是互相耦接， 所以测试机台 316 控制探针 314 根据一边界扫描 (boundary scan) 方式通过预定衬垫 3041 输入测试数据至多个离线驱动单元 6061-606N， 其中边界扫 描方式是为测试数据通过移位寄存依序输入至多个离线驱动单元6061-606N。 然后， 控制单 元 302 再控制多个离线驱动单元 6061-606N 通过多个数据路径单元 3081-308N 写入测试数 据至储存单元 610 的第一预定区块 6101。另外， 芯片 600 的其余操作原理皆和芯片 300 相 同， 在此不再赘述。 0044 请参照图 3、 图 4、 图 5 和。
28、图 7， 图 7 是为本发明的另一实施例说明一种改善芯片衬 垫测试覆盖率的方法的流程图。图 7 的方法是利用图 3 的芯片 300 说明， 详细步骤如下 ： 0045 步骤 700 ： 开始 ； 0046 步骤 701 ： 测试机台 316 耦接探针卡 312 的探针 314 于预定衬垫 3041 ； 0047 步骤 702 ： 探针卡 312 的探针 314 通过耦接于预定衬垫 3041 的离线驱动单元 3061 说 明 书 CN 103177773 A 7 5/6 页 8 与数据路径单元 3081 写入一测试数据至多个区块 3101-310N 中的第一预定区块 3101 ； 0048 步骤。
29、 704 ： 控制单元 302 控制第一衬垫 3042 从第一预定区块 3101 中读取并储存 测试数据中的一预定数据 ； 0049 步骤 706 ： 控制单元 302 控制第一衬垫 3042 对多个区块 3101-310N 中的第二预定 区块 3102 写入预定数据 ； 0050 步骤 708 ： 测试机台 316 控制探针 314 通过预定衬垫 3041 读取第二预定区块 3102 所储存的预定数据 ； 0051 步骤 710 ： 测试机台 316 根据一读取结果， 判定第一衬垫 3042 是否合格以及第一 衬垫 3042 的漏电状况。 0052 在步骤 702 中， 如图 3 所示， 测。
30、试机台 316 控制探针卡 312 的探针 314 通过耦接于 预定衬垫 3041 的离线驱动单元 3061 与数据路径单元 3081 写入测试数据至储存单元 310 的第一预定区块 3101， 其中储存单元 310 可为一存储阵列。例如， 测试机台 316 控制探针 314通过耦接于预定衬垫3041的离线驱动单元3061与数据路径单元3081对第一预定区块 3101 的所有存储单元写入一逻辑 “0” ， 然后， 再对第一预定区块 3101 的一存储单元 31011 写入测试数据的一预定数据 ( 例如一逻辑 “1” )。但本发明并不受限于测试机台 316 控制 探针 314 写入测试数据至第一。
31、预定区块 3101， 亦即测试机台 316 亦可控制探针 314 写入测 试数据至多个区块 3101-310N 中的其他区块。另外， 本发明亦不受限于上述测试数据的样 态 (pattern)。 0053 在步骤 704 中， 控制单元 302 控制第一衬垫 3042 从第一预定区块 3101 中的存储 单元 31011 读取并储存预定数据 ( 逻辑 “1” )。亦即第一衬垫 3042 利用其寄生电容 PC 储 存预定数据 ( 逻辑 “1” )。在步骤 706 中， 在第一衬垫 3042 利用其寄生电容 PC 储存预定数 据 ( 逻辑 “1” ) 后， 控制单元 302 控制第一衬垫 3042 。
32、对第二预定区块 3102 的所有存储单元 依序写入预定数据 ( 逻辑 “1” )。然后， 在步骤 708 中， 测试机台 316 控制探针 314 通过预 定衬垫 3041 读取第二预定区块 3102 所储存的预定数据， 并记录对应第一衬垫 3042 的一读 取结果。 0054 在步骤 710 中， 如图 4 所示， 因为控制单元 302 控制第一衬垫 3042 对第二预定区 块 3102 的所有存储单元依序写入预定数据 ( 逻辑 “1” )， 所以测试机台 316 即可根据图 4 的 读取结果判定第一衬垫 3042 是否合格， 亦即如果对应于第一衬垫 3042 储存预定数据 ( 逻 辑 “1。
33、” ) 的读取结果不是类似于图 4， 则测试机台 316 将会判定第一衬垫 3042 不合格。另 外， 测试机台 316 可根据对应于第一衬垫 3042 储存预定数据 ( 逻辑 “1” ) 的读取结果和式 (1)， 判定第一衬垫 3042 的漏电状况。 0055 另外， 以图 5 为例， 在步骤 710 中， 因为控制单元 302 控制第一衬垫 3042 对第二预 定区块 3102 的所有存储单元依序写入预定数据 ( 逻辑 “0” )， 所以测试机台 316 即可根据 图 5 的读取结果判定第一衬垫 3042 是否合格， 亦即如果对应于第一衬垫 3042 储存预定数 据 ( 逻辑 “0” ) 。
34、的读取结果不是类似于图 5， 则测试机台 316 将会判定第一衬垫 3042 不合 格。另外， 测试机台 316 可根据对应于第一衬垫 3042 储存预定数据 ( 逻辑 “0” ) 的读取结 果和式 (1)， 判定第一衬垫 3042 的漏电状况。 0056 请参照图6和图8， 图8是为本发明的另一实施例说明一种改善芯片衬垫测试覆盖 率的方法的流程图。图 8 的方法是利用图 6 的芯片 600 说明， 详细步骤如下 ： 说 明 书 CN 103177773 A 8 6/6 页 9 0057 步骤 800 ： 开始 ； 0058 步骤 802 ： 测试机台 316 耦接探针卡 312 的探针 31。
35、4 于预定衬垫 3041 ； 0059 步骤 804 ： 探针卡 312 的探针 314 根据一边界扫描方式通过预定衬垫 3041 输入一 测试数据至多个离线驱动单元 6061-606N ； 0060 步骤 806 ： 控制单元 302 控制多个离线驱动单元 6061-606N 通过数据路径单元 3081-308N 写入测试数据至多个区块 6101-610N 中的第一预定区块 6101 ； 0061 步骤 808 ： 控制单元 302 控制第一衬垫 3042 从第一预定区块 3101 中读取并储存 测试数据中的一预定数据 ； 0062 步骤 810 ： 控制单元 302 控制第一衬垫 3042。
36、 对多个区块 3101-310N 中的第二预定 区块 3102 写入预定数据 ； 0063 步骤 812 ： 测试机台 316 控制探针 314 通过预定衬垫 3041 读取第二预定区块 3102 所储存的预定数据 ； 0064 步骤 814 ： 测试机台 316 根据一读取结果， 判定第一衬垫 3042 是否合格以及第一 衬垫 3042 的漏电状况。 0065 图 8 的实施例和图 7 的实施例的差别在于在步骤 804 中， 因为多个离线驱动单元 6061-606N之间是互相耦接， 所以测试机台316控制探针314根据边界扫描方式通过预定衬 垫 3041 输入测试数据至多个离线驱动单元 60。
37、61-606N， 其中边界扫描方式是为测试数据通 过移位寄存依序输入至多个离线驱动单元 6061-606N。然后， 步骤 806 中， 控制单元 302 控 制多个离线驱动单元6061-606N通过多个数据路径单元3081-308N写入测试数据至储存单 元 610 的第一预定区块 6101， 其中储存单元 610 是可为一逻辑电路。另外， 图 8 的实施例的 其余操作原理皆和图 7 的实施例相同， 在此不再赘述。 0066 综上所述， 本发明所提供的改善衬垫测试覆盖率的芯片和改善芯片衬垫测试覆盖 率的方法， 利用控制器控制没有耦接于探针的衬垫读取一预定数据， 以及利用控制器控制 没有耦接于探针。
38、的衬垫对储存单元中的一预定区块写入预定数据。然后， 测试机台控制探 针通过一预定衬垫读取预定区块所储存的预定数据， 并记录对应没有耦接于探针的衬垫的 一读取结果。因此， 测试机台即可根据读取结果判定没有耦接于探针的衬垫是否合格。另 外， 测试机台亦可根据对应没有耦接于探针的衬垫的读取结果， 判定没有耦接于探针的衬 垫的漏电状况。 0067 当然， 本发明还可有其他多种实施例， 在不背离本发明精神及其实质的情况下， 熟 悉本领域的技术人员当可根据本发明作出各种相应的改变和变形， 但这些相应的改变和变 形都应属于本发明所附的权利要求的保护范围。 说 明 书 CN 103177773 A 9 1/8。
39、 页 10 图 1 说 明 书 附 图 CN 103177773 A 10 2/8 页 11 图 2 说 明 书 附 图 CN 103177773 A 11 3/8 页 12 图 3 说 明 书 附 图 CN 103177773 A 12 4/8 页 13 图 4 说 明 书 附 图 CN 103177773 A 13 5/8 页 14 图 5 说 明 书 附 图 CN 103177773 A 14 6/8 页 15 图 6 说 明 书 附 图 CN 103177773 A 15 7/8 页 16 图 7 说 明 书 附 图 CN 103177773 A 16 8/8 页 17 图 8 说 明 书 附 图 CN 103177773 A 17 。