双层抗蚀剂等离子体蚀刻方法.pdf

本发明提供一种用于在等离子体蚀刻室中对在衬底上所限定的双层抗蚀剂进行蚀刻的方法。该方法开始于将具有在双层抗蚀剂的第一层上所定义的图案的衬底导入蚀刻室中。然后，使SiCl4气体流入蚀刻室。接下来，在使SiCl4流入时在蚀刻室中轰击等离子体。然后蚀刻双层抗蚀剂。

1.  一种用于在等离子体蚀刻室中对在衬底上所限定的双层抗蚀剂进行蚀刻的方法，包含以下方法操作：
将具有在双层抗蚀剂的第一层上所定义的图案的衬底导入蚀刻室中；
使SiCl₄气体流入蚀刻室中；
在使SiCl₄气体流入时，在蚀刻室中轰击等离子体；和
蚀刻双层抗蚀剂。

2.  如权利要求1所述的方法，其中使SiCl₄气体流入蚀刻室中的方法操作包括：
使SiCl₄气体以处于约0.1标准立方厘米/分钟(sccm)和6sccm之间的流量流入。

3.  如权利要求1所述的方法，另外包括：
使氯气流入蚀刻室中；
使溴化氢气体流入所述室中；和
使惰性气体流入所述室中。

4.  如权利要求3所述的方法，其中惰性气体是氮。

5.  如权利要求1所述的方法，其中在使SiCl₄气体流入时在蚀刻室中轰击等离子体的方法操作包括：
产生基于氧的等离子体。

6.  如权利要求1所述的方法，其中在使SiCl₄气体流入时在蚀该室中轰击等离子体的方法操作包括：
使等离子体密度保持在约1×10⁹/cm³和约1×10¹²/cm³之间。

7.  如权利要求1所述的方法，其中在使SiCl₄气体流入时在蚀刻室中轰击等离子体的方法操作包括：
使离子能量保持在约150伏特和约400伏特之间。

8.  如权利要求6所述的方法，其中使等离子体密度保持在约1×10⁹/cm³和约1×10¹²/cm³之间的方法操作包括：
将室压力建立在约3毫托和约15毫托之间；和
将蚀刻室的顶部电极的功率水平设定在约300瓦特和约1000瓦特之间。

9.  如权利要求7所述的方法，其中使离子能量保持在约150伏特和约400伏特之间的方法操作包括：
将底部电极的射频(RF)峰值电压建立在约200伏特和约300伏特之间。

10.  如权利要求1所述的的方法，其中在使SiCl₄气体流入时在蚀刻室中轰击等离子体的方法操作包括：
使室温度保持在约20摄氏度和约70摄氏度之间。

11.  在蚀刻室中用于在双层抗蚀剂蚀刻期间控制临界尺寸偏差的方法，包含以下方法操作：
在使SiCl₄气体流入室中时，在所述室中轰击基于氧的等离子体；
使等离子体密度保持在约1×10⁹/cm³和约1×10¹²/cm³之间；和
蚀刻双层抗蚀剂的每一层。

12.  如权利要求11所述的方法，其中在使SiCl₄气体流入室中时在所述室中轰击基于氧的等离子体的方法操作包括：
使氯气流入蚀刻室中；
使溴化氢(HBr)气体流入所述室中；和
使惰性气体流入所述室中。

13.  如权利要求11所述的方法，其中在使SiCl₄气体流入室中时在所述室中轰击基于氧的等离子体的方法操作包括：
使SiCl₄气体以处于约0.1标准立方厘米/分钟(sccm)和6sccm之间的流量流入所述室中。

14.  如权利要求11所述的方法，另外包括：
使离子能量保持在约150伏特和约400伏特之间。

15.  如权利要求14所述的方法，其中使离子能量保持在约150伏特和约400伏特之间的方法操作包括：
使底部电极的射频(RF)峰值电压建立在约200伏特和300伏特之间。

16.  如权利要求11所述的方法，其中使等离子体密度保持在约1×10⁹/cm³和约1×10¹²/cm³之间的方法操作包括：
使与顶部电极相关的功率水平保持在约300瓦特和约1000瓦特之间。

17.  如权利要求12所述的方法，另外包括：
使流入所述室的氧气的流量与流入所述室中的氯气的流量的比保持为约10∶1。

18.  如权利要求12所述的方法，其中惰性气体的流量处于约50sccm和约200sccm之间，HBr气体的流量处于约50和约100sccm之间，并且氯气的流量处于约10sccm和约50sccm之间。

19.  如权利要求11所述的方法，其中双层抗蚀剂包括被设置在第二层上的第一层，所述第一层含有硅。

双层抗蚀剂等离子体蚀刻方法
背景技术
本发明涉及一种用于在半导体器件的制造过程中对双层抗蚀剂进行等离子体蚀刻的改善的方法。
当今的集成电路芯片的性能与集成电路中的晶体管以及配线互连的尺寸有关。随着晶体管及配线互连的尺寸持续缩小，利用光刻图案化较小特征的能力已成为驱动集成电路产业成功的主要因素。
光刻工艺涉及使用光刻成像工具和光致抗蚀剂。光刻成像可达的最小分辨率由曝光波长的最小分辨率和由光刻成像工具所使用的透镜系统的分辨能力或数值孔径所决定。对于较大的数值孔径的较短的曝光波长通常导致高分辨率，以便在抗蚀剂膜中印刷更小的图案。然而，降低波长或提高数值孔径通常导致聚焦深度(DOF)的降低，因此需要减小光致抗蚀剂膜的厚度。
仅仅减小抗蚀剂膜的厚度来提高分辨率在某种程度上是有效的。当抗蚀剂变得太薄而无法承受将抗蚀剂图案转移到抗蚀剂膜之下的一层或多层的后续蚀刻工艺时，达到该程度。为了克服这些问题，双层抗蚀剂已得以发展而延伸到光刻技术。双层抗蚀剂膜典型地包括被设置在晶片或衬底上的比较厚的下抗蚀剂层(亦被称为掩模或平坦化层)和被设置在下抗蚀剂层的顶部的比较薄的上抗蚀剂层或成像层。通过曝光并接着被显影来图案化上抗蚀剂层。所形成的上层图案被用作蚀刻下抗蚀剂层的掩模。以这种方式，可以在双层抗蚀剂膜中形成具有高纵横尺寸比的抗蚀剂图案。
当双层抗蚀剂经历下抗蚀剂层蚀刻工艺时，为了给上抗蚀剂层提供足够的抗蚀力，典型地将硅掺和到上抗蚀剂层中。由于下抗蚀剂层典型地由有机聚合物制成，所以经常使用基于氧的等离子体蚀刻下抗蚀剂层，而使用图案化的上抗蚀剂层作为掩模。因此，虽然下抗蚀剂层在基于氧的等离子体中受到蚀刻，但上抗蚀剂层中的硅先驱体被氧化以在蚀刻工艺期间形成耐火氧化物。耐火氧化物起蚀刻阻挡层的作用，导致上抗蚀剂层的增强的抗蚀力。然而，已经发现以此方式所达到的增强在许多应用中并不是足够的。
下抗蚀剂蚀刻工艺不仅需要上抗蚀剂层与下抗蚀剂层之间的好的蚀刻对比、而且需要是各向异性的以达到好的临界尺寸(CD)控制。然而，利用纯氧等离子体，只有当在蚀刻工艺期间使抗蚀剂层的温度保持在约-100℃或以下时才能达到各向异性蚀刻。否则，经常会观察到指示CD损耗的横向蚀刻或钻蚀。虽然为了改善各向异性蚀刻可以添加二氧化硫(SO₂)到基于氧的化学品，但是横向蚀刻或钻蚀在环境温度条件时仍会发生。此外，使用二氧化硫气体易于造成用于下抗蚀剂层蚀刻工艺的设备的腐蚀。由于在常规的等离子体工艺中典型地并不使用二氧化硫，所以添加二氧化硫可能需要改变在常规的集成电路制造工艺中所用的等离子体处理设备。
鉴于前述，需要一种在蚀刻双层抗蚀剂时提供可代替的各向异性蚀刻条件的方法与设备。
发明内容
大体上说，本发明通过引入一种用于提供蚀刻双层抗蚀剂用的各向异性蚀刻条件的方案来满足所述需要。应该理解的是：可通过包括工艺或方法的多种方式实施本发明。以下说明本发明的多个发明实施例。
本发明提供一种用于在等离子体蚀刻室中对被限定在衬底上的双层抗蚀剂进行蚀刻的方法。本方法开始于将具有在双层抗蚀剂的第一层上所定义的图案的衬底导入到蚀刻室中。接着，使SiCl₄气体流入到蚀刻室。其次，在使SiCl₄气体流入时，蚀刻室中轰击等离子体。接着蚀刻双层抗蚀剂。
本发明也提供一种在蚀刻室中的双层抗蚀剂蚀刻期间控制临界尺寸偏差的方法。本方法开始于在使SiCl₄气体流入到所述室中时在蚀刻室中轰击基于氧的等离子体。接着，使等离子体密度保持在约1×10₉/cm₃和约1×10₁₂/cm₃之间。然后蚀刻双层抗蚀剂。
应理解的是：前述的概括说明与以下的详细说明是例示性且仅为说明之用，而不是如权利要求书所述的那样是对本发明的限制。
附图说明
组成本说明书一部分的所包含的附图示出本发明的示例性实施例，并且与说明一起用于解释本发明的原理。
图1是在形成浅槽隔离特征之前在硅衬底上的层堆叠的示意图。
图2是浅槽蚀刻工艺的示意图，其中光致抗蚀剂与BARC层已被移除且氮化硅与焊盘氧化物层已被蚀刻贯穿。
图3是被蚀刻到硅衬底中的浅槽隔离特征的示意图。
图4是具有弯曲的轮廓及分槽的底部的浅槽隔离特征的显微照片。
图5是利用含硅的气体蚀刻的浅槽隔离特征的显微照片。
图6是具有顶与底倒园的浅槽隔离特征的显微照片。
图7是在进行栅极蚀刻之前其上具有层堆叠的硅衬底的示意图。
图8是其上具有蚀刻贯穿到栅极氧化物的氮化硅与多晶硅层的硅衬底的示意图。
图9A是在过蚀刻步骤期间在蚀刻气体混合物中未使用含硅的气体的情况下的蚀刻轮廓的简化示意图。
图9B为具有CD控制的蚀刻栅极特征的显微照片。
图10是示出已利用含硅的气体加以蚀刻而用于减少由不同的掺杂区域所引起的蚀刻速率差异的双掺杂的栅极结构的简化的剖面示意图。
图11是被配置以在过蚀刻工艺期间提供含硅的气体的蚀刻室的简化示意图。
图12是示出被设置在衬底上的双层抗蚀剂的各层的简化示意图。
图13A示出由于在蚀刻操作期间使用二氧化硅而在下光致抗蚀剂层中发生的刻痕(notching)与钻蚀(undercutting)。
图13B示出根据本发明的一个实施例在蚀刻操作期间采用所通入的SiCl₄气体对钻蚀与刻痕的消除。
图14A及14B示出与图13A及13B相对应的显微图，其示出根据本发明的一个实施例的与SO₂相比使用SiCl₄气体的有效性。
图15是示出根据本发明的一个实施例的用于在等离子体蚀刻室中对在衬底上所限定的双层抗蚀剂进行蚀刻的方法的流程图。
具体实施方式
现在参照附图详细说明本发明的数个示例性实施例。在以下说明中，为了彻底了解本发明而提出众多的特定细节。然而，本领域技术人员应理解的是：可以在无某些或所有这些特定细节的情况下实现本发明。在其它情况下，为了避免不必要地使本发明不清楚，不再详细说明熟知的工艺操作。图1至11说明将硅用于浅槽隔离蚀刻应用与栅极蚀刻应用。图12至15说明针对将SiCl₄用于蚀刻双层光致抗蚀剂的实施例。
许多等离子体蚀刻应用取决于钝化层的产生以获得预期的特征轮廓。轮廓控制的主要机制涉及蚀刻和沉积反应的平衡。通常通过反应室参数(例如输入功率、压力、及气体流量)直接控制蚀刻反应。在硅晶片的等离子体蚀刻中，由于沉积机制受间接控制，蚀刻反应产物为主要沉积源。
就浅槽与栅极应用而言，使用各种蚀刻气体化学品。例如，当使用HBr-O₂蚀刻气体化学品时，则钝化层主要是由Si_xBr_yO_z所构成。就Cl₂-O₂蚀刻气体化学品而言，钝化层主要是由Si_xCl_yO_z所构成。钝化层的其它成分可以包括N、C、H和F。另外，由于蚀刻硅晶片和/或例如石英成分等室材料，将挥发性硅蚀刻副产物结合到钝化层中。
如上所述，由于蚀刻例如硅晶片和/或室材料等硅源，可以将硅结合到钝化层中。这种硅源是不受蚀刻气体化学品直接控制的次要产物。另外，将挥发性硅蚀刻副产物从晶片表面向抽真空端口输送时，具有将含硅的副产物沉积在晶片表面上的限定的可能性。这可能导致跨越晶片的不均匀的硅副产物浓度且导致蚀刻的特征轮廓与临界尺寸的不均匀性。
可以在各种等离子体反应器中产生等离子体。这种等离子体反应器典型地具有能量源，其利用RF能量、微波能量、磁场等等产生用于形成高密度等离子体的介质。例如，可以在从Lam ResearchCorporation(兰姆研究公司)可得到的也被称为电感耦合等离子体反应器的变压耦合等离子体(TCP^TM)、电子回旋共振(ECR)等离子体反应器、螺旋式等离子体反应器等中产生高密度等离子体。能够提供高密度等离子体的高流量等离子体反应器的例子在共同所有的美国专利No.5,820,261中公开。也可以在平行板蚀刻反应器(例如共同所有的美国专利No.6,090,304中所述的双重频率等离子体蚀刻反应器)中产生等离子体。
可以在通过连接至反应器的壁中的出口的真空泵被保持在所希期的真空压力的电感耦合等离子体反应器中执行工艺。通过从气体供给源将气体供应给在介电窗口的下侧周围延伸的风室而能够将蚀刻气体供应到莲蓬头或注入器装置。通过从RF源将RF能量供应到外部的RF天线(例如在反应器顶部的介电窗口外侧具有一匝或者多匝的平面螺旋线圈)而能够在反应器中产生高密度等离子体。等离子体产生源可以是可移除地以真空气密方式被安装在反应器的上端部的模块化安装装置的一部分。
晶片在反应器内可以被支撑在衬底支撑件、例如从反应器的侧壁可移除地由模块化安装装置所支撑的悬臂夹头装置上。这种衬底支撑件位于以悬臂方式安装的支撑臂的一端，使得通过使组件穿过反应器的侧壁中的开口而能够从反应器移去整个衬底支撑件/支撑臂组件。衬底支撑件包括夹持设备(例如静电夹头(ESC))并且衬底可以被介电聚焦环围绕。夹头可以包括RF偏压电极，用以在蚀刻工艺期间给衬底施加RF偏压。由气体供给源所供应的蚀刻气体可以流经窗口与下面的气体分配板(GDP)之间的通道并且经由GDP中的气体出口进入蚀刻室的内部。反应器也可以包括从GDP延伸的受热衬垫。
也可在平行板等离子体反应器中执行该工艺，所述平行板等离子体反应器包括通过连接至反应器的壁中的出口的真空泵被保持为预期的真空压力的内部。通过从气体供给源来供应气体可以将蚀刻气体供应给莲蓬头电极，并且通过从一个或多个RF源将RF能量供应给莲蓬头电极及/或底部电极可以在反应器中产生介质密度等离子体。可代替地，可以使莲蓬头电极电接地且将处于两个不同频率的RF能量供应给底部电极。
本领域技术人员应清楚地了解到：各种气体的流量取决于以下因素，例如等离子体反应器的种类、功率设定值、反应器中的真空压力、等离子体源的离解率等等。
优选地，使反应器压力保持在适用于维持反应器中的等离子体的水平。一般而言，过低的反应器压力可能导致等离子体熄灭；反之，在高密度蚀刻反应器中，过高的反应器压力可能导致蚀刻停止问题。就高密度等离子体反应器而言，反应器优选地处于100mTorr以下的压力。
优选地，支撑经历蚀刻的半导体衬底的衬底支撑件使衬底充分冷却以防止有害的副反应，例如在衬底上的任何光致抗蚀剂的燃烧和所不期望的反应气体自由基的形成。在高和中等高密度等离子体反应器中，使衬底支撑件冷却到-10至+80V℃的温度就足够了。衬底支撑件可以包括用以在其处理期间将RF偏压供应给衬底的底部电极和用以夹持衬底的ESC。例如，衬底可以包括硅晶片，其中以静电方式夹持并且通过以预期的压力在晶片与ESC的上表面之间供应氦(He)来冷却所述硅晶片。为了使晶片保持在预期的温度，可以在晶片与夹头之间的空间内使He保持在10至30Torr的压力。
图1至3示出可以如何将浅槽蚀刻到硅层中的示意图。如图1所示，硅衬底10包括其上的层堆叠，包括100的焊盘氧化物12、1500厚的氮化硅层14、600厚的底部抗反射涂层(BARC)16、及3200厚的光致抗蚀剂层18，所述光致抗蚀剂层已事先被图案化以提供开口20。在硅晶片上蚀刻浅槽时，光致抗蚀剂18包括许多对应于预期的槽位置的开口20。在开口20的位置处使氮化硅层14敞开以形成图案化的硬掩模。
在使硬掩模14开口时，利用等离子体蚀刻使BARC层16敞开。在示例性的BARC敞开步骤中，所述室可以处于5mTorr的真空压力且被用于以电感方式将射频能量耦合到所述室中的天线可以被设定为350瓦特。衬底支撑件可以包括电极，所述电极通过供以电极88瓦特的能量来提供RF偏压。利用50sccm的CF₄进行等离子体蚀刻60秒同时保持晶片的温度为约60℃来使BARC敞开。其次，在将所述室设定为相同的压力但是提高天线功率至1000瓦特的情况下使氮化硅层14与焊盘氧化物12敞开来形成开口22。在保持晶片温度为约60℃时可以利用70sccm的CHF₃与300sccm的Ar蚀刻氮化硅层44秒。之后，利用10mTorr的室压力及供以天线的1000瓦特来剥除光致抗蚀剂与BARC。可以利用200sccm的O₂ 45秒来剥除光致抗蚀剂。
由于剥除步骤，BARC与光致抗蚀剂层已被去除并且暴露的硅的区域已被O₂等离子体氧化。在示例性的工艺中，将所述室设定在5mTorr并且将350瓦特功率供应给天线。在保持晶片温度为约60℃时，利用50sccm的CF₄蚀刻氧化硅7秒。其次，可以在室压力被设定为50mTorr并且1000瓦特功率被供应给天线的情况下蚀刻硅衬底。在保持晶片温度为约60℃时，底部电极可以被供应约220瓦特功率并且蚀刻气体可以包括125sccm的Cl₂、14sccm的O₂和14sccm的N₂。为了提供所预期的倒圆和/或轮廓和/或CD控制，也可将含硅的气体(例如SiCl₄)添加到蚀刻气体。在形成如图3所示的槽结构24之后，可以利用2分钟的HF浸泡、接着的去离子水旋转冲洗来清洗晶片。
图4是利用125sccm的Cl₂且未添加SiCl₄到蚀刻气体所形成的槽结构的显微照片。如图4所示，槽具有弯曲的轮廓和分槽的底部。通过将含硅的气体添加到蚀刻气体可以获得改善的临界尺寸(CD)与轮廓控制。图5是在浅槽蚀刻期间使用含硅的气体时所形成的槽结构的显微照片。图5中所示的槽结构是利用75sccm的Cl₂与25sccm的SiCl₄蚀刻而成的。图6是由于在浅槽蚀刻期间使用含硅的气体而具有圆形的顶部和底部的锥形槽的显微照片。
图7和8为栅极蚀刻的示意图。如图7所示，硅晶片30包括其上的层堆叠，包括15厚的氧化物层32、1500厚的多晶硅层34、200厚的氮化硅层36、和2000厚的光致抗蚀剂层38，其中所述光致抗蚀剂层已被图案化以便在对应于栅极蚀刻的位置中包括开口40。应该理解的是：阻挡层并非局限于氮化硅。例如，本领域技术人员应理解的是：在栅极应用中的硬掩模为二氧化硅(SiO₂)或氮氧化硅(SiO_xN_y)。此外，阻挡层的厚度可以为300、或任一其它适当的厚度。虽然图7中示出单一开口40，但在晶片上蚀刻栅极结构中，具有在对应于栅极的所希期的位置的许多开口40。
栅极蚀刻的示例性工艺如下所述。一开始，在将室压力设定为15mTorr且将天线功率设定为400瓦特的情况下执行清理焊缝步骤。清理焊缝步骤所用的蚀刻气体可以包括30sccm的HBr与10sccm的O₂。接着，在将所述室设定为10sccm的CF₄的情况下蚀刻氮化硅层36，以便对应于开口40在氮化硅层36中设置开口。接着，在四个步骤中蚀刻多晶硅，所述四个步骤包括贯穿步骤、第一主蚀刻、第二主蚀刻和过蚀刻。在贯穿步骤中，由于某些化学品(例如HBr)无法轻易或均匀地蚀刻SiO₂，所以蚀刻存在于硅表面的天然的氧化物。本领域技术人员应清楚地了解到：在化学品含有CF₄的情况下，不需要采用贯穿步骤。在第一主蚀刻中，将所述室设定在10mTorr并且将天线设定为800瓦特功率。蚀刻气体包括50sccm的Cl₂、175sccm的HBr、60sccm的CF₄和5sccm的O₂。在第二主蚀刻中，将所述室设定在30mTorr的HBr并且将天线设定在350瓦特。第二主蚀刻所用的蚀刻气体包括300sccm的HBr和3sccm的O₂。在过蚀刻中，将所述室设定在80mTorr并且对天线供应500瓦特的功率。过蚀刻中的蚀刻气体包括130sccm的HBr、4sccm的O₂及约270sccm的He。可以将含硅的气体(例如SiCl₄)添加给第一或第二主蚀刻和/或过蚀刻来改善栅极轮廓控制和在内部晶片CD控制。在多晶硅蚀刻之后，如图8所示，开口42延伸到栅极氧化物32。
图9A是在过蚀刻步骤期间在蚀刻气体混合物中未使用含硅的气体的情况下蚀刻轮廓的简化示意图。蚀刻的栅极特征102a至102c包括蚀刻栅极特征的基底处的刻痕100。在去除多晶硅从肋时、也即在过蚀刻步骤期间，为了在蚀刻工艺结束时保存栅极的完整性，在执行过蚀刻步骤时必须保持对氧化物的高选择性。如通常所知的那样，栅极氧化物凹陷为一种现象，通过这种现象，在小的局部化区域中选择性地蚀刻栅极氧化物或栅极材料而造成对硅底层的蚀刻，由此产生凹陷。
图9B是根据本发明的一个实施例的通过将含硅的气体添加到过蚀刻工艺所获得的具有临界尺寸控制的蚀刻栅极特征的示例性显微照片。在硅蚀刻气体混合物中的含硅的气体增加侧壁钝化的量，以便减轻任何刻痕。因此，由于通过添加硅蚀刻气体所提供的侧壁钝化，所示的栅极特征102a至102c具有无刻痕的基底。在一实施例中，关于硬掩模的栅极应用，侧壁钝化主要由基于Si、O、X的材料组成，其中X为卤素或者卤素的混合物，例如溴、氯、氟等等。本领域技术人员应理解的是：卤素可以随蚀刻化学品而定。这里，最初的两个蚀刻步骤通过涉及蚀刻副产物的反应将硅从衬底结合到钝化层中。然而，在多晶硅蚀刻结束时，在过蚀刻步骤期间，由于待蚀刻的硅材料的耗尽而使基于硅的副产物耗尽。同时，蚀刻物质浓度增加。因此，在过蚀刻步骤期间产生很少的钝化，并且线基底处已有的钝化可能被蚀刻物质腐蚀而造成多晶硅线的刻痕。然而，在过蚀刻步骤期间硅的添加将取代通过受蚀刻的硅材料所事先提供的被耗尽的硅。
图10是示出受蚀刻的双掺杂栅极结构的简化剖面示意图。这里，栅极110由n型掺杂的多晶硅所组成，而栅极112由p型掺杂的多晶硅所组成。应该理解的是：在整个蚀刻工艺期间添加含硅的气体增强钝化层的形成，由此减小由在衬底上的不同掺杂的栅极结构所引起的差异。当蚀刻化学品变得对栅极氧化物更有选择性时，横向腐蚀的量也随着栅极蚀刻工艺的最后步骤期间的掺杂类型而异。因此，在硅蚀刻的第一步骤中所限定的轮廓在最终步骤时可能被改变，而导致在各个掺杂区域之间的轮廓与临界尺寸的差异，也即也被称为n/p轮廓负荷。因此，在另一实施例中，在蚀刻的最后步骤(例如过蚀刻步骤)中在气体混合物上对硅源的添加降低了不同类型的掺杂硅之间的蚀刻速率微负荷。此外，硅气体给线添加更大的钝化，由此减小各种类型的掺杂硅之间的横向蚀刻差异对轮廓定义的影响。
因此，在硅蚀刻期间在蚀刻气体混合物中添加含硅的气体将会消除特征的基底处的刻痕。此外，在过蚀刻步骤期间在蚀刻气体混合物中的含硅的气体将会提高对氧化物的选择性。另外，在硅蚀刻期间在蚀刻气体混合物中的含硅的气体将会减小存在于相同的衬底上的各种类型的掺杂硅之间的轮廓差异。也即，在硅蚀刻期间在蚀刻气体混合物中添加含硅的气体将会减小n型掺杂的、p型掺杂的、或无掺杂的线之间的临界尺寸偏差。
图11是被配置以在过蚀刻工艺期间提供含硅的气体的蚀刻室的简化示意图。蚀刻室120包括气体入口122、顶部电极124、静电夹头128，所述静电夹头支撑晶片或半导体衬底126。蚀刻室120也包括出口130，所述出口与用以使蚀刻室排气的泵处于流连通。工艺气体供给源132与气体入口122处于流连通。应该理解的是：增强钝化的气体(例如上述的含硅的气体)可以通过气体入口122被提供给蚀刻室。与蚀刻室120和工艺气体供给源132连通的控制器134可以被配置以检测钝化缺乏状况，也即过蚀刻工艺。响应于检测钝化缺乏状况，控制器可以触发工艺气体供给源132以供应含硅的氯体给蚀刻室120。应该理解的是：控制器134可以通过任一适当的终点检测钝化缺乏状况或者过蚀刻工艺的开始可以触发含硅的气体的供给源。另外，在一实施例中，控制器134是通用计算机。
将与所引入的含硅的气体(例如SiCl₄)相关的参数总结在表格1中。
表格1