数据切割电路及其 数据切割方法 本发明涉及一种光盘机中的数据切割电路(data slice circuit)及其数据切割方法，特别涉及一种光盘机中能精确地切割信号，使电路的弹性更大、反应速度增快的数据切割电路及其数据切割方法。
近年来科技不断的进步，如光盘机也不断地增进工作效能而研究其技术。如图1绘示光盘机的基本结构图所示，光盘片1由马达8做定速的转动，并由读取头2读取光盘片1的数据且输出至放大器3，放大器3放大其数据且输出RF信号至数据切割电路4，数据切割电路4将RF信号成为二进位码并且转换为EFM(Eight-to-Fourteen Modulation)信号，数据切割电路4将EFM信号输出至锁相回路(Phase Locked Loop，PLL)电路5与数据处理电路6。
锁相回路电路5由EFM信号产生一个同步的时钟信号PLCK，并且将时钟信号PLCK输出至数据切割电路4与数据处理电路6。数据处理电路6产生一个系统参考时钟信号XCK并输出至马达控制电路7。马达控制电路7控制马达8维持一个固定的转速。系统控制器9输出马达速度控制信号HS给数据处理电路6与马达控制电路7，改变数据处理速度与光盘片1的旋转速度。
以往，在数字信号的存储上，为了减少在传输的直流成分，有许多编码方式都是在确保数据的编码后，使得新码的数字总值变化趋近于零的设计，在传统数据切割电路的设计上，利用数字总值变化趋近于零编码传输的信号。
图2绘示公知的数据切割电路方块图。在图2中，数据切割电路20接收模拟信号RF，并将模拟信号RF(输入于放大器21的非反相输入端)与参考信号Vref(输入于放大器21的反相输入端)通过比较器21做比较，比较器21将模拟信号RF的比较结果转换为“0”或“1”的二进位数据(即为EFM信号)。比较器21的输出端连接至双向计数器22，双向计数器22接收时钟信号clock来做计数的工作，当双向计数器22接收比较器21的信号为“0”时，则双向计数器22向下计数时钟信号clock；反之，当双向计数器22接收比较器21的信号为“1”时，则双向计数器22向上计数时钟信号clock，因此，双向计数器22输出不同的数字数据至数字模拟转换器26。数字模拟转换器26根据接收到这些不同地数字数据转换为模拟电压，此模拟电压即为比较器21的反相输入端的参考电压Vref。
提供时钟信号clock至双向计数器22是分频器24与分频器25经由多路转换器23所输出的，分频器24所接收的时钟信号plck由锁相回路产生，分频器25所接收的时钟信号xck为固定频率，由石英振荡器所提供。当信号lock为“1”时，多路转换器23传送分频器(Frequency Divider)24所输出的时钟信号至双向计数器22；当信号lock为“0”时，多路转换器23传送分频器25所输出的时钟信号至双向计数器22。
在图2中，若使用时钟信号plck分频的结果来计算数字总值，准确度将大大地降低，无法精确地切割信号；但若不经由分频，则受限于双向计数器22的计算速度，无法处理高速的信号。
因此本发明的目的是提供一种数据切割电路及其数据切割方法，其电路更具有弹性，且整体电路的反应速度增快，能够精确地切割信号，使精确度大大地提升。
本发明是提供一种数据切割电路，包括一个数字化装置，用以接收一个模拟信号并转换为一个L位的数字信号输出。一个有限状态机器，用以接收此数字化装置所输出的L位的数字信号，并且输出对应于L位的数字信号的一个M位的状态信号。以及，一个数字化参数调整装置，用以接收此有限状态机器所输出的M位的状态信号，并且输出一个参数调整信号至此数字化装置。
本发明还提供一种数据切割电路，包括一个比较器，用以比较一个模拟信号与一个参考信号，以得到一个逻辑信号输出。一个串行转并行转换器，用以将此比较器所输出的一连串的逻辑信号转换为并行的L位的数字信号输出。一个有限状态机器，用以接收此串行转并行转换器所输出的L位的数字信号，并且输出对应于L位的数字信号的一个M位的状态信号。以及，一个数字模拟转换器，用以接收此有限状态机器所输出的M位的状态信号，并转换为模拟的参考信号输出至此比较器。
因此本发明是提供一种数据切割电路，利用电路中的数字化装置与有限状态机器，使其电路结构更具有弹性，并且使整体电路的反应速度增快，能够精确地切割信号，使精确度大大地提升。
本发明是提供一种数据切割的方法，适用于一模拟信号，此方法至少包括根据一电压电平转换模拟信号为一数字信号输出；根据此数字信号，通过一有限状态机器输出对应于此数字信号的一状态信号；以及根据此状态信号，据以输出一参数调整信号，其中根据上述参数调整信号调整对模拟信号转换为数字信号的电压电平。
本发明所提供的数据切割的方法中，是利用对此模拟信号做数字化处理，并通过有限状态机器控制，使其数据切割的方法更具有弹性，并且使反应速度增快，能够精确地切割信号，使精确度大大地提升。
本发明上述的数据切割的方法，还包括比较模拟信号与参数调整信号，以得到一逻辑信号；以及将一连串的逻辑信号转换为并行具有多个位数的数字信号，并输出数字信号至有限状态机器。
本发明上述的数据切割的方法中，在根据数字信号，通过有限状态机器输出对应于数字信号的状态信号的步骤中，还包括接收一增益控制信号，并由该有限状态机器根据数字信号与增益控制信号输出上述的状态信号。
本发明上述的数据切割的方法中，在根据该电压电平转换模拟信号为数字信号输出的步骤中，还包括比较模拟信号与参数调整信号，以得到具有多个位数的数字信号。
本发明上述的数据切割的方法中，在根据数字信号，通过有限状态机器输出对应于数字信号的状态信号步骤中，包括依据最大可能性信号判断法则(ML Rule)转换该数字信号为一单位信号；以及通过单位信号输出上述的状态信号。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并结合附图，作详细说明。
图1绘示光盘机的基本结构图；
图2绘示公知的数据切割电路方块图；
图3绘示本发明一较佳实施例的数据切割电路方块图；
图4绘示本发明一较佳实施例的数据切割电路详细方块图；以及
图5绘示本发明另一较佳实施例的数据切割电路详细方块图。
图3绘示本发明的数据切割电路方块图。在图3数据切割电路30中，数字化装置31用以接收模拟信号RF，并将模拟信号RF依据一参考电压而转换为L位的数字信号输出至有限状态机器32。有限状态机器(Finite StateMachine，FSM)32用以接收数字化装置31所输出的L位的数字信号，并输出对应于L位的数字信号的M位的状态信号至数字化参数调整装置33。以及，数字化参数调整装置33用以接收有限状态机器32所输出的M位的状态信号，并输出参数调整信号至数字化装置31。
其中，有限状态机器32接收L位的数字信号，并根据有限状态机器32内的状态表(未绘示)，以得到对应于L位的数字信号的M位的状态信号。有限状态机器32输出对应此M位状态信号的N位的控制信号至数字化参数调整装置33。
图4绘示本发明一较佳实施例的数据切割电路详细方块图，本实施例将以图4做详细的叙述。在图4中，数据切割电路包括：一比较器42、一串行转并行转换器43，一有限状态机器44及一数字模拟转换器46。其中，比较器42与串行转并行转换器43组成一数字化装置41，数字模拟转换器46即为一数字化参数调整装置。
比较器42的非反相输入端接收模拟信号RF，而反相输入端接收参考信号Vref，当模拟信号RF的电压高于参考信号Vref的电压时，则比较器42输出逻辑信号“1”；当模拟信号RF的电压低于参考信号Vref的电压时，则比较器42输出逻辑信号“0”。比较器42将比较模拟信号RF与参考信号Vref所得到的一连串逻辑信号“0”与“1”输出至串行转并行转换器43。
本实施例中的串行转并行转换器43以输出二位数字信号为例。串行转并行转换器43在接收比较器42所输出的一连串逻辑信号“0”或“1”，转换为并行的二位数字信号“00”、“01”、“10”或“11”，并将这些并行的二位数字信号输出至有限状态机器44。
本实施例中的有限状态机器44以输出三位数字信号为例。有限状态机器44接收串行转并行转换器43所输出的并行的二位数字信号，并输出对应于并行的二位数字信号的具有三位的一状态信号。并且，有限状态机器44具有一个增益控制输入端441，接收一增益控制信号(Gain Control)，藉以选择高增益或低增益，来控制数据切割线路的整体频宽。
有限状态机器44更新其状态及输出控制信号，是根据增益控制信号与并行的二位数字信号。例如其可根据底下的对照表而变动有限状态机器44所输出的状态信号； 数字信号 增益控制信号 01 高增益或低增僧 00 低增益 00 高增益 11 低增益 11 高增益 00，01，10 高增益或低增益 00，10，11 高增益或低增益 11 高增益或低增益 00 高增益或低增益
更新有限状态机器44的状态信号是为了减少输入数据的数字总值，一旦修改数字模拟转换器46的电平，则有限状态机器44重置其状态及重新起动其状态转换。
数字模拟转换器46接收有限状态机器44所输出的三位的状态信号，并根据三位的状态信号转换为模拟的参考信号Vref输出至比较器42，以提供参考信号Vref做为比较器42的比较信号之用。
参照图5，是绘示本发明另一较佳实施例的数据切割电路详细方块图。在图5中，数据切割电路包括：一数字化装置52，一有限状态机器54及一数字模拟转换器(DAC)56。其中，有限状态机器54包括一第一有限状态机器(FSM1)电路54a与一第二有限状态机器(FSM2)54b。
此数字装置52的说明，是运用到多个参考电压的比较结果。例如，若此数字化装置52是一具有2位的模拟数字转换器(ADC)，则所输出的结果共有四个(“00”、“01”、“10”与“11”)，而此时即可输入三个参考电压，分别为Vt1、Vt2与Vt3。其中Vt1＜Vt2＜Vt3。若是RF信号的电压电平小于Vt1，则数字化装置52将会根据RF信号转输出“00”，若是RF信号的电压电平大于Vt1而小于Vt2，则数字化装置52将会根据RF信号转输出“01”，若是RF信号的电压电平大于Vt2而小于Vt3，则数字化装置52将会根据RF信号转输出“10”，若是RF信号的电压电平大于Vt3，则数字化装置52将会根据RF信号转输出“11”。
本实施例中的有限状态机器54是以输出三位数字信号为例，还具有提供操作时钟来源的操作时钟信号源CK。
有限状态机器54接收数字化装置52所输出的并行的二位数字信号，并输出对应于并行的二位数字信号的例如具有三位的一状态信号。而此有限状态机器54所包括的第一有限状态机器(FSMI)电路可采用广泛运用到数据存储工业的PRML(Partial Response Maximum Likelihood)决定电路54a，其可根据数据信号，例如“00”、“01”、“10”与“11”，并依据ML Rule(最大可能性信号判断法则)转换为单位信号“0”或“1”有限状态机器54在加入此PRML决定电路54a后，可通过降低所输入未处理的数据错误率，并藉此提高所执行的效率。
而有限状态机器54所包括的第二有限状态机器(FSM2)54b，则可控制数字模拟转换器(DAC)56所输出的电压电平。数字模拟转换器56接收有限状态机器54所输出的三位的状态信号，并根据三位的状态信号转换为模拟的参考信号Vt1～Vt3输出至数字化装置52，以提供数字化装置52的比较信号之用。
因此，本发明的优点是提供一种数据切割电路，利用电路中的数字化装置与有限状态机器，使其电路结构还具有弹性，并且使整体电路的反应速度增快，能够精确地切割信号，使精确度大大地提升。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应当以权利要求范围所界定的为准。