桥接形式的多芯片封装构造 【技术领域】
本发明涉及一种多芯片封装构造，特别涉及一种桥接形式的多芯片封装构造。
背景技术
近年来，随着电子技术的日新月异，高科技电子产品也相继问世，因而更人性化、功能性更佳的电子产品不断推陈出新，然而各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利舒适的使用。而一个电子产品的完成，电子封装扮演着重要的角色，其芯片间电性连接地方式，一般常见的有两种，第一种为打线(wire-bonding)的方式、第二种为覆晶(flip chip)的方式。就打线的方式而言，其利用一打线机台将其打线头先移动至芯片的接点上，并利用尖端放电的方式将导电线的端点熔化而成为球型的样式，如此便可以将导电线打到芯片的接点上，然后便移动打线头到另一芯片的接点上，而在移动的过程中打线头亦会放出导电线，最后再利用超音波熔接的方式将导电线打到另一芯片的接点上。
接下来，将介绍一种已知利用打线方式的多芯片封装结构。请参照图1，其图示已知利用打线方式的多芯片封装结构的剖面示意图。该封装结构包括一载板10、一第一芯片12、一第二芯片14、复数条导电线160、162、164、一封装材料18及多个焊球19。载板10具有一上表面102及对应的下表面104，而载板10具有多个载板接点106及第一芯片座105与第二芯片座109，载板接点106及第一芯片座105与第二芯片座109位在载板10的上表面102上，并且载板接点106环绕在第一芯片座105与第二芯片座109的周围，而载板接点107位在载板10的下表面104上。第一芯片12具有一主动表面122及对应的第一背面124，而第一芯片12还具有多个第一芯片接点126，位在第一芯片12的主动表面122上。第一芯片12以其第一背面124并通过一黏着材料(未标示于图中)贴附到载板10的芯片座108上，而利用打线的方式使第一芯片12与载板10电性连接，其中导电线160的一端接合到第一芯片接点126上，而导电线160的另一端接合到载板接点106上。同样地，第二芯片14具有一第二主动表面142及对应的第二背面144，而第二芯片14还具有多个第二芯片接点146，位在第二芯片14的第二主动表面142上。第二芯片14以其第二背面144并通过一黏着材料(未标示于图中)贴附到载板10的芯片座109上，而利用打线的方式使第二芯片14与载板10电性连接，其中导电线162的一端接合到第二芯片接点146上，而导电线162的另一端接合到载板接点108上。此外，第一芯片12与第二芯片14通过导电线164电性导通。另外，封装材料18包覆第一芯片12、第二芯片14、载板10的上表面102及导电线160、162及164。
在上述的封装结构中，第一芯片12通过导线164与第二芯片14电性连接，然而由于导线164的截面积甚小并且长度甚长，因此特性阻抗匹配不良，使得讯号会被快速地衰减，并且在高频电路运作时，会有电感电容寄生效应(Parasitics)的发生，以致产生讯号反射的情形。此外，由于导线164与第一芯片接点传输路径的面积甚小，不利于电压及电流提供，导致电源及接地的效果变差。
有鉴于此，为避免前述多芯片封装构造的缺点，以提升多芯片封装构造的芯片效能，实为一重要的课题。
【发明内容】
有鉴于上述课题，本发明的目的提供一种多芯片封装结构，以桥接型式的导电材料取代导电线，如此可缩短芯片间电性连接的距离，使得多芯片封装结构的电性效能可以提高。
由此，为了达成上述目的，本发明提出一种芯片封装结构，至少包括一载板、一第一芯片、一第二芯片及至少一导电体及复数个焊球。载板具有一上表面及对应的下表面，载板还具至少一载板接点，均位在载板的上表面。第一芯片具有一第一主动表面，第一芯片还具有至少一第一芯片接点，配置在第一芯片的第一主动表面上。同样地，第二芯片具有一第二主动表面，第二芯片还具有至少一第二芯片接点，配置在第二芯片的第二主动表面上。其中，第一芯片及第二芯片以打线方式配置于载板上，并与载板电性连接。此外，第一芯片的至少一第一侧壁紧邻第二芯片的第二侧壁，并且第一芯片的第一主动表面与第二芯片的第二主动表面为共平面的配置。导电体在第一芯片的第一主动表面上及第二芯片的第二表面上延伸，使第一芯片的第一接点与第二芯片的第二接点电性连接。
承上所述，其中芯片封装结构还包括一封装材料，包覆第一芯片及第二芯片、载板的上表面及导电体。第一芯片接点及第二芯片接点分别位在第一芯片及第二芯片的边缘上，且紧邻配置。此外，导电体可以是锡铅合金、无铅导电材料或导电胶。
综上所述，本发明的多芯片封装结构，由于芯片间的接点可以透过导电体电性连接，因此芯片接点间的传导路径甚短，且传导路径的径宽甚大，故可以降低传导阻抗，而减缓讯号的衰减，并且可以适于在高频电路的运作，而减少电感电容寄生效应的发生。另外，由于导电体与芯片接点接触的面积甚大，且载板接点可以直接与芯片接点接触，故可以避免发生如打线结构的阻抗不匹配的现象，并且会有甚佳的电源及接地效果。
以下将参照相关附图，说明依本发明较佳实施例的桥接形式的多芯片封装构造。
【附图说明】
图1为一示意图，显示已知多芯片封装构造。
图2为一示意图，显示本发明第一较佳实施例中的桥接形式的多芯片封装结构。
图3为一示意图，显示本发明第二较佳实施例中的桥接形式的多芯片封装结构。
图4为一示意图，显示本发明第三较佳实施例中的桥接形式的多芯片封装结构。
图5为一示意图，显示本发明第四较佳实施例中的桥接形式的多芯片封装结构。
图6为一示意图，显示本发明第五较佳实施例中的桥接形式的多芯片封装结构。
图7至图9为一示意图，显示本发明第四较佳实施例的一种桥接形式的多芯片封装结构制程的剖面示意图。
图中符号说明
10 载板
102 载板上表面
104 载板下表面
105 第一芯片座
106、108 载板接点
107 导电组件(焊球)
109 第二芯片座
12 第一芯片
122 第一主动面
124 第一背面
126 第一芯片接点
14 第二芯片
142 第二主动表面
144 第二背面
146 第二芯片接点
160、162、164 导电线
18 封胶体
20 载板
201 开口
202 载板上表面
203 周壁
204 载板下表面
206、208 载板接点
207 导电组件(焊球)
21 散热片
22 第一芯片
221 第一侧壁
222 第一主动面
223 第三侧壁
224 第一背面
226、228 第一芯片接点
24 第二芯片
241 第二侧壁
242 第二主动表面
243 第四侧壁
244 第二背面
246、248 第二芯片接点
254 屏蔽层
256 开口
258 焊料
259 导电体
260、262 导电线
264 导电体
268 导电体
28 封胶体
29 填充体
292 填充体上表面
【具体实施方式】
图2揭示一种本发明第一较佳实施例的桥接形式的多芯片封装构造，其主要包括一载板20、一第一芯片22、一第二芯片24及一导电体264。该载板20具有一上表面202及对应的一下表面204，复数个载板接点206、208，均位在载板20的上表面。第一芯片22具有一第一主动表面222，该第一芯片22还具有至少一第一接点226，配置在第一芯片22的第一主动表面222上。同样地，第二芯片24具有一第二主动表面242，该第二芯片24还具有至少一第二接点246，配置在第二芯片24的第二主动表面242上。其中，第一芯片22以其背面(第一背面224)并通过一黏着材料(如银胶)设置于载板20上；同样地，第二芯片24以其背面(第二背面224)并通过一黏着材料(如银胶)设置于载板20上。导电线260电性连接第一芯片22的第一接点226与载板20的载板接点206，而导电线262电性连接第二芯片24的第二接点246与载板20的载板接点208。
此外，第一芯片22的第一侧壁221紧邻第二芯片24的第二侧壁241，且第一芯片22的第一主动表面222与第二芯片24的第二主动表面242为共平面的配置，再者，第一芯片接点226及第二芯片接点246分别位在第一芯片22及第二芯片24的边缘上，且紧邻配置。导电体264在第一芯片22的第一主动表面222上及第二芯片24的第二主动表面242上延伸，使第一芯片22的第一接点228与第二芯片24的第二接点248电性连接。承上所述，该多芯片封装结构还包括一封装材料280，包覆第一芯片22及第二芯片24、载板20的上表面202及导电体264。此外，上述的导电体264可以是锡铅合金、无铅导电材料或导电胶。
如图3所示，本发明的第二较佳实施例的桥接形式的多芯片封装构造，当第一芯片22的第一侧边221与第二芯片24的第二侧边241间具有一较大的空隙时，可先设置一填充体29，如不导电胶体。该填充体29的上表面与第一芯片22的第一主动表面222及第二芯片24的第二主动表面242共平面。接着，可以利用网板印刷的方式，形成一焊料到第一芯片接点226、第二芯片接点246及填充体的上表面292上，其中焊料由一助焊剂(未绘示)及多个金属粒子(未绘示)所构成，金属粒子均匀地混合在助焊剂中。的后，便进行回焊的制程，使得金属粒子可以熔融聚合而固化形成导电体264到第一芯片接点226及第二芯片接点246上。其中第一芯片接点226及第二芯片接点246可通过导电体264相互电性连接，而导电体264比如是锡铅合金或是无铅导电材料。
接着，请参照图4，为本发明的第三较佳实施例的桥接形式的多芯片封装构造。其中，载板20具有一开口201，第一芯片22及第二芯片24容置于该开口201中，而封胶体28包覆该载板20上表面202的部分、第一芯片22、第二芯片24及导电体264，并且使第一芯片22及第二芯片24的背面外露的，以藉此进一步缩小整体封装构造的厚度。
再者，承上所述，如图5所示，亦可设置一散热片21于载板20下表面204，而第一芯片22及第二芯片24设置在散热片21上，如此更可提升封装体的散热效能，此为本发明的第四较佳实施例的桥接形式的多芯片封装构造。
承上所述，请参照图6，为本发明的第五较佳实施例的桥接形式的多芯片封装构造。载板20亦具有一开口201，第一芯片22及第二芯片24同时容置于该开口201中，而该开口201的大小恰可容置第一芯片22及第二芯片24。其中，第一芯片22具有一第三侧边223，第二芯片24具有一第四侧边243，开口20内具有一周壁203，该第一芯片22及第二芯片24的侧壁紧邻开口的周壁203，且第一芯片22的第一主动表面222、第二芯片24的第二主动表面242与载板20的上表面202共平面配置。接着，形成一第二导电体266以电性连接第一芯片22与载板20。同样地，另形成一第三导电体268以电性连接第二芯片24与载板20。
不论是上述何种实施例，皆可于载板的上表面或下表面另植接复数个焊球于其上，用以与外界电性导通的接点。
在上述的封装结构中，由于芯片接点间可以透过导电体电性连接，因此芯片接点间及芯片与载板接点间的传导路径甚短，且传导路径的径宽甚大，故可以降低传导阻抗，而减缓讯号的衰减，并且可以适于在高频电路的运作，而减少电感电容寄生效应(Parasitics)的发生。此外，由于导电体与载板接点或芯片接点接触的面积甚大，且载板接点可以直接与芯片接点接触，因此其接触阻抗甚小，故可以避免发生阻抗不匹配的现象，以致产生讯号反射的情形。另外，由于本发明可以改善芯片封装结构中如上所述的电性效能，因此会有甚佳的电源及接地的效果。
在上述实施例中，以网板印刷的方式形成焊料于芯片接点上及载板点上，然而本发明形成焊料的方式并非仅限于此，请参照图7至图9，亦可以先形成一屏蔽层(mask layer)254到第一芯片22的第一主动表面222、第二芯片24的第二主动表面242及载板20的上表面202上，当屏蔽层254为感光材质时，如光阻，便可以直接透过曝光的步骤而直接形成开口256，以暴露出第一芯片接点226、第二芯片接点246及载板接点208；当屏蔽层254为非感光材质时，便可以透过微影蚀刻等步骤而形成开口256，以暴露出第一芯片接点226、第二芯片接点246及载板接点208。接着，便可以利用印刷的方式，形成一焊料258到屏蔽层254的开口256中，形成如图8所示的样式，其中焊料258由一助焊剂(未绘示)及多个金属粒子(未绘示)所构成，金属粒子均匀地混合在助焊剂中。的后，便进行回焊的制程，使得金属粒子可以熔融聚合而固化形成导电体259到第一芯片接点226、第二芯片接点246及载板接点208，如图9所示，其中第一芯片接点226可以通过导电体259与第二芯片接点246电性连接。同样地，第一芯片接点226可以通过导电体259与载板接点208电性连接。接着，便将屏蔽层254去除。其接下来的制程，如第一较佳实施例所述，在此便不再赘述。需说明的是，图4、5、6、7、8及9中各组件的参考符号与图3中的各组件的参考符号相对应。
于本实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，因此，在不超出本发明的精神及以下申请专利范围的情况，可作种种变化实施。