《芯片布置、芯片封装、以及用于制造芯片布置的方法.pdf》由会员分享，可在线阅读，更多相关《芯片布置、芯片封装、以及用于制造芯片布置的方法.pdf（35页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104051364A43申请公布日20140917CN104051364A21申请号201410094901122申请日2014031413/83220020130315USH01L23/31200601H01L25/00200601H01L21/5620060171申请人英特尔移动通信有限责任公司地址德国诺伊比贝格72发明人A沃尔特T迈尔74专利代理机构中国专利代理香港有限公司72001代理人臧霁晨胡莉莉54发明名称芯片布置、芯片封装、以及用于制造芯片布置的方法57摘要本发明涉及芯片布置、芯片封装、以及用于制造芯片布置的方法。芯片布置可以包括半导体芯片；至少部分灌封半导体芯。
2、片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。30优先权数据51INTCL权利要求书2页说明书21页附图11页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书21页附图11页10申请公布号CN104051364ACN104051364A1/2页21一种芯片布置，其包括半导体芯片；至少部分灌封半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。2根据权利要求1所述的芯片布置，其中，该电子器件被部署在腔中。3根据权利要求2所述的芯片布置，还包括附接到灌封层并且密封腔。
3、的盖子。4根据权利要求3所述的芯片布置，其中，电子器件的有源区面对盖子。5根据权利要求3所述的芯片布置，还包括部署在电子器件和盖子之间的间隙。6根据权利要求3所述的芯片布置，其中，电子器件与腔的至少一个侧壁间隔开。7根据权利要求2所述的芯片布置，其中，电子器件经由机械去耦材料附接到腔的壁。8根据权利要求1所述的芯片布置，其中，电子器件部署在腔之上并且被配置成密封腔。9根据权利要求8所述的芯片布置，其中，电子器件的有源侧面对腔。10根据权利要求1所述的芯片布置，其中，电子器件电耦合到半导体芯片。11根据权利要求1所述的芯片布置，其中，腔的至少一个壁至少部分涂覆有密封材料。12根据权利要求1所述的。
4、芯片布置，其中，半导体芯片部署在灌封层的第一侧处，并且腔部署在灌封层的与第一侧相对的第二侧处。13根据权利要求1所述的芯片布置，其中，半导体芯片和腔部署在灌封层的同一侧处。14根据权利要求1所述的芯片布置，还包括电耦合到电子器件的再分布层。15根据权利要求14所述的芯片布置，其中，再分布层至少部分部署在腔中。16根据权利要求14所述的芯片布置，还包括部署在腔中并且将电子器件电耦合到再分布层的至少一个接合线。17根据权利要求14所述的芯片布置，还包括部署在灌封层中并且电耦合到再分布层的至少一个通孔。18根据权利要求14所述的芯片布置，权利要求书CN104051364A2/2页3还包括部署在腔中并。
5、且将电子器件电耦合到再分布层的至少一个倒装芯片互连。19根据权利要求8所述的芯片布置，其中，电子器件沿着腔的周边附接到灌封层。20根据权利要求19所述的芯片布置，其中，电子器件借助于各向异性导电粘合剂沿着腔的周边附接到灌封层。21根据权利要求1所述的芯片布置，被配置为芯片封装。22一种芯片封装，其包括半导体芯片；至少部分灌封半导体芯片的灌封层；部署在灌封层中的腔；以及部署在腔中并且电耦合到半导体芯片的电子器件。23根据权利要求22所述的芯片封装，还包括沿着腔的周边附接到灌封层的盖子。24一种芯片封装，其包括半导体芯片；至少部分灌封半导体芯片的灌封层；部署在灌封层中的腔；以及部署在腔之上并且被配。
6、置成密封腔且电耦合到半导体芯片的电子器件。25根据权利要求24所述的芯片封装，其中，电子器件的有源侧面对腔。26一种用于制造芯片布置的方法，该方法包括提供半导体芯片；形成灌封层以便至少部分地灌封半导体芯片；在灌封层中形成腔；以及将电子器件部署在腔中或之上。27根据权利要求26所述的方法，其中，形成灌封层包括模制工艺。权利要求书CN104051364A1/21页4芯片布置、芯片封装、以及用于制造芯片布置的方法技术领域0001各种方面涉及芯片布置、芯片封装以及用于制造芯片布置的方法。背景技术0002在制造集成电路（IC）中，可以在与其他电子组件集成和/或分配之前封装该IC（其也可以被称为芯片或管芯。
7、）。该封装可以包括将芯片灌封在材料中，并且提供封装外部上的电接触以便提供到芯片的接口。除了别的之外，芯片封装可以提供免受周围空气或污染物的保护，提供机械支持，驱散热量并且降低机械损坏。0003随着对IC的较大能力和特征需求的增加，包括例如传感器、振荡器和微机电系统（MEMS）的芯片可以被包括在IC封装中。这样的芯片例如可能需要自由的净空以便适当地起作用，和/或可能受到IC封装中应力（例如机械应力）的不利影响。因此，当前IC封装可能不适合于这样的芯片，并且可能需要封装这种芯片的新的方式。发明内容0004提供一种芯片布置，其可以包括半导体芯片；至少部分灌封该半导体芯片的灌封层，该灌封层具有被配置成。
8、容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。0005提供一种芯片封装，其可以包括半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔中并且电耦合到该半导体芯片的电子器件。0006提供一种芯片封装，其可以包括半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔之上并且被配置成密封该腔且电耦合到该半导体芯片的电子器件。0007提供一种用于制造芯片布置的方法，其可以包括提供半导体芯片；形成灌封层以便至少部分地灌封该半导体芯片；在该灌封层中形成腔；以及将电子器件部署在该腔中或之上。附图说明0008在附图中，遍及不同视。
9、图相似的参考字符通常指代相同的部分。不必按照比例来绘制附图，而是通常将重点放在图示本发明的原理上。在下面的描述中，参考下面的附图来描述本发明的各种方面，在其中图1示出嵌入式晶片级球栅阵列封装的横截面视图。0009图2示出芯片布置的横截面视图。0010图3示出包括完全部署在腔中的再分布层的芯片布置的横截面视图。0011图4示出包括部署在腔中并且将电子器件耦合到再分布层的至少一个倒装芯片互连的芯片布置的横截面视图。说明书CN104051364A2/21页50012图5示出包括部署在半导体芯片和腔之间的灌封层中的至少一个模制通孔（THROUGHMOLDVIA）的芯片布置的横截面视图。0013图6示出。
10、包括可以与半导体芯片的表面接触的至少一个倒装芯片互连的芯片布置的横截面视图。0014图7示出包括半导体芯片和部署在灌封层的同一侧的腔的芯片布置的横截面视图。0015图8示出包括部署在腔之上的电子器件的芯片布置的横截面视图。0016图9示出在将电子器件部署在腔之上之前，灌封层、各向异性导电粘合剂以及涂覆有密封层的腔的俯视图。0017图10示出包括将电子器件和至少一个模制通孔连接的至少一个接合线的芯片布置的横截面视图。0018图11示出用于制造芯片布置的方法。具体实施方式0019下面的详细描述参照附图，该附图以图示的方式示出可以在其中实行本发明的具体细节和方面。足够详细地描述这些方面以使得本领域技。
11、术人员能够实行本发明。可以利用其他方面，并且可以在不偏离本发明的范围的情况下做出结构、逻辑和电方面的改变。各种方面不必互相排斥，因为一些方面可以与一个或多个其他方面组合以便形成新的方面。描述针对结构或器件的各种方面，并且描述针对方法的各种方面。可以理解，结合结构或器件描述的一个或多个（例如所有）方面可以被等同地适用于方法，并且反之亦然。0020词语“示例性”在这里被用来意指“用作一个示例、实例或例子”。这里描述为“示例性”的任何方面或设计不必被解释为比其他方面或设计更优选或有利。0021这里用来描述将一个特征（例如层）形成在一侧或表面“之上”的词语“之上”可以被用来意指该特征（例如层）可以被“。
12、直接地”形成在所暗示的侧或表面“上”（例如直接与所暗示的侧或表面接触）。这里用来描述将一个特征（例如层）形成在一侧或表面“之上”的词语“之上”可以被用来意指该特征（例如层）可以被“间接地”形成在所暗示的侧或表面上，其中在所暗示的侧或表面以及所形成的层之间布置一个或多个额外的层。0022以相似的方式，这里用来描述部署在彼此之上的特征（例如一层“覆盖”一侧或表面）的词语“覆盖”可以被用来意指该特征（例如层）可以被部署在所暗示的侧或表面之上并且与其直接接触。这里用来描述部署在彼此之上的特征（例如一层“覆盖”一侧或表面）的词语“覆盖”可以被用来意指该特征（例如层）可以被部署在所暗示的侧或表面之上并且与。
13、其间接接触，其中在所暗示的侧或表面以及覆盖层之间布置一个或多个额外的层。0023这里用来描述一个特征被连接到至少一个其他暗示特征的术语“耦合”和/或“电耦合”和/或“连接”和/或“电连接”不意味着意指该特征和至少一个其他暗示特征必须直接耦合或连接在一起；可以在该特征和至少一个其他暗示特征之间提供介于中间的特征。0024可以参考所描述的（多个）图的取向来使用诸如例如“上”、“下”、“顶”、“底”、“左手”、“右手”等等之类的方向性术语。因为可以以许多不同取向来定位（多个）图的部件，方向性术语被用于说明而绝非限制的目的。将要理解，可以在不偏离本发明的范围的情况下做出结构或逻辑上的改变。说明书CN1。
14、04051364A3/21页60025可能必须在与其他电子器件（诸如电路板（例如印刷电路板）、其他芯片和/或其他芯片封装集成和/或分配之前封装芯片（其也可以被称为“管芯”）。封装芯片（或管芯）可以包括将芯片灌封在材料（例如塑性材料）中，并且在封装的表面（例如外部表面）提供电接触（例如焊球）。提供在芯片封装表面的电接触（例如焊球）可以为芯片提供接口。例如，封装可以借助于电接触（例如焊球）连接到PCB（印刷电路板）。以另一示例的方式，其他芯片封装和/或电子器件可以经由电接触（例如焊球）连接（例如电连接）到芯片。0026图1示出嵌入式晶片级球栅阵列（EWLB）封装100的横截面视图。0027EWLB。
15、封装100可以包括芯片102（或管芯）、多个焊球106、再分布层108和灌封112。0028芯片102（或管芯）可以包括多个导电焊盘104，其可以被形成在芯片102的表面（例如前侧或底表面）上。芯片102可以借助于再分布层（RDL）108电连接到多个焊球106中的至少一个焊球。例如，RDL108可以再分布和/或再映射从多个导电焊盘104到多个焊球106（其也可以被称为焊球106的球栅阵列（BGA）的电连接。0029EWLB封装100可以包括绝缘层110（例如介电层），其可以被配置成将EWLB封装100的表面100A（例如前侧）绝缘（例如电绝缘）。RDL108可以例如被完全或部分部署在绝缘层11。
16、0之内。绝缘层110可以包括介电层，该介电层可以被部署在芯片102和RDL108之间。绝缘层110可以包括焊接停止层，其可以被部署在RDL108的表面以及介电层背对芯片102的表面处。绝缘层110的介电层可以包括可不同于绝缘层110的焊接停止层的至少一种材料，或者由其组成。可以围绕芯片102形成（例如模制）灌封112（例如包括模制材料（例如聚合物材料）或者由其组成）。例如，灌封112可以被形成在芯片102的背对RDL108的表面处，并且可以灌封芯片102。例如，灌封112可以被形成在芯片102的背对RDL108的表面处或其之上，并且形成在芯片102的至少一个侧壁处或其之上。例如，灌封112可以。
17、包围芯片102，如图1中所示。以另一示例的方式，灌封112可以从芯片102的背对RDL108的表面以及从芯片102的所有侧壁包围芯片102换言之，可以在灌封112中从芯片105侧中的5个来包围芯片102。0030EWLB封装100可以形成单个封装，其可以具有由焊球106的BGA提供的接口。例如，可以经由焊球106的BGA与EWLB封装的芯片102交换电信号和/或电势。焊球106的BGA可以电耦合到（例如焊接到）电路板，诸如例如印刷电路板（PCB）。换言之，EWLB封装100可以被放置在电路板（例如PCB）上作为较大电路和/或器件的一部分。0031灌封112可以例如保护EWLB封装100的芯片1。
18、02免受可能存在于周围空气中的污染物和/或湿气。另外地或可替换地，灌封112可以例如保护芯片102免受可能由施加在EWLB封装100上的力引起的机械损坏。0032然而，热机械应力可能发生在EWLB封装100的内部。例如，芯片102和/或EWLB封装100的其他部件可能在EWLB封装100的制造期间经受热机械应力。例如，在EWLB封装100的制造期间（例如在灌封112的聚合物的交联期间）可能发生的体积变化可能引起芯片102上的机械应力。0033以另一示例的方式，制造EWLB封装100可能需要使用高温度，这可能使芯片102经受热应力。0034以又一示例的方式，在EWLB封装100的寿命内由材料（例。
19、如灌封112的材料）的老说明书CN104051364A4/21页7化引起的应力可能引起芯片102上的应力。0035此外，EWLB封装100可以被放置在（例如焊接到）电路板（例如PCB）上，并且可能经受由例如施加在电路板上的外部力引起的热机械应力。0036灌封112可以包括可以具有高杨氏模量的材料或者可以由其组成。换言之，灌封112可以是刚性的并且可能不能容易弯曲。以另一方式阐述，灌封112可能不是顺应的。因此，灌封112可能不能补偿施加在芯片102上的上述热机械应力，并且这可能导致对芯片102的损坏和/或芯片102的退化的性能。0037芯片102可能包括或者可能是在其表面中的一个或多个处需要自。
20、由净空（例如间隙）以便例如确保芯片102起作用的电子器件。例如，自由净空（例如间隙）可能允许包括在芯片102中的机械部分的自由移动。以另一示例的方式，自由净空（例如间隙）可能使芯片102与EWLB封装100的其他部件去耦（例如机械和/或声学去耦）。0038作为例子，芯片102可以包括或者可以是机械振荡器，其可以包括一个或多个振荡石英晶体和/或表面声波（SAW）结构和/或体声波（BAW）结构。芯片102（例如机械振荡器）可能需要自由净空以便允许振荡石英晶体和/或SAW结构和/或BAW结构的自由移动。此外，如上所述，自由净空可能使芯片102（例如机械振荡器）与其他结构和/或器件声学去耦，因此基本上。
21、减小或消除振荡频率的移位和/或阻尼。0039因为EWLB封装100的灌封112可以包围（例如完全包围）芯片102（例如从其侧中的五个），所以EWLB封装100可能不适合于封装可能需要自由净空（例如间隙）的芯片。另外地或可替换地，EWLB封装100可能不适合于封装可能对施加于其上的机械应力敏感的芯片。此外或者可替换地，EWLB封装100可能不适合于封装可能需要机械和/或声学去耦以用于适当起作用的芯片。0040因为EWLB封装100可能不适合于封装可能需要自由净空（例如间隙）和/或可能对机械应力敏感和/或可能需要机械和/或声学去耦以用于适当起作用的芯片，这样的芯片（例如也可能被称为敏感芯片）可能被。
22、分开封装。例如，分开地封装敏感芯片的开放腔封装可能被用来例如提供机械去耦和/或净空。以另一示例的方式，敏感芯片的敏感结构（例如振荡石英晶体和/或SAW结构和/或BAW结构）可能从敏感芯片的主体去耦（例如借助于一个或多个气隙）。通过将分开封装的敏感芯片和印刷电路板（PCB）或模块板上的至少一个其他器件和/或芯片组装以及经由电互连连接它们，分开封装的敏感芯片可能随后与至少一个其他器件和/或芯片集成。0041上面识别的方法可能导致较高制造成本。例如，分开封装敏感芯片可能增加总制造成本。以另一示例的方式，用于敏感芯片的开放腔封装可能自身是昂贵的和/或可能需要更多制造工艺步骤。0042上面识别的方法可能。
23、导致差的电性能。例如，可能将分开封装的敏感芯片与PCB或模块板上的至少一个其他器件和/或芯片连接（例如电连接）的电互连可能比例如SIP（系统级封装）更长。这可能导致电互连的较低可靠性。此外，较长电互连可能具有增加的电阻和/或容量和/或感应性，并且因此具有差的电性能。0043上面识别的方法可能导致增加的不动产使用。例如，可能需要PCB或模块板上的更多面积以便将分开封装的敏感芯片与至少一个其他器件和/或芯片集成。这可以与用于最小化不动产使用和用于在单个IC封装中提供更大能力和特征的工业需求进行对比。说明书CN104051364A5/21页80044鉴于上述分开封装敏感芯片的不合意效果，可以识别到下。
24、述需要可能存在对这样的需要将可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片与芯片布置（例如EWLB封装）中的至少一个其他器件封装和/或集成，以实现例如SIP（系统级封装）。0045可能存在对能够在芯片布置（例如EWLB封装）中集成可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片的芯片封装和/或芯片布置的需要。0046可能存在对能够基本上减小或消除芯片布置（例如EWLB封装）中的机械应力的芯片封装和/或芯片布置的需要，所述机械应力可能被施加于可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片。0047可能存在这样的需要保护和/或密封芯片布置中（例如在EWLB封。
25、装中）的可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片免于水、湿气、污染物或周围空气中可能存在的、可能对芯片有害的其他元素。0048图2示出芯片布置200的横截面视图。0049芯片布置200可以例如被配置为芯片封装。芯片布置200可以例如被配置为嵌入式晶片级球栅阵列（EWLB）封装。芯片布置200可以例如被配置为系统级封装（SIP）。0050芯片布置200可以包括半导体芯片202、灌封层204和电子器件206。0051作为示例仅示出一个半导体芯片202，然而，半导体芯片202的数目可以大于1，并且可以例如是2、3、4、5等等。以相同的方式，作为示例仅示出一个电子器件206，然而，。
26、电子器件206的数目可以大于1，并且可以例如是2、3、4、5等等。0052半导体芯片202可以包括或者可以是在逻辑应用和/或存储器应用和/或功率应用中使用的芯片（或管芯），尽管在其他应用中使用的芯片也是可能的。半导体芯片202可以包括半导体衬底，其可以包括半导体材料或者由其组成。该半导体材料可以包括或者可以是从材料组中选择的至少一种材料，该组包括硅、锗、氮化镓、砷化镓以及碳化硅，尽管其他材料也是可能的。0053半导体芯片202可以包括第一表面202A（例如背侧或顶面）、与第一表面202A相对的第二表面202B（例如前侧或底面）、以及至少一个侧壁202C。半导体芯片202可以包括形成在例如第二表。
27、面202B（例如前侧或底面）处的至少一个焊盘202D。在另一示例中，至少一个焊盘202D可以被形成（例如额外形成）在半导体芯片202的第一表面202A（例如背侧或顶面）处（未示出，参见例如图5）。半导体芯片202的至少一个焊盘202D可以例如为半导体芯片202提供接口（例如电接口）。换言之，可以经由至少一个焊盘202D与半导体芯片202交换信号（例如电信号、电源电势、地电势等等）。0054芯片布置200可以包括第一再分布层（RDL）2101。第一RDL2101可以例如是芯片布置200的前侧RDL。半导体芯片202可以被部署在第一RDL2101之上，如图2中所示。例如，半导体芯片202的第二表面。
28、202B（例如前侧或底面）可以面对第一RDL2101（例如前侧RDL）。第一RDL2101（例如前侧RDL）可以例如被连接（例如电连接）到半导体芯片202的至少一个焊盘202D。0055第一RDL2101可以包括至少一种导电材料或者可以由该至少一种导电材料组成。该至少一种导电材料可以选自导电材料组，该组包括金属或金属合金，尽管其他导电材料也是可能的。例如，第一RDL2101可以包括（或者由其组成）铜、铝、钛、钨、镍、钯、金说明书CN104051364A6/21页9或包括以下金属中的一个或多个的金属合金铜、铝、钛、钨、镍、钯和金。0056可以例如通过以下工艺中的至少一个来形成第一RDL2101喷。
29、溅、抗蚀剂沉积、抗蚀剂构造、电镀、抗蚀剂剥离、刻蚀、化学镀、注胶（DISPENSING）、以及印刷，尽管其他工艺也是可能的。0057芯片布置200可以包括多个焊球212。该多个焊球212也可以被称为焊球212的球栅阵列（BGA）。可以例如通过以下工艺中的至少一个来形成该多个焊球212预形成焊球的应用、印刷（例如焊膏印刷工艺）、焊料喷射、以及注胶，尽管其他工艺也是可能的。0058半导体芯片202可以借助于第一RDL2101（例如前侧RDL）连接（例如电连接）到多个焊球212的至少一个焊球。例如，第一RDL2101（例如前侧RDL）可以再分布和/或再映射从半导体芯片202的至少一个焊盘202B到多。
30、个焊球212的至少一个焊球的电连接。0059芯片布置200可以包括形成在半导体芯片202的第二表面202B（例如前侧或底面）处的绝缘层214（例如介电层）。第一RDL2101（例如前侧RDL）可以例如被完全或部分部署在绝缘层214（例如介电层）内。绝缘层214的背对半导体芯片202的表面214A（例如底面）可以例如是芯片布置200的一侧。例如，图2中示出的绝缘层214的表面214A可以是芯片布置200的前侧。在这样的示例中，绝缘层214可以例如被称为芯片布置200的前侧绝缘层（例如前侧介电层）。0060芯片布置200可以包括灌封层204。半导体芯片202可以被部署在灌封层204的第一侧204A。
31、（例如前侧或底面）处。例如，半导体芯片202可以被部署在灌封层204之内，以使得半导体芯片202的第二表面202B（例如前侧或底面）可以至少基本上与灌封层204的第一侧204A（例如前侧或底面）齐平，如图2中所示。例如，半导体芯片202的第二表面202B（例如前侧或底面）和灌封层204的第一侧204A（例如前侧或底面）可以充分齐平，以允许形成第一RDL2101（例如借助于一个或多个晶片工艺）。以另一示例的方式，半导体芯片202的第二表面202B（例如前侧或底面）可以从灌封层204的第一侧204A（例如前侧或底面）偏移范围从约5M到约15M的距离（例如约5M，例如约5M，例如约15M）。正的距离。
32、值可以指示半导体芯片202从灌封层204伸出，而负的距离值可以指示半导体芯片202凹进灌封层该距离。0061灌封层204可以灌封（例如部分或完全灌封）半导体芯片202。例如，灌封层204可以被形成在半导体芯片202的第一表面202A（例如背侧或顶面）和至少一个侧壁202C处或之上。例如，灌封层204可以被形成在半导体芯片202的第一表面202A（例如背侧或顶面）和所有四个侧壁202C处或之上。因此，灌封层204可以从第一表面202A（例如背侧或顶面）以及从至少一个侧壁202C（例如从所有四个侧壁202C）包围半导体芯片202。0062灌封层204可以包括模制材料，或者可以由其组成。换言之，灌封。
33、层204可以包括可以被模制（例如借助于模制工艺）的材料，或者可以由其组成。灌封层204可以包括不同于半导体芯片202的材料或者可以由其组成。0063灌封层204可以包括选自材料组的至少一种材料（或者由其组成），该材料组包括塑性材料、陶瓷材料、硅和玻璃材料，尽管其他材料也是可能的。以示例的方式，灌封层204可以包括塑性材料（例如热固性聚合物，例如环氧树脂或带填料的环氧树脂，例如模塑化合物，例如热固性模塑化合物）或者由其组成。以另一示例的方式，灌封层204可以包括塑性材料（例如热塑性塑料，诸如例如高纯度含氟聚合物）或者可以由其组成。说明书CN104051364A7/21页100064灌封层204可。
34、以具有容纳区204R，其可以被配置成容纳器件（例如电子器件）。灌封层204的容纳区204R可以包括腔204RC。该容纳区204R的腔204RC可以例如被部署在灌封层204的与第一侧204A（例如前侧或底面）相对的第二侧204B（例如背侧或顶面）处，如图2中所示。0065如上所述，半导体芯片202可以被部署在灌封层204的第一侧204A（例如前侧或底面）处。因此，可能部署在灌封层204的第二侧204B（例如背侧或顶面）处的腔204RC可以例如被部署在半导体芯片202之上（或至少部分在半导体芯片202之上），如图2中所示。然而，腔204RC也可以侧向地邻近半导体芯片202部署（参见例如下面关于图2。
35、的描述）。0066芯片布置200可以包括电子器件206，其可以被部署在容纳区204R中。例如，电子器件206可以被部署在灌封层204的容纳区204R的腔204RC中，如图2中所示。0067电子器件206可以例如包括或者可以是振荡器（例如机械振荡器）。电子器件206可以例如包括或者可以是微机电系统芯片（MEMS芯片）。电子器件206可以例如包括或者可以是传感器。电子器件206可以例如包括或者可以是半导体芯片（或管芯）。电子器件206可以例如包括或者可以是可能对应力（例如机械应力）敏感和/或可能需要自由净空（例如间隙）以便适当地起作用的器件。电子器件206可以例如包括或者可以是无源电部件（例如电阻。
36、器和/或电容器和/或电感器）。0068部署在容纳区204R的腔204RC中的电子器件206可以与腔204RC的至少一个侧壁204RCW间隔开。换言之，在腔204RC的至少一个侧壁204RCW和电子器件206之间可能存在间隙（例如气隙）。例如，如图2中所示，电子器件206可以与腔204RC的多于一个侧壁204RCW（例如与腔204RC的所有侧壁）间隔开。将电子器件206与腔204RC的至少一个侧壁204RCW间隔开可以使电子器件206从灌封层204去耦（例如机械去耦）。换言之，电子器件206和灌封层204之间的空间（例如气隙）的提供可以缓冲（例如屏蔽或保护）电子器件206免于灌封层204中可能出。
37、现的应力（例如机械应力）。0069部署在容纳区204R的腔204RC中的电子器件206可以进一步从灌封层204去耦。例如，电子器件206可以借助于机械去耦材料216附接到腔204RC的壁。换言之，介于电子器件206和腔204RC的壁之间的机械去耦材料216可以缓冲电子器件206免于灌封层204中可能出现的机械应力。如这里所使用的，腔204RC的壁可以包括腔204RC的表面204RCS（例如底和/或顶）和/或腔204RC的至少一个侧壁204RCW。例如，如图2中所示，电子器件206可以经由机械去耦材料216附接到腔204RC的表面204RCS（例如底）。0070机械去耦材料216可以包括或者可以。
38、是粘合剂（例如软质粘合剂）。机械去耦材料216（例如粘合剂，例如软质粘合剂）可以通过以下工艺中的至少一种形成在（例如施加于）腔204RC的壁（例如表面204RCS）处层压、印刷和注胶，尽管其他工艺也是可能的。0071可替换地，或除此之外，机械去耦材料216（例如粘合剂，例如软质粘合剂）可以例如被形成在（例如施加于或沉积在）电子器件206的一侧206B处。具有机械去耦材料216的电子器件206可以随后被部署在腔206RC中。0072芯片布置200可以包括盖子，其可以（例如经由粘合剂220，例如软质粘合剂）附接到灌封层204。粘合剂220的材料可以与机械去耦材料216相同，或者可以不同。盖子218。
39、可以关闭（例如密封）容纳区204R的腔204RC并且可以例如密封部署在腔204RC中的电说明书CN104051364A108/21页11子器件206。盖子218可以例如密封电子器件206（例如保护电子器件206）免受水、湿气、污染物或周围空气中可能存在的、可能对电子器件206有害的其他元素的影响。以另一示例的方式，盖子218可以例如为电子器件206提供真空密封（即气密密封）。以另一示例的方式，盖子218可以保护电子器件206免受例如在芯片布置200的电测试期间和/或芯片布置200的板组装时和/或可能在制造芯片布置200的同时发生的后续工艺流程步骤期间发生的机械损坏的影响。0073如上所述，电子。
40、器件206可以是可能需要自由净空（例如间隙）以便适当地起作用（例如以允许机械部件自由移动）的器件（例如机械振荡器）。例如，电子器件206可能在形成于电子器件206的有源侧206A的有源区处（例如之上）需要自由净空（例如间隙）。因此，电子器件206的有源侧206A可能面对盖子218，并且可能在电子器件206（例如电子器件206的有源侧206A）和盖子218之间部署间隙G。换言之，腔204RC可以被盖子218关闭（例如密封），以使得例如在盖子218和电子器件206（例如电子器件206的有源侧206A）之间存在间隙G。电子器件206和盖子218之间的间隙G（例如气隙）的提供可以提供对电子器件206的。
41、机械去耦。换言之，间隙G可能充当针对在盖子218中可能出现的机械应力的缓冲。0074如上所述，在腔204RC的至少一个侧壁204RCW和电子器件206之间可能存在间隙（例如气隙）。例如，电子器件206可能与腔204RC的所有侧壁间隔开。在这样的示例中，在电子器件206的所有四个侧壁处可能存在间隙（例如气隙）。此外，在电子器件206和盖子218之间可能存在间隙G（例如气隙）。在这样的示例中，在电子器件的有源侧206A处可能存在间隙（例如气隙）。在电子器件206的有源侧206A和所有四个侧壁处的间隙（例如气隙）可以提供电子器件206的五个侧处的机械去耦。此外，介于电子器件206和腔204RC的壁之。
42、间的机械去耦材料216可以在电子器件206的第六侧（例如侧206B）处提供机械去耦。0075盖子218可以包括（或者可以由其组成）选自材料组的至少一种材料，该组包括玻璃材料、陶瓷材料、聚合物材料和金属或金属合金，尽管其他材料也是可能的。例如，盖子218可以包括（或者可以由其组成）玻璃材料、陶瓷材料和/或金属或金属合金，其可以例如使得盖子218能够充当电子器件206的真空密封（即气密密封）。0076除了由盖子218提供的密封之外或者作为对其替换，腔204RC的至少一个壁可以至少部分被涂覆有密封层或密封材料。例如，腔204RC的表面204RCS（例如底）和/或至少一个侧壁204RCW可以被涂覆（例。
43、如部分或全部涂覆）有密封材料（图2中没有示出的密封材料）。密封材料可以例如包括或者可以是可以保护电子器件206免受水和湿气影响的不可渗透或致密材料（例如防水材料）。密封材料可以提供腔204RC的较好密封以及例如腔204RC中电子器件206的灌封。0077密封材料（或密封层）可以包括（或者由其组成）选自材料组的至少一种材料，该组包括陶瓷材料、聚合物材料、金属或金属合金、以及液晶聚合物材料，尽管其他材料也是可能的。例如，密封层可以包括金属（例如铜）或者由金属（例如铜）组成。在这样的示例中，密封层中可能需要避免电短路。因此，密封层可以例如包括或者可以是完全或部分部署在绝缘层之上或以内的RDL（例如单。
44、层RDL或多层RDL）。以另一示例的方式，密封层可以包括聚合物（例如聚对二甲苯，例如具有约1M的厚度的聚对二甲苯层）或者可以由其组成。说明书CN104051364A119/21页120078芯片布置200可以包括第二RDL2102A、2102B。该第二RDL2102A、2102B可以例如是芯片布置200的背侧RDL。0079第二RDL2102A、2102B（例如背侧RDL）可以至少部分部署在腔204RC中。例如，如图2中所示，第二RDL2102A、2102B的第一部件2101A可以被部署在腔204RC中，并且第二RDL2102A、2102B的第二部件2102B可以被部署在可能在腔204RC之外。
45、的灌封层204的第二侧204B（例如背侧或顶面）之上。换言之，芯片布置200中示出的第二RDL2102A、2102B可以部分部署在腔204RC中。0080第二RDL2102A、2102B可以包括至少一种导电材料或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组包括金属或金属合金，尽管其他导电材料也是可能的。例如，第二RDL2102可以包括（或者由其组成）铜、铝、钛、钨、镍、钯、金或包括以下金属中的一个或多个的金属合金铜、铝、钛、钨、镍、钯和金。0081可以例如通过以下工艺中的至少一个来形成第二RDL2102A、2102B喷溅、抗蚀剂沉积、抗蚀剂构造、电镀、抗蚀剂剥离、刻蚀、化学镀、注。
46、胶、以及印刷，尽管其他工艺也是可能的。0082第二RDL2102A、2102B可以例如经由可以部署在腔204RC中的至少一个接合线221耦合（例如电耦合）到电子器件206（例如电子器件20的有源侧206A）。0083至少一个接合线221可以包括至少一种导电材料（例如金属和/或金属合金），或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组包括铝、铜和金，尽管其他导电材料也是可能的。0084经由至少一个接合线221将电子器件206（例如电子器件206的有源侧206A）连接（例如电连接）到第二RDL2102A、2102B可以例如提供电子器件206从其周围事物（例如冲灌封层204和/或第二R。
47、DL2102A、2102B）的良好机械去耦。0085如上所述，粘合剂220（例如软质粘合剂）可以将灌封层204附接到盖子218（例如包括金属或金属合金，或者由金属或金属合金组成）。粘合剂220还可以例如充当绝缘（例如电绝缘）。例如，图2中示出的粘合剂220可以使盖子218（例如包括金属或金属合金，或者由金属或金属合金组成）从腔204RC之外的第二RDL2102A、2102B的第二部件2102B绝缘（例如电绝缘）。因此，粘合剂220可以例如是非导电的粘合剂。0086芯片布置200可以包括部署在灌封层204中的至少一个通孔222。在下文中，假设灌封层204包括模制材料（模塑化合物）或者由其制成。因。
48、此，部署在灌封层204中的至少一个通孔222也可以在下文中被称为模制通孔（TMV）222（类似地，图3和图5中示出的通孔322、522也可以被称为TMV）。然而，如将容易理解地并且如上文所述地，灌封层204可以包括其他材料或者可以由其他材料制成。0087至少一个TMV222可以包括至少一种导电材料（例如金属和/或金属合金），或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组包括铝、铜、金、钛、钨、钯、银和焊料合金（例如SNAGCU焊料合金），尽管其他导电材料也是可能的。该至少一种导电材料可以包括或者可以是导电膏或导电粘合剂。例如，该导电膏或导电粘合剂可以包括填充有导电颗粒（例如金属颗。
49、粒，例如银颗粒）的至少一种聚合物，或者可以由其组成。0088可以通过例如下述工艺中的至少一个来形成至少一个TMV222钻孔（例如激光和/或机械钻孔）和刻蚀（例如干法和/或湿法刻蚀）。可以例如通过镀工艺（例如电镀和/说明书CN104051364A1210/21页13或化学镀工艺）、印刷工艺、注胶工艺和球落（BALLDROP）和回流工艺（尽管其他工艺也是可能的）来使至少一个TMV222填充有上面识别的导电材料中的至少一种。例如，在至少一个TMV222包括导电膏或导电粘合剂或者由其组成的情况下，可以执行印刷和/或注胶工艺。以另一示例的方式，在至少一个TMV222包括被配置为预形成的焊球的焊料合金或由其组成的情况下，可以执行球落和回流工艺。0089部署在灌封层204中的至少一个TMV222可以从灌封层204的第一侧204A（例如前侧或底面）延伸到第二侧204B（例如背侧或顶面），如图2中所示。至少一个TMV222可以被耦合（例如电耦合）到第二RDL2102A、2102B（例如背侧RDL）。例如，图2中示出的至少一个TMV222可以从灌封层204的第一侧204A（例如前侧或底面）延伸到第二RDL2102A、2102B的第二部件2102B（例如背侧RDL），该第二部件2102B可以被部署在可能在腔204RC之外的灌封层204的第二侧204B（例如背侧或顶面）之上。0090第一R。