《控制比较器输入偏移电压的装置.pdf》由会员分享，可在线阅读，更多相关《控制比较器输入偏移电压的装置.pdf（17页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104052484A43申请公布日20140917CN104052484A21申请号201310201046522申请日20130311H03M1/3820060171申请人飞思卡尔半导体公司地址美国得克萨斯72发明人王猛74专利代理机构中国国际贸易促进委员会专利商标事务所11038代理人秦晨54发明名称控制比较器输入偏移电压的装置57摘要本发明涉及一种控制比较器输入偏移电压的装置。在一个实施例中，用于去除比较器电路输入偏移电压的装置包括输入电压偏移电容器，充电和放电该电容器的控制逻辑用以提供一偏移消除电压。该偏移消除电压依赖于该比较器电路的输出来去除该比较器的输入偏移电压。。
2、由该控制逻辑控制的开关装置在该电容器和该控制逻辑之间切换信号。51INTCL权利要求书1页说明书9页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书9页附图6页10申请公布号CN104052484ACN104052484A1/1页21一种去除比较器电路的输入偏移电压的装置，包括输入电压偏移电容器；控制逻辑，可操作以对所述电容器充电和放电，以便依赖于所述比较器电路的输出来提供偏移消除电压以去除所述比较器电路的输入偏移电压；以及开关装置，可操作以在所述控制逻辑的控制下在所述电容器和所述控制逻辑之间切换信号。2如权利要求1的装置，其中所述电容器可操作以通过改变所述比较器电。
3、路的多个输入晶体管中的一个输入晶体管的基体偏置电压来去除所述比较器电路的输入偏移电压，并且其中所述电容器被布置在所述比较器电路的所述多个输入晶体管中的所述一个输入晶体管的基体和参考电压之间。3如权利要求1的装置，其中所述控制逻辑包括充电控制电路和放电控制电路，所述充电控制电路可操作以控制所述电容器的充电，所述放电控制电路可操作以控制所述电容器的放电。4如权利要求3的装置，其中所述控制逻辑包括至少两个NOT门，所述至少两个NOT门可串联操作地耦合至所述比较器电路的输出并且被布置以提供第一控制信号OUTA和第二控制信号OUTB，其中所述第一控制信号OUTA控制所述充电控制电路，并且所述第二控制信号。
4、OUTB控制所述放电控制电路。5如权利要求4的装置，其中所述第一控制信号OUTA是第二NOT门的输出，并且所述第二控制信号OUTB是第一NOT门的输出，并且其中所述控制逻辑进一步包括可操作地耦合于所述两个NOT门后的D锁存器，用以在读信号的控制下提供所述比较器电路的锁存输出。6如权利要求4的装置，其中所述充电控制电路可操作地依赖于所述第一控制信号OUTA和偏移激活信号，并且所述放电控制电路可操作地依赖于所述第二控制信号OUTB和所述偏移激活信号。7如权利要求1的装置，其中所述开关装置包括第一开关，所述第一开关可操作地耦合在输入信号和所述比较器电路的第二输入之间，并且由比较信号激活。8如权利要求。
5、7的装置，其中所述开关装置包括第二开关，所述第二开关耦合在所述比较器电路的所述第二输入和所述比较器电路的第一输入之间，并且由偏移激活信号激活。9如权利要求8的装置，其中所述开关装置包括第三开关，所述第三开关耦合在所述比较器电路的所述第二输入和参考电压之间，并且由初始化信号激活。10如权利要求9的装置，其中所述比较器电路的所述第一输入可操作地耦合至参考电压，并且所述比较器电路包括多个输入晶体管，并且所述开关装置包括第四开关，所述第四开关耦合在具有耦合到其上的所述电容器的所述比较器电路的所述输入晶体管中的一个输入晶体管的基体和源极之间。权利要求书CN104052484A1/9页3控制比较器输入偏移。
6、电压的装置技术领域0001本发明涉及比较器，并且更具体地，涉及控制比较器中的输入偏移电压。背景技术0002比较器是一种广泛应用于现代模拟和/或混合信号集成电路的一种操作元件/单元。例如，比较器可以是模数转换器ADC的主要部分并且能时包括该ADC的任何集成电路的最终的性能产生重要影响。当在一ADC中被使用时，该比较器能极大地影响该ADC的分辨率。比较器的性能会受到很多事物的影响例如由制造工艺的变化以及类似因素引起的部件设备不匹配。这些不匹配会导致比较器有显著的输入偏移电压，其会影响输出，从而导致不理想的性能，因此控制该输入偏移电压是关键。输入偏移电压可以被定义为一种发生在比较器内放大器电路例如一。
7、种运算放大器OPAMP电路的两个不同输入之间的直流DC电压差。该电压差可以通过施加大小合适极性相反的偏置电压来克服，从而当这两个输入电压标称相等时该比较器输出实际为零。这种输入偏移电压的提供和应用可以由偏移消除电路来完成，并且在不同类型的偏移消除电路中，基体偏置方法被广泛使用。0003大多数基体偏置方法在偏移消除阶段需要一种高增益辅助放大器，但是这种高增益辅助放大器需要附加的空间，其会增加管芯尺寸，并且同样重要的是，这种高增益辅助放大器本身具有固有的输入偏移，这意味着辅助放大器本身会降低最终的比较器的整体偏移消除性能。附图说明0004参照附图，本发明的进一步细节、方面和实施例仅仅作为示例被描述。
8、。在附图中，类似的附图标记被用于识别类似或功能上相似的元素。图中的元素被用于简单及清楚的描述并且不必按比例制图。0005图1A到1C分别示出了一种理想的比较器、一种实际的比较器，以及一种带读出信号的实际比较器；0006图2示出了一种依照本发明示例的带偏移校准/去除的比较器电路的高级示意图。0007图3示出了用于图2所示的比较器电路的相关操作信号的时序图；0008图4示出了一种依照本发明实施例的较低级，即，更详细地，带有偏移校准/去除的比较器电路的示意图；0009图5示出了一种依照本发明示例，实现控制图4电路的控制逻辑部分的示例。0010图6是用于图5中示出的控制电路的充电部分的相关操作信号的时。
9、序图；0011图7示出了用于图5中示出的控制电路的放电部分的相关操作信号的时序图；0012图8示出了图2的较高级示意图，但是进一步包括依照本发明示例，由图5的控制逻辑操作，被布置用于提供之前所描述的相关控制信号的控制逻辑。说明书CN104052484A2/9页4具体实施方式0013本发明所述实施例大部分可以使用本领域技术人员公知的电子部件和电路实现。因此，为了了解和领会本发明潜在概念并且为了不模糊和分散对本发明的教导，将不会比上述所必需考虑的部分更深入解释细节。0014本发明提供了一种去除比较器电路的输入偏移电压的装置，以及相关的方法。因此，在一个实施例中，本发明提供了一种去除比较器输入偏移电。
10、压的方法，包括下列步骤当组成该比较器的多个输入差动式晶体管的一个在自己的源极和基体BODY耦合在一起时，充电或放电在组成比较器的多个输入差动式晶体管中的另一个的基体间耦合的输入电压偏移电容器，其中该输入电压偏移电容器的充电或放电响应于信号而发生，由于该输入偏移电压作用于标称相等的输入电压端，该信号取决于该比较器的输出变化。该方法可以进一步包括通过多个开关初始充电该输入电压偏移电容器以与参考电压相等。该方法还可以进一步包括在所述初始充电后在比较阶段把两个输入电压与该比较器做比较。在该方法中，充电被用于作用于比较器反相输入端的表观正输入偏移电压，并且放电被用于作用于比较器反相输入端的表观负输入偏移。
11、电压。0015在另一个实施例中，本发明提供了一种装置用于去除比较器的输入偏移电压而不使用辅助放大器电路，依照比较器的输出和多个外部活动信号由控制逻辑，通过使用比较器本身控制多个被耦合至比较器的多个输入晶体管其中之一的输入电压偏移电容器的充电和放电，控制逻辑可操作以充电和放电该输入电压偏移电容器至可操作以去除该输入偏移电压的电压水平。该装置可以包括用于初始化输入电压偏移电容器至一个初始充电状态的开关，其中比较器的多个输入晶体管具有标称相等的输入电压。0016参照下文描述的实施例本发明的这些和其他方面将很明显和被阐述。0017本发明的示例可被用在，例如，逐次逼近寄存器SUCCESSIVEAPPRO。
12、XIMATIONREGISTER，SAR类型ADC，或者任何其他利用比较器的电路。SARADC是一种特殊类型的ADC，对于给定的转换，其在最终收敛于最终最匹配的数字输出前通过对所有可能的量化级执行二进制搜索来转换输入模拟信号波形至分离数字表现形式。这个过程使用模拟电压比较器用以比较输入电压VIN与内部数模转换器DAC的输出，内部数模转换器DAC输出该比较的结果至逐次逼近寄存器SAR，逐次逼近寄存器SAR是被设计用于提供表示VIN的近似数字代码至内部DAC的子电路。因此，实际上，SARADC相对于输入信号测试一种斜坡例如，上升生成的数字信号，直到它们匹配。0018图1A示出了一种具有正非反相输入。
13、电压VP和负反相输入电压VN、以及理想输出电压的理想比较器。在图1A的示例布置中，如果VPVN，则输出被驱动至正电源轨VDD，而如果VPVN，则输出被驱动至负电源轨VSS，并且，最终，如果两个输入电压相等VPVN，则输出是0V。VP也可以被称为正输入，或非反相输入，并且VN也可以被简单地称为负输入，或反相输入。0019图1B示出了一种不以这种理想方式运作的实际比较器，因为实际上有一个有效的输入偏移电压，其是例如所示被施加于该VN输入的小正电压或者能够等同地被看作在VP输入上的反极性小电压未示出。这会导致在VN和VP之间有有效的电压差，因此比较器的反相输入VN不等于其非反相输入VP，即使当VN和。
14、VP实际上相等。这导致一个非常小、但并不是无意义的电压差例如在10至20MV的范围内。这些电压的极性将限赖说明书CN104052484A3/9页5于该输入偏移是否分别在VN侧或VP侧。0020不管实际的具体使用，许多实际比较器在比较发生前将有一种偏移消除结构以去除这种输入偏移电压，并且其会典型地在偏移校准模式中使用辅助放大器，即，形成并且预施加合适的电压以抵消该输入偏移电压。0021图1C示出了这种比较器，并且现在进一步包含一读控制信号，从而在信号被分别施加于VN和VP或者被实际地比较并且输出信号作为一个整体被从比较器读出之前比较器可以经历初始化和偏移消除阶段或多个阶段。0022从图1A至1C。
15、的上述描述中可以看出给定标称相等的输入电压水平即，当形成比较器核心的差动放大器的两个输入电压相等时，输出应当是零，但由于上述的输入电压偏移，该输出实际上变为非零，该输入电压偏移如果存在在比较器的输出引入一个偏移当不应为1时。然而，本发明的实施例避免使用附加辅助放大器以提供该偏移消除。这意味着最终的比较器并不复杂、管芯尺寸更小并且因此更低的成本、更低的能耗、等等，但是也不会遭受将由附加辅助放大器本身引入的任何偏移。因此本发明的示例在去除输入电压偏移上更接近100有效，而不需要更复杂的辅助放大器偏移校准。作为代替，本发明的示例使用比较器本身，驱动一种现场反馈驱动控制逻辑以控制对电容器的充电或放电，。
16、该电容器被安排用于提供合适大小的基体偏置偏移电压返回至比较器的其中一个差动晶体管，如在下面详细描述。0023比较器通常由晶体管形成，例如NMOS和PMOS晶体管，具有的一个重要的部件为由两个标称相同的晶体管形成的差动放大器，例如两个NMOS或两个PMOS晶体管，以差动的布置即，以相对连接形式检测和放大在它们各自栅电压之间的差。0024相应地，概括来说，本发明的示例提供了一种比较器装置，具有电容器、带控制逻辑和开关装置被布置用以控制电容器充电和放电的反馈回路，从而该电容器可操作为去除即，偏置掉该比较器的输入偏移电压例如，由于不需要的/意想不到的制造工艺变化影响形成比较器的晶体管的参数。0025相。
17、应地，为比较器提供一新的偏移消除阶段，其中，至形成比较器核心的运算放大器的正和负输入可以被偏置至一公共电压，这样它们是标称相同的电压，并且因此确保该比较器的输出当其应当是零时确实是零。比较器各个差分输入对的第一PMOS晶体管的基体例如，后续图中的M0在反馈回路的控制下可以被充电或放电。各个输入对的另一第二PMOS晶体管的基体例如，后续图中的M1可以一直与其源极相连。取决于输入偏移的极性，基体可以被充电或被放电，例如，如果偏移电压VOS0，则晶体管的基体例如，M0可以被充电使得其电压高于其他晶体管例如，M1的基体。而如果VOS0，则M0的基体可以被放电使得其电压小于M1的基体。一旦比较器的输出改。
18、变了其状态即，从高移至低，或反之，第一PMOS晶体管基体的充电/放电活动将停止并且基体电压可以被存储在偏移消除电容器中。因此，对比较器固有的输入偏移电压相等或相反的电压由于例如制造工艺的变化等被存储并且可利用于主动消除输入偏移电压。也就是说，上述方法和装置导致在偏移消除电压存储阶段PMOS适用时是对NMOS晶体管的不同的有效阈值电压，使得在随后的比较阶段，不同的基体电压将抵消输入偏移电压，从而比较器将生成正确的输出。0026本发明的示例可以提供一种装置用以去除比较器电路的输入偏移电压，装置包括说明书CN104052484A4/9页6输入电压偏移电容器耦合至比较器的其中一个输入晶体管，即，其中一。
19、个差动连接的输入晶体管，可操作为对该输入电压偏移电容器充电或放电的控制逻辑依赖于该比较器电路的输出而去除该比较器的输入偏移电压，以及在控制逻辑的控制下在该输入电压偏移电容器和该控制逻辑之间可操作以切换信号的开关装置。0027通过改变比较器电路的多个输入晶体管中其中一个的基体偏置电压，该输入电压偏移电容器可操作为去除该比较器的输入偏移电压。比较器电路的输入晶体管可以包括如在比较器中普遍使用的差动式输入布置，并且通常由两相对的晶体管形成。0028输入电压偏移电容器可以被布置在比较器电路的多个输入晶体管其中一个的基体和参考电压即，预定的电压例如接地之间。0029控制逻辑可以包括可操作为控制输入电压偏。
20、移电容器的充电的充电控制电路和可操作为控制输入电压偏移电容器的放电的放电控制电路。充电控制电路和放电控制电路可以包括AND门和NOT门布置、以及锁存逻辑，如下面描述的。0030控制逻辑可以包括至少两个NOT门，该至少两个NOT门可串联操作地耦合至比较器电路的输出并且被布置为提供第一控制信号OUTA和第二控制信号OUTB，其中该第一控制信号OUTA控制充电控制电路，并且该第二控制信号OUTB控制放电控制电路。第一控制信号OUTA可以是第二NOT门的输出，并且第二控制信号OUTB可以是第一NOT门的输出。0031该控制逻辑可以进一步包括可操作地耦合在该两个NOT门后的D锁存器用以在读信号的控制下提。
21、供该比较器的锁存输出。开关装置可以包括可操作地耦合在输入信号例如，VSIG和比较器的第二输入之间的第一开关单元，并且由比较信号激活。比较器的第二输入可以是比较器的反相输入。0032开关装置可以包括耦合在比较器的第二输入和比较器的第一输入之间的第二开关单元，并且由偏移激活信号激活例如，AZ220，在下面讨论。比较器的第一输入可以是比较器输入的非反相输入。0033开关装置可以包括耦合在比较器的第二输入和参考电压之间的第三开关单元，并且由初始化信号激活。比较器的第一输入可操作地耦合至参考电压，例如，VREF。开关装置可以包括耦合在比较器即，其中一个输入差动式晶体管下述的M0或M1以及在所述示例中的M。
22、0的其中输入电压偏移电容器被耦合到其上的一个输入晶体管的基体和源极之间的第四开关单元例如，下面讨论的开关311。0034充电控制电路可操作地依赖于第一控制信号OUTA和偏移激活信号例如，AZ220，在下面讨论，并且放电控制电路可操作地依赖于第二控制信号OUTB和偏移激活信号。0035示例还提供了一种从比较器去除输入偏移电压的方法，包括当形成比较器的多个输入差动式晶体管的其中一个它的源极和基体耦合在一起时对耦合在形成该比较器的多个输入差动式晶体管另一个的基体间的输入电压偏移电容器进行充电或放电，其中输入电压偏移电容器的充电或放电响应于依赖由于作用于标称相等的输入电压端的输入偏移电压比较器输出的改。
23、变的信号而发生。该方法可以进一步包括通过依靠多个开关装置由初始地充电该输入电压偏移电容器至等于参考电压而进行的初始化。0036在所述方法中充电可被用于作用于比较器反相输入端的表观正输入偏移电压，而说明书CN104052484A5/9页7放电可被用于作用于比较器反相输入端的表观负输入偏移电压。0037该方法可以进一步包括在初始化和/或输入偏移电压去除后发生的比较阶段将两个输入电压与该比较器进行比较。0038示例还提供一种装置，用于去除比较器输入偏移电压而不使用辅助放大器电路，依赖于比较器的输出和多个外部激活信号，通过使用比较器本身由控制逻辑控制耦合至比较器的多个输入晶体管的其中一个的输入电压偏移。
24、电容器的充电和放电，其中该控制逻辑可操作为将输入电压偏移电容器充电或放电至可操作为去除输入偏移电压的电压水平。0039该装置可以进一步包括开关单元，可操作为初始化输入电压偏移电容器至初始充电状态，在初始充电状态比较器的多个输入晶体管具有标称相等的输入电压。0040示例还提供一种从比较器去除输入偏移电压的方法，包括使用适当充电的输入电压偏移电容器，当形成比较器的其中一个输入差动式晶体管在它的源极和基体耦合在一起时被耦合在形成该比较器的多个输入差动式晶体管的另一个间，以将合适的基体偏置电压施加至形成比较器的多个输入差动式晶体管其中一个，并且使用比较器本身和可操作地耦合至比较器的控制逻辑并且依赖于比。
25、较器的输出以控制输入电压偏移电容器的充电或放电。0041图2示出了一种依照本发明示例的带偏移校准/去除的比较器电路的高级示意图。特别地，图2包括带正输入电压VP141和负输入电压VN142的比较器其也可以被称为运算放大器。在这个例子中，偏移电压VOS104被示为施加于VN输入142的电压。比较器140具有在一种开关装置中的外部开关110、120和130，它们以各种方式将比较器各自输入端VP141和VN142连接至各自输入电压VREF102和VSIG101，并且彼此连接。VREF102是用在其中一个比较器140输入的参考电压。在这种情况下该参考电压VREF102是用在比较器的正输入VP141上。。
26、在实际设计中，VREF102可以由一种带隙电路生成，例如，在12V范围内。当然其他选择也可被替代使用，例如使用放大器以获得更高的电压VREF，以及具有一定比率的带隙，等等。对于所描述的基于PMOS的比较器，它的输入级即，包括两个晶体管M0和M1的差动式放大器是PMOS，因此VREF102的值不能太高，否则该PMOS晶体管可能不会被导通。0042在图2中，提供的第一开关110被布置用来在COMP信号230即，比较信号，下面会更详细描述的控制下将信号电压VSIG101即，要被比较的信号连接至其中一个比较器输入，在这个示例中为VN142。同时，第二开关120被布置为在AZ信号220偏移校准阶段信号，。
27、也会在下面更详细描述的控制下将两个输入VP141和VN142连接在一起，并且第三开关130被布置用来在初始信号210即，初始化信号，也会在下面更详细描述的控制下将负输入VN142连接至参考电压VERF102。开关110、120和130的每一个可以是任何合适的类型，例如它们可以是被布置为并联开关形式的一组一个或多个其它的NMOS和/或PMOS晶体管，注意的是所选开关的关键参数是适当的电荷注入水平和时钟馈通影响。0043在比较器140的输出端，有一个“原始输出”145，其馈入第一NOT门或反相单元150，它提供被称作OUTB155的信号，这是原始输出145的反相以二进制逻辑术语。这进而馈入第二NO。
28、T门或反相单元160，它提供被称作OUTA165的信号。OUTA165和OUTB155的使用在下面更详细描述。最后，OUTA165馈入锁存器，例如D型锁存器170，它在读信号240的控制下提供锁存整体比较器电路的输出的方法以用于读取。说明书CN104052484A6/9页80044图3示出了用于图2所示的整体比较器电路的相关操作信号初始210、AZ220、COMP230和读信号240的时序图。总的来说，初始化信号，初始210重置整个比较器至初始状态这个信号也控制其它开关，例如，之后在图4和图5中描述的“内部”开关，AZ信号220是偏移消除阶段控制信号，COMP230信号是比较控制信号其控制由比。
29、较器140进行的VREF102和VSIG101之间实际比较的时刻，读240信号是用于读阶段。进一步概括，初始210有效是用于设置电路的初始状态，AZ220有效是用于偏移取消阶段，COMP230有效是用于比较阶段，而读240有效是用于读取比较器140的输出并写入锁存器例如，ADC的锁存器，利用示例的比较器。0045图4示出了一种依照本发明实施例的带有偏移校准/去除的比较器电路的更详细更低级的示意图。其特别示出了在图2比较器/运算放大器单元140中典型发现的电路的附加部分，也示出了本发明的附加控制逻辑和其他部件。0046图5是控制图4的电路的部分控制逻辑的示例实现，如由相关信号所示，其操作在下面详。
30、细描述。图4的控制电路包括充电控制电路410和相应的放电控制电路420。控制电路的准确形式不重要，本质上，而是它们的逻辑操作更重要。0047示例充电控制电路410包括第一四输入端AND门411，其经由NOT门415耦合至D锁存器416的时钟输入。D锁存器数据输入被连接至固定电压，例如，连接至正的电源轨VDD。同时，第一AND门411的输出也被直接耦合至第二三输入端AND门414，并且同时经由第一NOT门412和第二NOT门413耦合至相同的第二三输入端AND门414，NOT门412和413相互串联连接，一起充当延时。同时，至三输入端AND门414的第三输入是D锁存器416的反相输出QB，其作用。
31、于充电_停止信号417上，反馈至第一四输入端AND门411。至第一四输入端AND门411的其它输入是上面描述的OUTA165和AZ220，并且配合这个充电控制电路410也控制整体电路中的其它实体，例如放电控制电路420。至该四输入第一AND门411的最后输入是放电_停止信号427，其是相应放电控制电路420的输出，放电控制电路420几乎准确地镜像了充电控制电路410的构造，除了其信号使用，即它是用于放电而不是充电，并且使用不同的输入信号例如，特别是OUTB155信号的使用等。充电控制电路410提供该充电_信号输出320，其使用在下面详细描述。0048放电控制电路420包括类似于上述对充电控制电。
32、路410的布置的逻辑，使用各个第三四输入端AND门421，另一个第二D锁存器426被连接至加上例如VDD等，如上所述，第四三输入端AND门424，三或更多NOT门422、423和425一个被耦合在至D锁存器的时钟输入和第三AND门421输出之间，并且另外两个被串联耦合在AND门421和第四AND门424之间。D锁存器提供放电_停止信号427，其使用在下面详细描述。这两个电路410和420被操作为使得它们在使用上互相排他，依赖于输入偏移电压的极性其进而依赖于比较器的特定构成、其构造类型、和/或它是怎样连接起来的，如在别处所述。0049图6示出了用于图4和5示出的比较器电路的相关操作信号的时序图，。
33、具有施加于VN输入的正电压即，VN0的VOS，因此使用充电控制电路410部分。0050图7示出了用于图4和5示出的比较器电路的相关操作信号的时序图，具有施加于VP输入的正电压即，VN0的VOS，因此特别使用图5中的放电控制电路420部分。0051图8示出了图2的更高级示意图，但是进一步包括由图5的控制逻辑操作的被布置用于提供之前所描述的相关控制信号的控制逻辑。说明书CN104052484A7/9页90052为了这个解释，我门假设有偏移电压，在图2中被标记为VOS104，并且它是被施加于VN142的正电压即，从VN142的角度，VOS0。但是，VP141上的VOS104即，从VP141的角度，大。
34、于零可以被等价地视为负电压从VN142的角度并且被施加于VN142即，施加于VN142的电压带有负号。当在输入VN142上的电压为负时，则主要使用放电控制电路420。注意电压的极性以及它们如何影响充电控制电路410或放电控制电路420的电路/选择，如下参照图5所述，也会依赖于它是否是VP晶体管M1302或VN晶体管M0301，晶体管其源极直接连接至它的基体不通过开关。0053在初始化阶段期间，开关A0311由信号初始210的动作导通，因此晶体管M0301的基体将被连接至它的源级并且这个电压被存储在输入电压偏移消除电容器C0360中，被耦合在反相输入晶体管M0301的基体和地之间。同时，晶体管M。
35、1302的基体和源极总是永久地以这种示例配置连接，如图5中所示。可替代的配置可以交换M0和M1的连接即电容器C0可被施加在VP晶体管M1302的基体，并且替代地，永久基体源级连接被施加于晶体管M0301。在附图中示出的配置可被优选地使用从而永久基体源级连接晶体管被用于该反相参考输入。0054输入电压偏移电容器C0即如在此描述的被用于消除输入偏移电压即，消除电容器的大小，在根据本发明示例使用过程中，可能影响存储在该电容器中的电压的稳定性。因此电容器的大小和类型可以是比较器实现方式或用例所特定的，例如作为在所需稳定性和管芯上可用空间、和/或被用于形成包括本发明的集成电路的制造工艺稳定性例如，由于所。
36、选IC制造工艺的介电形成能力等之间的权衡。0055在初始化阶段的最后，M0301和M1320的阈值电压可以是彼此大体相等。0056在偏移消除AZ阶段，VP141和VN142都与VREF102连接。VP被永久地连接至VREF102，而VN142在信号AZ220的控制下仅仅通过第二开关120临时连接。0057由于VOS104的存在，M0301栅极比M1320低，因此M0301电流比M1的电流高。因此，输出145将上升，从而OUTA165将变成逻辑1并且OUTB将变成逻辑0。充电_停止信号417和放电_停止信号427可被初始化信号210重置为逻辑1。接着该充电信号320将变成逻辑1并且开关A1330。
37、导通，同时开关A2关闭。因此，来自晶体管M9的电流将对偏移消除电容器C0360充电，这导致M0301基体电压上升。为了PMOS的实现，M0301阈值电压|VTHP|将增加即，VTHP变得更负。结果是，M0301电流将减少并且因此M1302电流将增加。这种情况将继续直到OUTA165和OUTB155改变即，跳跃它们的逻辑状态。只要OUTA165变成逻辑0，充电320也很快地变成0，并且因此开关A1330关闭。充电_停止信号417参见图6确保开关A2330也同时关闭。因此，M0301基体的电压被存储在电容器C0360上并且将是一个固定值直到下一个初始化阶段。逻辑信号的时序图在图6中绘出。0058在。
38、COMP即，比较230阶段，M0301的增加的阈值电压|VTHP|在偏移消除电容器C0360的动作下将消除VOS104的影响，于是比较器电路将充当理想比较器，没有任何输入偏移。0059与上述类似，如果VOS0从VN142的角度，M0301的基体在AZ阶段将被放电，并且因此使用图5的可比较放电电路420部分，而时序图在图7中示出。0060由此描述了一种带有自控制基体偏置装置和方法的新的偏移消除比较器，其不需说明书CN104052484A8/9页10要任何附加的辅助偏置放大器结构，例如偏移偏置辅助放大器否则它自己伴随的偏移问题要被解决，因此示例使用更小的管芯尺寸，并且整体电路不那么复杂。这是由于比。
39、较器140即，偏移消除的目标自身控制被存储在偏移消除电容器C0360中的合适偏移电压的产生，其中这个偏移电压的极性依赖于由比较器部件设备尤其是差动式晶体管，例如M0301和M1302的制造工艺的变化所引起的固有输入偏移的极性。0061因此本发明的示例提供了一种去除在比较器上的输入偏移电压的方法，其不使用附加的放大器来控制偏置电压，如在上面详细描述的。总的来说，所揭示的方法用于使用偏置自身的比较器来控制电容器的充电或放电至适当水平即，至与该输入偏移电压正确相等且相反的电压以去除该输入偏移，所有的都处于基于输入偏移要被施加到其上的比较器的输出的控制逻辑的控制之下。0062尽管前述已经就基于PMOS。
40、差动式放大器的比较器来描述，由于因为例如对PMOS的减少的电压水平要求而对PMOS比较器实现方式的最近趋势，本发明不被如此限制，而是可以被等同地与NMOS实现方式或其他晶体管技术一起应用适当地被重配置电压极性等用于任意和所有比较器或运算放大器。0063在前述说明书中，本发明已经参照本发明具体示例实施例被描述。但是，应当明白的是在此可以对此作出各种修改和改变而不脱离本发明在所附权利要求书中阐述的广阔精神和范围。0064此外，第一、第二、第三、第四等的数字分配被使用作为描述的目的而不是描述永久相对位置的必需。应当明白的是这样的术语使用在相应的环境下是可交换的，并且不应被理解为对例如所描述或所要求的。
41、主题的限制。0065在此讨论的连接可以是任何适合从各自节点/单元或设备接收或发送信号的连接，例如经由中间设备。相应地，除了那种暗示或声明的例外，连接例如可以是直接连接或间接连接，该连接可以被示出或描述为单个连接、多个连接、单向连接、或双向连接。然而，不同的实施例可以改变连接的具体实现。例如，可以使用单独的单向连接而不是双向连接，反之亦然。同样，多个连接可以由单个连接串行传送多个信号或以分时复用的方式代替。同样，携带多个信号的单个连接可以被划分成携带这些信号子集的各种不同连接。因此，存在许多选项用于传送这些信号。0066尽管在这些示例中已经描述了特定的导电性类型或潜在极性，应当理解的是导电性类型。
42、和潜在极性可以被反转。0067在此描述的每个信号可以被设计为正的或负的逻辑。在负逻辑信号的情况下，该信号在逻辑真实状态对应于逻辑电平零时低有效。在正逻辑信号的情况下，该信号在逻辑真实状态对应于逻辑电平一时高有效。注意的是在此描述的任何信号可以被设计为负的也可以是正的逻辑信号。因此，在替换实施例中，被描述为正逻辑信号的那些信号可以被实现为负逻辑信号，并且被描述为负逻辑信号的那些信号可以被实现为正逻辑信号。0068此外，当涉及到将一个信号、状态位、或类似装置分别指称到它逻辑真或逻辑假状态时，术语“断言”或“设置”以及“否定”或“去断言”或“清除”在此被使用。如果该逻辑真状态是逻辑电平1，则该逻辑假。
43、状态是逻辑电平0。以及如果该逻辑真状态是逻辑电平0，则该逻辑假状态是逻辑电平1。0069本领域技术人员将认识到逻辑块之间的界限纯粹是示意性的并且替代实施例可说明书CN104052484A109/9页11以合并逻辑块或电路元件或在各种逻辑块或电路元件上施加替代的功能分解。因此，应当理解的是在此描述的架构纯粹是示例性的，并且实际上许多其他架构可以被实现其获得相同的功能。因此，可以设想获得相同功能的任何组成部分布置是有效地“关联”从而预期的功能被达到。今后，在此被组合以实现特定功能的任何两个组成部分可以被看作相互“关联”从而预期的功能被达到，不管架构或中间组成部分。同样，任何两个这样关联的组成部分也。
44、可以被看作相互“操作地关联”、或“可操作地耦合”以实现预期的功能。0070此外，本领域技术人员将认识到上述操作之间的界限纯粹是示意性的。多个操作可以被合并成单个操作，单个操作可以被分配在附加的步骤中以及操作可以至少部分地在时间上重叠地执行。而且，替代实施例可以包括特定操作的多个实例，并且操作的顺序在各种其他实施例中可以被改变。0071同样用于示例，在一个实施例中，所示示例可以被实现为位于单集成电路上或同一设备内的电路。例如，模拟设备，或混合信号设备，或集成电路，包括至少一个基于单元的比较器，例如一模数转换器ADC等，用于集成电路的整个系统中，例如具有一个或多个处理单元和辅助单元的片上系统，包括。
45、一个或多个基于单元的比较器。可选地，示例可以被实现为任何数量的以合适方式相互关联的单独集成电路或单独设备，例如作为一个离散ADC与其他离散单元一起使用，例如离散处理单元、或CPU等。0072同样用于示例，这些示例，或相关部分，可以被实现为软件或代码代表物理电路或可转换成物理电路的逻辑，例如以一个或多个实例，以任何合适类型语言描述的硬件，或为在多个IC设计中重用相关的一个或多个预定义模块。例如，这些一个或多个实例的参数可以改变而不脱离此处的教导，由于用于每个实例的组成部分的特定值可以是特定使用的，但是没有功能上的不同。0073在权利要求中，放在括号间的任何附图标记不应被视为限制权利要求。词语“包。
46、含”并不排除那些没在权利要求中列出的其他元件或步骤的出现。此外，术语“一个”，如在此使用的，可被限定为一个或多于一个。同样，在权利要求中引入短语的使用例如“至少一个”和“一个或多个”不应视为暗示由不定冠词“A一个”限定包含这种引入权利要求元素的任何特定权利要求引入其他权利要求元素至仅包含一个这样的元素的发明，即使当该同一权利要求包括引入短语“一个或多个”或“至少一个”以及不定冠词例如“一个”。这同样适用于定冠词的使用。除非另有说明不相容，或物理或其他实施例阻止这样的组合，否则随附权利要求的特征可以以任何合适和有益布置被集成在一起。也就是说特征的组合不由权利要求的具体形式限制，尤其是从属权利要求的形式，例如权利要求的编号等。说明书CN104052484A111/6页12图1A图1B图1C说明书附图CN104052484A122/6页13图2图3说明书附图CN104052484A133/6页14图4说明书附图CN104052484A144/6页15图5说明书附图CN104052484A155/6页16图6图7说明书附图CN104052484A166/6页17图8说明书附图CN104052484A17。