《一种数据传输快速跳频电台.pdf》由会员分享，可在线阅读，更多相关《一种数据传输快速跳频电台.pdf（10页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102386946 A (43)申请公布日 2012.03.21 CN 102386946 A *CN102386946A* (21)申请号 201110324875.3 (22)申请日 2011.10.24 H04B 1/7136(2011.01) (71)申请人 北京正唐科技有限责任公司 地址 100012 北京市朝阳区安立路 （亚运村） 56 号九台 2000 花园 1 号楼 906 室 (72)发明人 吕英明 李曜良 王小庆 吕咸亮 乐磊 熊俊 刘学 (54) 发明名称 一种数据传输快速跳频电台 (57) 摘要 一种数据传输快速跳频电台， 可以根据用户 实际要。
2、求， 对滤波器等电路作相应修改， 即可实现 175MHz到240MHz宽频段范围内的无线跳频通信。 电台跳频带宽可调， 支持 5MHz、 10MHz 和 20MHz 等 带宽， 跳频速率可达 1000 跳每秒以上， 频率步进 值最小可达 0.12Hz。本发明在结构上可分为基带 模块和射频模块两部分， 基带模块位于射频模块 下方， 二者通过插针连接。其中， 射频模块采用双 通道的直接数字频率合成器及其相应的信号调理 电路作为跳频本振， 具有跳频速率快和精度高的 优点。本电台可以根据自定协议实现定频通信和 快速跳频通信， 具有体积小、 跳频速率快、 抗干扰 性强的优点。 (51)Int.Cl. (。
3、19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 3 页 CN 102386965 A1/1 页 2 1. 一种数据传输快速跳频电台， 由下层板跳频电台基带模块和上层板两块跳频电台射 频模块组成， 二者通过插针式接插件连接， 下层板的功能包括 ： 电平转换、 芯片的寄存器配 置、 用户数字信号的 FSK 调制和解调、 数模转换、 模数转换以及信号幅值变换， 上层板进行 模拟信号处理， 通过模拟集成芯片实现， 跳频、 解跳频、 信号功率放大、 滤波以及收发切换， 其特征在于 ： 下层板跳频电台基带模块包括现场可编程门阵列 FPGA 电路模块 （3。
4、） ， 上层板 跳频电台射频模块包括直接数字频率合成器模块 （8） ， 模拟上变频电路模块 （9） 和模拟下 变频电路模块 （17） ， 直接数字频率合成器模块 （8） 是构成跳频电台的核心部件， 同时连接 到模拟上变频电路模块 （9） 和模拟下变频电路模块 （17） ， 进行中频信号跳频和射频信号解 跳频， 其频率分辨率最高可达 0.12Hz。 2. 根据权利要求 1 所述的数据传输快速跳频电台， 其特征在于 ： 该数据传输快速跳频 电台还包括发射信号带通滤波器模块 （10） 和接收信号带通滤波器模块 （15） ， 这两个滤波 器模块的带宽可以根据发射信号带宽不同而定制 ： 改变发射信号带通。
5、滤波器模块 （10） 和接收信号带通滤波器模块 （15） 的中心频率和带 宽， 带宽根据实际需要分别设定为 5MHz、 10MHz 和 20MHz ； 通过 FPGA 电路模块 （3） 配置直接数字频率合成器模块 （8） 的变化频率范围。 3. 根据权利要求 1 所述的数据传输快速跳频电台， 其特征在于 ： 射频频率在 175MHz230MHz 范围内， 实现如下 ： 通过 FPGA 电路模块 （3） 设置 FSK 调制信号中心频率是 50MHz， 通过 FPGA 电路模块 （3） 改变写入直接数字频率合成器模块 （8） 的频率字， 输出频率在 125MHz180MHz 范围内跳变 ； 改变发。
6、射信号带通滤波器模块 （10） 和接收信号带通滤波器模块 （15） 中心频率和 带宽。 4. 根据权利要求 1 所述的数据传输快速跳频电台， 其特征在于 ： 跳频电台的处理增益 可变， 实现如下 ： 通过 FPGA 电路模块 （3） 修改 FSK 调制中两个调制频率的差值 ； 通过 FPGA 电路模块 （3） 修改直接数字频率合成器模块 （8） 的频率范围 ； 改变发射信号带通滤波器模块 （10） 和接收信号带通滤波器模块 （15） 的带宽。 5. 根据权利要求书 1 所述的数据传输快速跳频电台， 其特征在于 ： 该跳频电台根据自 定协议配置为定频通信模式和快速跳频通信模式 ： 跳频电台处于定。
7、频发射状态时， 通过发射电台的 FPGA 电路模块 （3） 对直接数字频率合 成器模块 （8） 的寄存器写入配置数据和频率值 ； 跳频电台处于定频接收状态时， 通过接收电台的 FPGA 电路模块 （3） 对直接数字频率合 成器模块 （8） 的寄存器写入配置数据和频率值， 接收电台和发射电台写入各自直接数字频 率合成器模块 （8） 寄存器的配置数据和频率值保持相同 ； 跳频电台处于快速跳频发射状态时， 通过发射电台的 FPGA 电路模块 （3） 按照通信电台 事先约定好的频率变化规律快速改变写入直接数字频率合成器模块 （8） 的频率值 ； 跳频电台处于快速跳频接收状态时， 接收电台的 FPGA 。
8、电路模块 （3） 写入直接数字频率 合成器模块 （8） 的频率值与发射电台 FPGA 电路模块 （3） 写入直接数字频率合成器模块 （8） 的频率值快速变化的时候保持相同。 权 利 要 求 书 CN 102386946 A CN 102386965 A1/5 页 3 一种数据传输快速跳频电台 技术领域 0001 本发明为一种数据传输快速跳频电台的实现方法， 属于无线通信领域， 涉及跳频 扩展频谱通信技术。可用于无线数字传输， 并且易于扩展为语音通信和图像传输。 背景技术 0002 传统的无线电台， 特点是只在单一频点上通信， 当该频点受到干扰时就很容易发 生通信中断的现象。随着通信事业的发展，。
9、 各类通信网的建立使得有限的频率资源更加拥 挤， 相互之间的干扰尤为严重。因此， 现代通信面临的一个重要问题是抗干扰问题。 0003 跳频技术是在电子对抗中兴起的一种有效抗干扰技术， 最早应用于军事领域， 其 特点是信息在传输过程中空间频率不断跳变， 可有效地 “躲避” 其他信号的干扰。此外， 跳 频系统还具有抗衰落性， 与窄带系统兼容和码分多址性等优点， 使得它不仅可以用于军事 领域， 在民用领域也有较大的应用前景。 发明内容 0004 本发明提供了一种数据传输快速跳频电台， 该跳频电台的特点是跳频速率快， ( 可 达每秒 1000 跳以上 )、 体积小、 抗干扰性强。除此之外， 通信频率可。
10、以根据用户实际需要而 改变， 变化范围是 175MHz 230MHz ； 跳频带宽支持 10MHz、 20MHz 等多种范围可选 ； 频率步 进值最小可达 0.12Hz。 0005 本发明所述的数据传输快速跳频电台， 各模块之间的连接关系及其功能如下 ： 0006 一种数据传输快速跳频电台， 由下层板跳频电台基带模块和上层板两块跳频电台 射频模块组成， 二者通过插针式接插件连接， 下层板的功能包括 ： 电平转换、 芯片的寄存器 配置、 用户数字信号的 FSK 调制和解调、 数模转换、 模数转换以及信号幅值变换， 上层板进 行模拟信号处理， 通过模拟集成芯片实现， 跳频、 解跳频、 信号功率放大。
11、、 滤波以及收发切 换， 其特征在于 ： 下层板跳频电台基带模块包括现场可编程门阵列 FPGA 电路模块 3， 上层板 跳频电台射频模块包括直接数字频率合成器模块 8， 模拟上变频电路模块 9 和模拟下变频 电路模块 17， 其中 ： 0007 直接数字频率合成器模块 8 是构成跳频电台的核心部件， 同时连接到模拟上变频 电路模块 9 和模拟下变频电路模块 17， 进行中频信号跳频和射频信号解跳频， 其频率分辨 率最高可达 0.12Hz。 0008 进一步的， 该数据传输快速跳频电台的跳频带宽可调， 根据实际需要可分别配置 为 5MHz、 10MHz 或者 20MHz， 实现如下 ： 0009。
12、 改变发射信号带通滤波器模块10和接收信号带通滤波器模块15的中心频率和带 宽， 带宽根据实际需要分别设定为 5MHz、 10MHz 和 20MHz ； 0010 通过 FPGA 电路模块 3 配置直接数字频率合成器模块 8 的变化频率范围。 0011 该数据传输快速跳频电台的射频频率在 175MHz 230MHz 范围内可调， 实现方法 如下 ： 说 明 书 CN 102386946 A CN 102386965 A2/5 页 4 0012 通过 FPGA 电路模块 3 设置 FSK 调制信号中心频率是 50MHz， 通过 FPGA 电路模块 3 改变写入直接数字频率合成器模块 8 的频率字。
13、， 输出频率在 125MHz 180MHz 范围内跳变 ； 0013 改变发射信号带通滤波器模块 10 和接收信号带通滤波器模块 15 中心频率和带 宽。 0014 改变跳频电台的处理增益的方法如下 ： 0015 通过 FPGA 电路模块 3 修改 FSK 调制中两个调制频率的差值 ； 0016 通过 FPGA 电路模块 3 修改直接数字频率合成器模块 8 的频率范围 ； 0017 改变发射信号带通滤波器模块 10 和接收信号带通滤波器模块 15 的带宽。 0018 该跳频电台根据自定协议配置为定频通信模式和快速跳频通信模式， 两种模式下 的配置方法如下 ： 0019 跳频电台处于定频发射状态。
14、时， 通过发射电台的FPGA电路模块3对直接数字频率 合成器模块 8 的寄存器写入配置数据和频率值 ； 0020 跳频电台处于定频接收状态时， 通过接收电台的FPGA电路模块3对直接数字频率 合成器模块 8 的寄存器写入配置数据和频率值， 接收电台和发射电台写入各自直接数字频 率合成器模块 8 寄存器的配置数据和频率值保持相同 ； 0021 跳频电台处于快速跳频发射状态时， 通过发射电台的FPGA电路模块3按照通信电 台事先约定好的频率变化规律快速改变写入直接数字频率合成器模块 8 的频率值 ； 0022 跳频电台处于快速跳频接收状态时， 接收电台的FPGA电路模块3写入直接数字频 率合成器模。
15、块 8 的频率值与发射电台 FPGA 电路模块 3 写入直接数字频率合成器模块 8 的 频率值快速变化的时候保持相同。 0023 本发明具有以下优点 ： 0024 1. 系统中发射链路和接收链路采用同一个跳频本振源提供跳频本振信号， 不仅节 省了硬件成本， 而且减少了因为本振源的时钟误差而带来的系统同步误差。在电路板的实 现上， 采用模块化设计便于独立进行调试， 按照各个模块完成功能的紧密程度和数字模拟 电路的隔离， 整个系统可分为两块电路板实现， 通过插针连接， 减小了系统的面积。 0025 2. 跳频电台的跳频带宽可变。通过修改发射信号带通滤波器模块 10 和接收信号 带通滤波器模块 15。
16、 的带宽， 同时通过 FPGA 电路模块 3 改变直接数字频率合成器模块 8 的 频率变化范围即可改变跳频带宽。 0026 3. 跳频电台的处理增益可调。处理增益是跳频系统的跳频带宽与频道带宽之比， 它是综合跳频电台抗干扰能力的一个指标。 频道带宽是跳频电台在一个频点时占用的频谱 宽度。对于 FSK 调制来说， 其频道带宽 f 约为 ： 0027 f |f2-f1|+2fs 0028 其中， f1、 f2分别为信源传输 “0” 符号和 “1” 符号时所对应的调制频率， fs为信源 信号的传输速率。在信源速率 fs固定的情况下， 通过 FPGA 电路模块 3 改变 FSK 调制的两 个频率值 f。
17、1和 f2， 即可对频道带宽 f 进行调整。由于跳频带宽和频道带宽均可变， 因此 可以将处理增益调整到用户需要的值。 0029 4.跳频电台的频率分辨率高。 直接数字频率合成器模块8的频率分辨率最高可达 0.12Hz， 因此跳频电台的频率分辨率最高可达到 0.12Hz。 说 明 书 CN 102386946 A CN 102386965 A3/5 页 5 附图说明 ： 0030 图 1 跳频通信系统原理框图 ； 0031 图 2 跳频电台总体结构框图 ； 0032 图 3 跳频电台基带模块结构框图 ； 0033 图 4 跳频电台射频模块结构框图 ； 0034 图 5FPGA 电路模块组成框图 。
18、； 0035 图 6 直接数字频率合成器模块结构框图。 具体实施方式 0036 跳频电台可以分下层板和上层板两块电路板实现。 下面参照附图具体说明跳频带 宽是 10MHz， 跳频范围是 210MHz 220MHz， 跳频速率是 1000 跳每秒以上的数据传输快速跳 频电台的实现方法。 0037 图 1 所示为跳频通信系统原理框图， 系统工作模式为半双工模式， 通过双工器将 接收链路和发送链路连接起来， 实现了收发切换。跳频电台总体结构框图如图 2 所示， 基带 模块主要功能是进行收发控制和寄存器配置， 射频模块主要功能是完成射频信号处理， 提 供电源等。 0038 图 3 所示是本发明下层板跳。
19、频电台基带模块的结构框图， 图 4 所示是上层板跳频 电台射频模块的结构框图。两个电路板通过插针连接。下层板完成的功能包括 ： 电平转换、 芯片的寄存器配置、 用户数字信号的 FSK 调制和解调、 数模转换、 模数转换以及信号幅值变 换等功能。 上层板主要是模拟信号处理， 通过模拟集成芯片以及定制滤波器模块实现， 主要 功能包括 ： 跳频、 解跳频、 信号功率放大、 滤波以及收发切换等功能。 上层板包括电平转换模 块 1、 串行数据端口 2、 现场可编程门阵列 FPGA 电路模块 3、 数模转换电路模块 4、 时钟分配 电路模块 5、 模数转换电路模块 6、 可控增益放大电路模块 7 ； 下层。
20、板包括直接数字频率合成 器模块8、 模拟上变频电路模块9、 发射信号带通滤波器模块10、 功率放大器模块11、 低通滤 波器模块12、 天线13、 电子切换开关模块14、 接收信号带通滤波器模块15、 低噪声放大器模 块 16、 模拟下变频电路模块 17、 基带信号带通滤波器模块 18。上层板和下层板通过插针接 插件和 SMA 数据线连接。其中， 上层板和下层板的信号连接线信号 1 和信号 2， 通过 SMA 数 据线连接 ； 控制线 1 和控制线 2 通过插针接插件连接。各个电路模块的连接关系如图 3 和 图 4 所示。 0039 参照图3， 通过一个串行数据端口2与计算机终端进行数据传输。。
21、 二进制数字信号 通过串行数据端口 2 送入 FPGA 电路模块 3 后， 在 FPGA 内部进行 FSK 调制， 调制后的数字信 号经过一个高速的数模转换芯片进行数模转换， 转换为可以进行模拟上变频的信号 1， 其中 心频率为 40MHz。信号 1 通过插针送往上层板进行上变频和滤波等处理。 0040 直接数字频率合成器模块 8 通过控制线 1 与 FPGA 电路模块 3 连接， 电子切换开关 模块 14 通过控制线 2 与 FPGA 连接。FPGA 向直接数字频率合成器模块 8 写入数据可以控 制直接数字频率合成器模块 8 输出相应频率的正弦信号， 如果电台需要设置为跳频通信状 态， 则F。
22、PGA按照一组频率集(即跳频图案)依次改变送入直接数字频率合成器模块8的值， 此时直接数字频率合成器模块 8 输出的正弦信号频率就会快速地跳变。为了实现射频频率 在 210MHz 220MHz 范围内变化， 通过 FPGA 电路模块 3 控制直接数字频率合成器模块 8 的 说 明 书 CN 102386946 A CN 102386965 A4/5 页 6 输出信号频率， 其变化范围是 170MHz 180MHz。FPGA 向电子切换开关模块 14 写入数据可 以改变电子切换开关模块 14 与低通滤波器模块 12 和接收信号带通滤波器模块 15 的连接 状态， 其功能是实现收发状态的切换。 0。
23、041 参照图4， 来自下层板的信号1与直接数字频率合成器模块8产生的载波信号在模 拟上变频电路模块 9 进行模拟混频， 模拟上变频电路模块 9 输出端会产生信号 1 与载波信 号的和频与差频， 经过发射信号带通滤波器模块 10 将差频信号滤掉， 只保留需要的跳频频 率， 然后通过功率放大器模块 11 进行信号功率放大， 再经过低通滤波器模块 12 滤除杂波。 本电台中发射信号带通滤波器模块 10 中心频率是 215MHz， 带宽 10MHz。电台处于发送状态 时， 电子切换开关模块 14 与低通滤波器模块 12 连通， 信号即可通过天线 13 发射出去。 0042 电台处于接收状态时， 电子。
24、切换开关模块 14 与接收信号带通滤波器 15 连通。接 收带通滤波器模块 15 的性能指标参数与发射带通滤波器模块 10 相同， 因此只保留频率在 210MHz 220MHz 范围内的信号， 带外信号功率均受到衰减。接收到的信号经过低噪声放 大器模块16进行功率放大， 然后与直接数字频率合成器模块8产生的载波信号在模拟下变 频电路模块 17 进行模拟混频。直接数字频率合成器模块 8 两个通道可以独立进行控制， 此 时需要根据相应的跳频同步方案使接收电台直接数字频率合成器模块 8 送往接收链路的 载波信号频率值与发送电台直接数字频率合成器模块 8 送往发射链路的载波信号频率值 同步变化， 即可。
25、完成解跳频。模拟下变频后的信号送往基带带通滤波器模块 18 进行滤波处 理。基带带通滤波器模块 18 中心频率是 40MHz， 带宽 2MHz。滤波后的信号即信号 2 通过插 针送往下层板进行进一步处理。 0043 参照图 3， 来自上层板的信号 2， 首先在可控增益放大电路模块 7 处进行幅值放大 或缩小， 以便于模数转换电路模块6对信号进行处理。 模数转换电路模块6可将模拟信号转 换为 12 位的数字信号， 然后送往 FPGA 电路模块 2 进行 FSK 解调， 恢复出原始的数据信息。 恢复出的二进制数据信息最后通过串行数据端口 2 送往计算机终端。至此完成整个工作的 过程。 0044 跳。
26、频电台的跳频频率在 175MHz 230MHz 范围内可调， 且带宽可根据实际需要配 置为 5MHz、 10MHz 以及 20MHz 等。上述过程中， 通过 FPGA 电路模块 3 与数模转换电路模块 4 产生频率为 40MHz 的信号 1， 通过 FPGA 电路模块 3 修改直接数字频率合成器模块 8 的寄 存器值， 产生的载波信号频率值为170MHz180MHz快速跳变， 同时发射信号带通滤波器模 块 10 和接收信号带通滤波器模块 15 的带宽定制为 10MHz， 即实现了跳频带宽是 10MHz， 跳 频范围是 210MHz 220MHz 的跳频通信。通过与此类似的过程， 即可将跳频电台。
27、的跳频带 宽配置为其他所需的频率范围。 0045 跳频电台的处理增益可调 ： 通过FPGA电路模块3修改FSK调制中两个调制频率的 差值， 同时通过 FPGA 电路模块 3 修改直接数字频率合成器模块 8 的频率范围， 改变发射信 号带通滤波器模块 10 和接收信号带通滤波器模块 15 的带宽。 0046 跳频电台采用 FPGA 作为系统的控制核心， 完成的功能较多， 而且 FSK 调制频率较 高， 因此， FPGA 在选型上要在性能上满足系统指标的要求并留有一定量。图 5 为 FPGA 电路 模块组成框图， 主要包括 ： 配置电路、 时钟电路、 RS232 接口电路、 复位开关和控制开关、 。
28、滤 波 ( 去耦 ) 电路、 锁相环电路以及射频模块及外设接口电路等。配置电路用来向 FPGA 写入 程序， RS232 接口电路用来与计算机进行数据通信， 复位开关和控制开关用来对系统进行复 说 明 书 CN 102386946 A CN 102386965 A5/5 页 7 位和其他控制操作， 滤波(去耦)电路作用是滤除电源纹波， 锁相环电路作用是实现系统时 钟的分频和倍频。FPGA 电路模块 3、 数模转换电路模块 4 以及模数转换电路模块 6 的工作 时钟由时钟分配电路模块 5 提供， 这种设计的优点是这三者的工作时钟能够精确地保持同 步， 很好地完成 FSK 调制、 FSK 解调， 。
29、同时为跳频电台其他软件功能的实现提供了很大的方 便， 避免了使用 FPGA 系统时钟的分频或倍频为数模转换电路模块 4 和模数转换电路模块 6 提供工作时钟所带来的时钟不同步。 0047 图 6 为直接数字频率合成器模块结构框图。模块的核心器件为直接数字频率合成 器芯片， 外接高精度晶振为其提供精准的时钟源。为了给直接数字频率合成器芯片提供稳 定的工作电压， 来自电平转换模块 1 的 3.3V 和 1.8V 电源信号经过电源滤波电路后与芯片 连接。该模块中寄存器配置接口用于对直接数字频率合成器芯片寄存器进行配置， 生成具 有特定频率、 幅值和相位的信号。在整个电台中， 通过控制线 1 来实现对。
30、该模块的配置。直 接数字频率合成器芯片双通道输出外接 200MHz 低通滤波电路， 以便滤除高频杂散信号， 提 供比较纯净的本振信号供给跳频电台的其他电路模块。 由于直接数字频率合成器芯片频率 切换时间小于 1s， 所以可以实现每秒 1000 次以上的频率变化。 0048 整个电台需要外部 5V 直流供电， 通过下层板的电源转换模块， 将 5V 电平转换为 5V、 3.3V、 1.8V、 2.5V、 1.2V 供给各个模块正常工作。 0049 本发明特点是体积小， 可编程灵活性大。 0050 最后应当说明的是 ： 以上实施例仅用以说明本发明的技术方案而非对其限制 ； 尽 管参照较佳实施例对本发明进行了详细的说明， 所属领域的普通技术人员应当理解 ： 依然 可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换 ； 而不脱离本发 明技术方案的精神， 其均应涵盖在本发明请求保护的技术方案范围当中。 说 明 书 CN 102386946 A CN 102386965 A1/3 页 8 图 1 图 2 说 明 书 附 图 CN 102386946 A CN 102386965 A2/3 页 9 图 3 图 4 说 明 书 附 图 CN 102386946 A CN 102386965 A3/3 页 10 图 5 图 6 说 明 书 附 图 CN 102386946 A 。