《集成电路的系统、架构和微架构SAMA表达方式.pdf》由会员分享，可在线阅读，更多相关《集成电路的系统、架构和微架构SAMA表达方式.pdf（35页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103098026 A (43)申请公布日 2013.05.08 CN 103098026 A *CN103098026A* (21)申请号 201180044097.0 (22)申请日 2011.07.11 12/835,631 2010.07.13 US G06F 9/455(2006.01) (71)申请人 艾尔葛托奇普股份有限公司 地址 美国加利福尼亚州 (72)发明人 皮尔斯吴 瑟雷许凯迪耶拉 萨蒂许帕德马纳班 (74)专利代理机构 北京林达刘知识产权代理事 务所 ( 普通合伙 ) 11277 代理人 刘新宇 (54) 发明名称 集成电路的系统、 架构和微架。
2、构 (SAMA) 表达 方式 (57) 摘要 公开了一种用于通过以下来自动生成定制集 成电路设计即定制 IC 设计的系统和方法 ： 接收所 述定制 IC 的包括所述定制 IC 要执行的计算机可 读代码的规格 ； 生成所述定制 IC 的抽象作为系 统、 处理器架构和微架构表达方式即 SAMA 表达方 式 ； 将所述 SAMA 表达方式提供至至少具有架构优 化视图、 物理设计视图和软件工具视图的数据模 型 ； 通过迭代地更新所述 SAMA 表达方式和所述数 据模型以自动生成针对计算机可读代码独特定制 的满足一个或多个制约的处理器架构， 来优化所 述处理器架构 ； 以及将所生成的架构综合为半导 体制。
3、造所用的所述定制集成电路的计算机可读描 述。前述可以在无需人为参与或人为参与最少的 情况下实现。 (30)优先权数据 (85)PCT申请进入国家阶段日 2013.03.13 (86)PCT申请的申请数据 PCT/US2011/043608 2011.07.11 (87)PCT申请的公布数据 WO2012/009294 EN 2012.01.19 (51)Int.Cl. 权利要求书 2 页 说明书 28 页 附图 4 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书28页 附图4页 (10)申请公布号 CN 103098026 A CN 103098026 。
4、A *CN103098026A* 1/2 页 2 1. 一种用于自动生成定制集成电路设计即定制 IC 设计的方法， 包括 ： a接收定制 IC 的规格， 所述规格包括所述定制 IC 要执行的计算机可读代码 ； b生成所述定制 IC 的抽象作为系统、 处理器架构和微架构表达方式即 SAMA 表达方 式 ； c将所述 SAMA 表达方式提供至至少具有架构优化视图、 物理设计视图和软件工具视 图的数据模型 ； d通过迭代地更新所述 SAMA 表达方式和所述数据模型以自动生成针对所述计算机可 读代码所独特定制的满足一个或多个制约的处理器架构， 来优化所述处理器架构 ； 以及 e将所生成的架构综合为半导。
5、体制造所用的所述定制 IC 的计算机可读描述。 2. 根据权利要求 1 所述的方法， 其中， 还包括 ： 在所述定制 IC 上执行所述计算机可读 代码。 3. 根据权利要求 1 所述的方法， 其中， 所述数据模型包括所述定制 IC 的扩展统一功能 和物理模型。 4. 根据权利要求 1 所述的方法， 其中， 所述数据模型接收与所述定制 IC 有关的物理原 始信息。 5. 根据权利要求 1 所述的方法， 其中， 还包括 ： 生成软件工具。 6. 根据权利要求 5 所述的方法， 其中， 所述工具包括编译器、 汇编编译器、 链接编译器、 基于循环的仿真器中的一个或多个。 7. 根据权利要求 6 所述的。
6、方法， 其中， 所述工具自动生成固件。 8. 根据权利要求 7 所述的方法， 其中， 还包括 ： 自动评测所述固件并且提供所述固件的 评测数据作为反馈以优化所述架构。 9. 根据权利要求 1 所述的方法， 其中， 还包括 ： 基于预定的物理制约来优化所述处理器 架构。 10. 根据权利要求 1 所述的方法， 其中， 还包括 ： 进行所述计算机可读代码的静态评测 或动态评测。 11. 根据权利要求 1 所述的方法， 其中， 还包括 ： 自动生成所述定制 IC 运行所述计算机 可读代码所用的固件或软件开发工具包即 SDK。 12. 根据权利要求 1 所述的方法， 其中， 还包括 ： 将所述计算机可。
7、读代码编译成汇编代 码。 13. 根据权利要求 8 所述的方法， 其中， 还包括 ： 链接汇编代码以生成针对所选择的架 构的固件。 14. 根据权利要求 8 所述的方法， 其中， 还包括 ： 进行所述固件的循环精确仿真。 15. 根据权利要求 10 所述的方法， 其中， 还包括 ： 进行固件的静态评测或动态评测。 16. 根据权利要求 11 所述的方法， 其中， 还包括 ： 基于评测后的固件来优化所述架构。 17. 根据权利要求 8 所述的方法， 其中， 还包括 ： 基于汇编代码来优化所述架构。 18. 根据权利要求 1 所述的方法， 其中， 还包括 ： 针对所选择的架构来生成寄存器传输 级代。
8、码即 RTL 代码。 19. 根据权利要求 18 所述的方法， 其中， 还包括 ： 针对在定时、 面积或功率方面得到优 化的物理设计生成所述 RTL 代码。 权 利 要 求 书 CN 103098026 A 2 2/2 页 3 20. 根据权利要求 11 所述的方法， 其中， 还包括 ： 进行 RTL 代码的综合。 权 利 要 求 书 CN 103098026 A 3 1/28 页 4 集成电路的系统、 架构和微架构 (SAMA) 表达方式 0001 相关申请的交叉引用 0002 本申请涉及共同拥有且同时提交的标题为 “AUTOMATIC OPTIMAL INTEGRATED CIRCUIT 。
9、GENERATOR FROM ALGORITHMS AND SPECIFICATION” 的申请号为 12/835,603 的 申请、 标题为 “AUTOMATIC OPTIMAL INTEGRATED CIRCUIT GENERATOR FROM ALGORITHMS AND SPECIFICATION”的 申 请 号 为 12/835,621 的 申 请、 标 题 为 “APPLICATION DRIVEN POWER GATING”的 申 请 号 为 12/835,628 的 申 请、 标 题 为 “SYSTEM,ARCHITECTURE AND MICRO-ARCHITECTURE(S。
10、AMA)REPRESENTATION OF AN INTEGRATED CIRCUIT”的申请号为 12/835,631的申请和标题为 “ARCHITECTURAL LEVEL POWER-AWARE OPTIMIZATION AND RISK MITIGATION” 的申请号为 12/835,640 的申请， 这些申请的内容通过引用而包含于此。 技术领域 0003 本发明涉及针对定制集成电路(IC)或专用集成电路(ASIC)的中间表达方式的系 统和方法。 背景技术 0004 随着电子装置变得更加用户友好化， 附加于这些电子装置的特征已经增多。 例如， 在针对嵌入式应用程序的典型硬件产品开发周。
11、期中， 进行算法开发。 接着， 系统架构师对需 要如何在产品中实现这些算法进行划分以便分析。传统上， 该算法被转换成接近于硬件的 诸如寄存器传输语言 (RTL) 等的低层级中间表达方式。 0005 RTL 通常用于电子设计行业以指代硬件描述语言中所使用的编码类型， 其中该编 码类型有效地确保了能够在诸如 FPGA 或 ASIC 等的给定硬件平台上对代码模型进行综合 ( 转换成实际逻辑函数 )。 0006 存在许多可用于创建逻辑综合所用的 RTL 模块的硬件描述语言。最为普及的 RTL 建模语言中的一部分包括 System Verilog、 Verilog 和 VHDL。 0007 美国专利申请。
12、20090144690公开了一种用于将C型编程语言程序转换成硬件设计 的方法， 其中该程序是一个或多个处理的算法表达方式。将 C 型编程语言程序编译成可综 合硬件描述语言 (HDL) 设计。编译器将变量归类为使用默认存储器或定制存储器。该编程 语言可以使用 ANSI C， 并且 HDL 可以是 Verilog 寄存器传输级语言 (RTL)。根据可综合 HDL 设计所生成的硬件装置可以是专用集成电路 (ASIC) 或现场可编程门控阵列 (FPGA)。 0008 然而， RTL 仍是硬件的低层级描述。因而， 可能难以利用 RTL 来分析并且随后优化 设计。 发明内容 0009 在一个方面中， 一种。
13、用于通过以下来自动生成定制集成电路设计即定制 IC 设计 的系统和方法 ： 接收所述定制IC的规格， 所述规格包括所述定制IC要执行的计算机可读代 码 ； 生成所述定制 IC 的抽象作为系统、 处理器架构和微架构表达方式即 SAMA 表达方式 ； 将 说 明 书 CN 103098026 A 4 2/28 页 5 所述 SAMA 表达方式提供至至少具有架构优化视图、 物理设计视图和软件工具视图的数据 模型 ； 通过迭代地更新所述 SAMA 表达方式和所述数据模型以自动生成针对计算机可读代 码所独特定制的满足一个或多个制约的处理器架构， 来优化所述处理器架构 ； 以及， 将所生 成的架构综合为半。
14、导体制造所用的所述定制集成电路的计算机可读描述。 0010 上述方面的实现可以包括以下中的一个或多个。该系统可以根据指定定制 IC 的 功能的算法、 工艺或代码输入来在几乎无人为参与或人为参与最少的情况下自动工作。用 户可以在定制 IC 上执行计算机可读代码。数据模型是 IC 的扩展统一功能和物理模型。该 数据模型可以接收 IC 的物理原始信息。可以自动生成定制 IC 运行应用程序代码所用的软 件工具。这些工具包括编译器、 汇编编译器、 链接编译器、 基于循环的仿真器中的一个或多 个。该工具自动生成固件。这些工具可以评测固件并且提供该固件的评测数据作为反馈以 优化架构。该系统可以基于预定的物理。
15、制约来迭代地优化处理器架构。该系统可以进行计 算机可读代码的静态评测或动态评测。 该系统可以自动生成定制集成电路运行计算机可读 代码所用的软件开发工具包 (SDK)。可以将该计算机可读代码变换成汇编代码并且可以链 接该汇编代码以生成针对所选择的架构的固件。该系统可以进行固件的循环精确仿真。可 以基于评测后的固件和 / 或汇编代码来优化该架构。该系统可以针对所选择的架构、 以及 如此针对在定时、 面积或功率方面得到优化的物理设计生成寄存器传输级代码。该系统可 以综合该 RTL 代码。在一个实施例中， SAMA 可以指定以下中的一个或多个 ： 0011 1系统 0012 a时钟 0013 b性能目。
16、标 0014 c引脚分配 0015 d外设 0016 e中断方式 0017 f. 连接性 0018 g. 其它 0019 2. 架构 0020 a片上存储器 0021 b高速缓存器 0022 c寄存器文件 0023 d存储器映射 0024 eHW 功能块 0025 f. 流水线 0026 gISA 定义 0027 h其它 0028 3工具 0029 a汇编编译器设置 0030 b链接编译器变量 0031 c其它 0032 4微架构 说 明 书 CN 103098026 A 5 3/28 页 6 0033 a电源域 0034 b电源门控 0035 c其它。 0036 优选实施例的优点可以包括以下。
17、中的一个或多个。 SAMA表达方式提供使得容易优 化处理器架构的硬件的中间抽象。基于 SAMA 的系统优于使规范化处理和便携性复杂化的 RTL。SAMA 允许先于代码生成的独立于机器的全局优化。该架构可以使用通常本地工作的 简单快速的代码生成器。SAMA 系统使用起来较为容易， 简化了代码生成器并且随后可以以 使用 RTL 代码无法实现的方式优化架构。 0037 该系统的优选实施例的优点可以包括以下中的一个或多个。 该系统减轻了芯片设 计的问题并使芯片设计成为简单过程。 这些实施例使产品开发过程的关注点从硬件实现过 程转变回至产品规格和计算机可读代码或算法设计。代替束缚于特定硬件选择， 可以在。
18、专 门针对该应用而优化的处理器上实现计算机可读代码或算法。 该优选实施例将优化处理器 连同所有相关联的软件工具和固件应用程序一起自动生成。 该过程可以在数日内完成而非 如传统那样需要数年来完成。 上述自动系统消除了芯片设计的风险并使芯片设计成为自动 过程， 由此算法设计师本身无需具有任何芯片设计知识就可以直接制作硬件芯片。针对该 系统的主要输入是采用如 C 或 Matlab 那样的高级语言的计算机可读代码或算法规格。 附图说明 0038 图 1 示出用于根据应用程序代码或算法来自动制造 ASIC 的示例工作流程系统。 0039 图 2 示出 SAMA 和 ASIC 之间的关系的示例图。 004。
19、0 图 3 示出示例数据模型。 0041 图 4 示出利用 SAMA 表达方式的示例工作流程处理。 0042 图 5 示出用于使用 SAMA 来自动生成定制 IC 的示例系统。 具体实施方式 0043 图1示出用于根据应用程序代码或算法来自动制造ASIC的示例工作流程系统。 首 先， 用户生成应用程序代码或算法 (110)。接着， 将该代码提供至架构优化器 112。架构优 化器 112 生成针对应用程序代码所定制的中间硬件表达方式， 其中该中间硬件表达方式被 称为作为 ASIC 的抽象统一表达方式的系统、 架构和微架构 (SAMA) 表达方式 120。SAMA120 是使得架构优化器112能够。
20、优化和生成SAMA120中所描述的新架构的高层级轻权值抽象模 块。 SAMA120向作为ASIC的扩展统一功能和物理模型的数据模型(DM)130提供信息。 DM130 例如接收诸如加法器和乘法器等的ASIC的物理原始信息。 DM130向工具生成器134提供数 据， 而工具生成器 134 对诸如编译器、 汇编编译器、 链接编译器、 基于循环的仿真器等的一 组工具 136 进行驱动。工具 136 生成可通过评测工具 140 进行评测的固件 138。该固件的 评测数据被馈给至架构优化器 112， 以基于诸如功率、 面积和定时等的预定物理制约 150 来 优化 ASIC 设计。DM130 可以生成符合。
21、制约 150 的 RTL 代码 132 以实现具有提供至架构优化 器 112 的定时、 面积和功率反馈信息的物理设计 160。 0044 例如， 通用寄存器文件为简单结构。 基于由所生成的工具编译后的固件的评测， 架 构优化器112可以优化寄存器文件的大小并且生成寄存器文件缩小了的新SAMA120以节省 说 明 书 CN 103098026 A 6 4/28 页 7 空间和功率。由此得到的新工具可以经由另一轮的评测来确认改进。 0045 现在参考图 2， 示出 SAMA 和 ASIC 之间的关系的示例图。SAMA200 是从诸如 C 代码 或 Mathlab 代码等的算法抽象化得到的硬件的中间。
22、表达方式。数据模型 (DM)210 可以以各 种设计视图 220 来表示 SAMA200。可以进行这些视图的分析 230， 并且在满足了制约的情况 下， 可以进行实现 240。 0046 SAMA用作软件编译和硬件综合之间的过渡层。 这种过渡层意图利用编译器工具流 中可用的优化， 并且还对低层级综合器提供自由度， 以探索针对专用实现的选项。 0047 在一个实施例中， SAMA 可以指定以下内容中的一个或多个。 0048 1系统 0049 a时钟 0050 b性能目标 0051 c引脚分配 0052 d外设 0053 e中断方式 0054 f. 连接性 0055 g其它 0056 2架构 00。
23、57 a片上存储器 0058 b高速缓存器 0059 c寄存器文件 0060 d存储器映射 0061 eHW 功能块 0062 f. 流水线 0063 gISA 定义 0064 h其它 0065 3工具 0066 a汇编编译器设置 0067 b链接编译器变量 0068 c其它 0069 4微架构 0070 a电源域 0071 b电源门控 0072 c其它。 0073 图 3 示出示例数据模型 280。DM280 可用于生成应用程序的各种视图。例如， 架构 优化器视图 282 提供诸如定时、 面积、 功率效率等的架构组成信息， 以使得该优化器可以使 设计最适合制约。可以生成解决诸如空间 / 大小。
24、要求等的物理制约的物理设计视图 284。 软件工具视图 286 可以充分利用 DM280 以针对要使用的软件提供 ISA 和架构制约。还可以 根据 DM280 生成其它视图。 0074 在一个实施例中， 算法设计师生成用于解决应用问题的计算机可读代码。代替手 说 明 书 CN 103098026 A 7 5/28 页 8 动 IC 设计， 该系统采用代码并且分析该代码或算法。接着， 该系统基于代码来自动生成最 佳架构。该架构以 SAMA 并且连同数据模型一起来表示， 该架构可以通过一次或多次迭代而 进行优化。接着， IC 制造设备可以制造该定制 IC， 并且可以在人为参与最小或无需人为参 与的。
25、情况下针对算法来优化由此产生的 IC。 0075 现在参考图 4， 示出使用 SAMA 的示例工作流程。该工作流程通过分析以如 C 或 Matlab 那样的高级语言所指定的算法而开始 (10)。接着， 该系统生成针对算法或代码所定 制的最佳架构的第一设计 (12)。所设计的架构以 SAMA 来表示 (14)。该系统在数据模型中 应用原始物理信息和 SAMA 信息 (16)。针对该数据模型自动生成软件工具 (18)。然后， 该 系统自动生成固件并且评测该固件 (20)。该系统迭代架构设计， 直到满足制约为止 (22)。 然后， 该系统制造定制 IC(24) 并且用户可以在该定制 IC 上运行固件。
26、 (26)。 0076 在一个实施例中， 架构可以自动设计可变宽度指令集编码方式。可以使用无损压 缩方式来对在可变宽度指令集上构成的程序代码进行进一步压缩， 以节省存储空间。 此外， 在选择这种压缩方式的情况下， 还自动设计相应的解压缩方式， 以使得对这些指令进行动 态译码并发出这些指令。该系统可以使用可变长度指令集来对该指令集进行最佳编码。可 以以最佳的没有限制于特定宽度的任何指令集宽度来对各指令进行编码。 这样使得与传统 的编码方式相比能够支持更多的指令， 并且将提供显著的性能优势。 此外， 这些指令可以具 有非常精细的粒度， 并且可以在一次程序存储器访问中包括多个指令。这将增加每周期要 。
27、发出的可提取指令的数量。一旦指令集和架构是针对应用程序代码 / 算法而定制设计的， 则该系统在无需人为参与的情况下自动生成定制集成电路， 由此缩短了产品开发时间并降 低了成本。使用自动生成的软件开发工具包 (SDK) 和自动生成的固件， 该定制 IC 可以高效 地运行代码 / 算法。 0077 这些实施例使产品开发过程的关注点从硬件实现过程转变回至产品规格和计算 机可读代码或算法设计。代替束缚于特定硬件选择， 可以在专门针对该应用而优化的处理 器上实现计算机可读代码或算法。 该优选实施例将优化处理器连同所有相关联的软件工具 和固件应用程序一起自动生成。该过程可以在数日内完成而非如传统那样需要数。
28、年来完 成。 0078 图 5 示出用于自动生成定制 IC 的示例系统。图 5 的系统支持如下的自动生成， 其 中该自动生成用于针对所选择的目标应用程序， 使用可编程硬件解决方案的指令集压缩和 可变宽度编码来自动生成具有最佳指令集的架构。 该目标应用程序的规格通常通过采用如 C、 Matlab、 SystemC、 Fortran、 Ada 或任何其它语言那样的高级语言表示为计算机可读代码 的算法来实现。 该规格包括对目标应用程序的描述， 并且还包括诸如期望成本、 面积、 功率、 速度、 性能和硬件解决方案的其它属性等的一个或多个制约。 0079 在图 5 中， 定制 IC 生成产品规格 102。
29、。通常， 存在获得了期望产品的所有主要功 能的初始产品规格。 根据该产品， 算法专家识别针对该产品所需的计算机可读代码或算法。 这些算法中的一部分算法可以作为 IP 从第三方或标准开发委员会来获得。该算法中的一 部分必须作为产品开发的一部分来开发。以这种方式， 产品规格 102 可进一步细化为可表 示为诸如C程序等的程序或诸如Mathlab模型等的数学模型的计算机可读代码或算法104。 此外， 产品规格 102 还包含诸如成本、 面积、 功率、 工艺类型、 库和存储器类型等的要求 106。 0080 将计算机可读代码或算法 104 和要求 106 提供至自动 IC 生成器 111。仅基于该 说。
30、 明 书 CN 103098026 A 8 6/28 页 9 代码或算法 104 以及施加于芯片设计的制约， IC 生成器 111 在人为参与较少或无需人为参 与的情况下自动生成如下输出， 其中该输出包括 GDS 文件 113、 用以运行 IC 的固件 115、 软 件开发工具包 (SDK)116 和 / 或测试套件 118。GDS 文件 113 和固件 115 用于制造定制芯片 121。 0081 本系统减轻了芯片设计的问题并使芯片设计成为简单过程。 该系统使产品开发过 程的关注点从硬件实现过程转变回至产品规格和算法设计。代替束缚于特定硬件选择， 可 以总是在专门针对该应用而优化的处理器上实。
31、现算法。 该系统将该优化处理器连同所有相 关联的软件工具和固件应用程序一起自动生成。 该整个过程可以在数日内完成而非如今需 要数年来完成。简言之， 该系统使产品开发的数字芯片设计部分成为黑盒子。 0082 在一个实施例中， 本系统可以采用以下作为输入。 0083 以 C/Matlab 定义的计算机可读代码或算法 0084 所需的外设 0085 面积目标 0086 功率目标 0087 余量目标 ( 内置有多少开销以用于未来的固件更新和复杂度的增加 ) 0088 过程选择 0089 标准单元库选择 0090 测试能力扫描 0091 该系统的输出可以是数字硬宏以及所有相关联的固件。 针对该数字硬宏而。
32、优化的 软件开发工具包 (SDK) 也是自动生成的， 由此在不必改变处理器的情况下实现未来针对固 件的升级。 0092 该系统针对任何所选择的目标应用程序自动生成完整且最佳的硬件解决方案。 尽 管常见的目标应用程序存在于嵌入式应用程序领域， 但这些目标应用程序并非必须局限于 此。 0093 例如， 接着将论述支持自动芯片设计系统的计算机。该计算机优选包括通过 CPU 总线所连接的处理器、 随机存取存储器 (RAM)、 程序存储器 ( 优选为诸如闪速 ROM 等的可写 式只读存储器 (ROM) 和输入 / 输出 (I/O) 控制器。该计算机可以可选地包括连接至硬盘 和 CPU 总线的硬盘驱动器控。
33、制器。硬盘可用于存储诸如本发明等的应用程序以及数据。可 选地， 应用程序可以存储在 RAM 或 ROM 中。I/O 控制器经由 I/O 总线连接至 I/O 接口。I/ O 接口经由诸如串行链路、 局域网、 无线链路和并行链路等的通信链路来以模拟或数字形式 接收和发送数据。可选地， 显示器、 键盘和指示装置 ( 鼠标 ) 也可以连接至 I/O 总线。可 选地， 对于 I/O 接口、 显示器、 键盘和指示装置， 可以使用单独的连接 ( 单独的总线 )。可以 对可编程的处理系统进行预编程， 或者可以通过从其它源 ( 例如， 软盘、 CD-ROM 或其它计算 机 ) 下载程序来对该可编程的处理系统进行。
34、编程 ( 和重新编程 )。 0094 各计算机程序有形地存储在通用或专用的可编程计算机能够读取的机器可读存 储介质或装置(例如， 程序存储器或磁盘)中， 用于在计算机读取该存储介质或装置以进行 这里所述的过程的情况下配置和控制该计算机的操作。 本发明的系统还被视为嵌入配置有 计算机程序的计算机可读存储介质， 其中如此配置成的存储介质使得计算机以特定和预定 方式操作以进行这里所述的功能。 说 明 书 CN 103098026 A 9 7/28 页 10 0095 这里已经相当详细地说明了本发明， 从而符合专利法规并且向本领域技术人员提 供应用新颖原理并根据需要构造和使用这些专用组件所需的信息。 。
35、然而， 应当理解， 可以利 用具体不同的设备和装置来执行本发明， 并且可以在没有背离本发明本身的范围的情况下 实现针对设备细节和操作过程这两者的各种修改。 0096 附件基本架构的示例 SAMA 描述 0097 - 假定任何两个流水级之间的旁路， 架构优化器削减这些旁路 0098 0099 说 明 书 CN 103098026 A 10 8/28 页 11 0100 说 明 书 CN 103098026 A 11 9/28 页 12 0101 说 明 书 CN 103098026 A 12 10/28 页 13 0102 说 明 书 CN 103098026 A 13 11/28 页 14 0。
36、103 说 明 书 CN 103098026 A 14 12/28 页 15 0104 说 明 书 CN 103098026 A 15 13/28 页 16 0105 说 明 书 CN 103098026 A 16 14/28 页 17 0106 说 明 书 CN 103098026 A 17 15/28 页 18 0107 说 明 书 CN 103098026 A 18 16/28 页 19 0108 说 明 书 CN 103098026 A 19 17/28 页 20 0109 说 明 书 CN 103098026 A 20 18/28 页 21 0110 说 明 书 CN 1030980。
37、26 A 21 19/28 页 22 0111 说 明 书 CN 103098026 A 22 20/28 页 23 0112 说 明 书 CN 103098026 A 23 21/28 页 24 0113 说 明 书 CN 103098026 A 24 22/28 页 25 0114 由此得到的架构 0115 说 明 书 CN 103098026 A 25 23/28 页 26 0116 说 明 书 CN 103098026 A 26 24/28 页 27 0117 说 明 书 CN 103098026 A 27 25/28 页 28 0118 说 明 书 CN 103098026 A 28。
38、 26/28 页 29 0119 说 明 书 CN 103098026 A 29 27/28 页 30 0120 所提出的针对硬件块 / 功能语义的操作 0121 MOV 0122 BIT ops- 宽度 ,and|or|not|xor 0123 ADD,SUB- 宽度 ,Ca,Ov， Sa 0124 MULX- 宽度 ,Ca,Ov， Sa,?Rn, 有符号 / 无符号 , 产生双宽度结果 0125 SHIFT- 宽度 , 左 / 右 , 有符号 / 无符号 ,Ca,Sa 0126 ROT- 宽度 , 左 / 右 0127 PREFETCH 0128 LD- 宽度 , 有符号 / 无符号 01。
39、29 ST- 宽度 0130 BR-pcrel 或否 0131 BC- 宽度 ,eq,ne,lt|ge,gt|le,ltu|geu,gtu|leu 0132 CALL- 硬件的宏 0133 LOOP-SESE 计数循环 , 嵌套深度 0134 解决 0135 - 手动指定而无法自动确定倒计时定时器寄存器的数量 说 明 书 CN 103098026 A 30 28/28 页 31 0136 - 目前明确指定的分支指令延时间隙最终将源自于流水线和 BR 语句 0137 - 提取硬件块以指定高速缓存器 / 存储器要提取自的 ID 0138 - 同样， LD/ST 块指定要访问的高速缓存器 / 存储器。
40、的 ID 0139 0140 开放性问题 0141 . 指定寄存器重置值 0142 . 将各信号 / 位结合成为单状态 / 状况寄存器 0143 . 别名寄存器 0144 . 需要定义预提取机制 0145 . 循环缓冲器 具有 START 值和 END 值的特殊寄存器 0146 . 总线模型 0147 . 定时器和模型 0148 . 中断结构和模型 0149 .DMA spec 0150 .MMU( 磁芯专用的 RW) 0151 编译器识别 0152 . 硬件辅助 LOOP 指令 -SESE 循环 - 这些 LOOP 的层级 0153 . 循环缓冲器 - 具有 START 值和 END 值的特殊寄存器 0154 . 派生指令的命名 说 明 书 CN 103098026 A 31 1/4 页 32 图 1 说 明 书 附 图 CN 103098026 A 32 2/4 页 33 图 2 图 3 说 明 书 附 图 CN 103098026 A 33 3/4 页 34 图 4 说 明 书 附 图 CN 103098026 A 34 4/4 页 35 图 5 说 明 书 附 图 CN 103098026 A 35 。