《薄膜晶体管和有机发光二极管显示器.pdf》由会员分享，可在线阅读，更多相关《薄膜晶体管和有机发光二极管显示器.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104124279 A (43)申请公布日 2014.10.29 CN 104124279 A (21)申请号 201310492726.7 (22)申请日 2013.10.18 10-2013-0045562 2013.04.24 KR H01L 29/786(2006.01) H01L 27/32(2006.01) (71)申请人 三星显示有限公司 地址 韩国京畿道龙仁市 (72)发明人 李善律 安致旭 (74)专利代理机构 北京铭硕知识产权代理有限 公司 11286 代理人 韩明星 李柱天 (54) 发明名称 薄膜晶体管和有机发光二极管显示器 (57) 摘要 本。
2、发明提供了一种薄膜晶体管和一种有机发 光二极管显示器。薄膜晶体管包括从显示器的扫 描线延伸并且具有边缘的栅电极和将栅电极的所 述边缘连接到扫描线的连接线。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 10 页 附图 5 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书10页 附图5页 (10)申请公布号 CN 104124279 A CN 104124279 A 1/1 页 2 1. 一种薄膜晶体管， 所述薄膜晶体管包括 ： 栅电极， 从显示器的扫描线延伸并且具有边缘 ； 以及 连接线， 将栅电极的所述边缘连接到扫描线。 2. 。
3、如权利要求 1 所述的薄膜晶体管， 所述薄膜晶体管还包括 ： 有源图案， 与栅电极对应地设置在显示器的与栅电极所处的层不同的层上， 有源图案 包括第一导电区、 第一沟道区、 第二导电区、 第二沟道区和第三导电区， 第一沟道区与第一 导电区相邻， 第二导电区利用处于第二导电区和第一导电区之间的第一沟道区与第一导电 区分隔开， 第二沟道区利用处于第二沟道区和第一沟道区之间的第二导电区与第一沟道区 分隔开， 第三导电区利用处于第三导电区和第二导电区之间的第二沟道区与第二导电区分 隔开， 其中， 栅电极包括 ： 第一栅极区， 设置在有源图案上并且横跨第一沟道区 ； 和 第二栅极区， 设置在有源图案上并。
4、且横跨第二沟道区， 并且 其中， 所述边缘是第一栅极区的一部分或第二栅极区的一部分， 并且连接线将所述边 缘连接到显示器的扫描线并且与第一栅极区、 第二栅极区和扫描线一起围绕第二导电区。 3. 如权利要求 2 所述的薄膜晶体管， 其中， 显示器的扫描线、 第一栅极区、 第二栅极区 和连接线以闭环形式延伸。 4. 如权利要求 3 所述的薄膜晶体管， 其中， 栅电极不与第二导电区叠置。 5. 如权利要求 2 所述的薄膜晶体管， 其中， 第一导电区、 第二导电区和第三导电区包括 导电材料， 并且第一沟道区和第二沟道区包括半导体材料。 6. 如权利要求 2 所述的薄膜晶体管， 其中， 在第一导电区、 。
5、第二导电区和第三导电区中 掺杂离子。 7. 如权利要求 2 所述的薄膜晶体管， 其中， 第二导电区具有一个或多个曲线。 8. 一种有机发光二极管显示器， 所述有机发光二极管显示器包括 ： 基板 ； 有机发光二极管， 位于基板上 ； 以及 薄膜晶体管， 与有机发光二极管连接， 薄膜晶体管包括 ： 栅电极， 从显示器的扫描线延伸并且具有边缘 ； 和 连接线， 将栅电极的所述边缘连接到扫描线。 9. 如权利要求 8 所述的有机发光二极管显示器， 其中， 有机发光二极管包括 ： 第一电极， 连接到薄膜晶体管 ； 有机发射层， 位于第一电极上 ； 和 第二电极， 位于有机发射层上。 权 利 要 求 书 。
6、CN 104124279 A 2 1/10 页 3 薄膜晶体管和有机发光二极管显示器 技术领域 0001 所描述的技术总体涉及一种薄膜晶体管和一种有机发光二极管显示器， 更具体地 讲， 涉及一种包括具有边缘的栅电极的薄膜晶体管和一种包括该薄膜晶体管的有机发光二 极管显示器。 背景技术 0002 显示装置是一种显示图像的装置， 近来， 对有机发光二极管显示器的关注已经增 加。 0003 由于有机发光二极管显示器具有自发射特性并且不需要单独的光源， 因此与例如 液晶显示装置不同， 有机发光二极管显示器的厚度和重量能够减小。 另外， 有机发光二极管 显示器具有高品质的特征和特性， 诸如低功耗、 高亮。
7、度和高响应速度。 0004 通常， 有机发光二极管显示器包括 ： 栅极布线， 位于基板上并且包括在一个方向上 延伸的扫描线 ； 数据布线， 在与栅极布线交叉的方向上延伸 ； 多个薄膜晶体管， 分别与栅极 布线和数据布线连接 ； 对应的有机发光二极管， 与每个薄膜晶体管连接。 0005 近来， 有机发光二极管显示器中使用的像素包括一个或多个薄膜晶体管， 薄膜晶 体管包括从一条或多条扫描线延伸的多个栅电极， 从而防止泄露。 0006 然而， 在相关领域中的包括多个栅电极的薄膜晶体管中， 多个栅电极之中的一个 或多个栅电极在与扫描线延伸并形成边缘的方向不同的方向上延伸， 结果， 从外部流入经 过扫描。
8、线的静电集中在一个或多个栅电极的边缘处， 因此， 问题在于， 与栅电极边缘相邻的 绝缘层可能更容易会破裂。 0007 该背景技术部分中公开的以上信息只是为了增强对所描述技术的背景的理解， 因 此， 它可以包含没有形成在本国中本领域的普通技术人员已知的现有技术的信息。 发明内容 0008 所描述的技术致力于提供一种薄膜晶体管和一种包括该薄膜晶体管的有机发光 二极管显示器， 其防止或减少了由于来自外部的静电导致的与栅电极边缘相邻的绝缘层出 现的破裂。 0009 一个示例性实施例提供了一种薄膜晶体管， 所述薄膜晶体管包括 ： 栅电极， 从显示 器的扫描线延伸并且具有边缘 ； 连接线， 将栅电极的所述。
9、边缘连接到扫描线。 0010 所述薄膜晶体管还可以包括 ： 有源图案， 与栅电极对应地设置在显示器的与栅电 极所处的层不同的层上， 有源图案包括第一导电区、 第一沟道区、 第二导电区、 第二沟道区 和第三导电区， 第一沟道区与第一导电区相邻， 第二导电区与第一导电区分隔开并且使第 一沟道区处于二者之间， 第二沟道区与第一沟道区分隔开使第二导电区处于二者之间， 第 三导电区与第二导电区分隔开使第二沟道区处于二者之间。 栅电极可以包括 ： 第一栅极区， 设置在有源图案上并且横跨第一沟道区 ； 第二栅极区， 设置在有源图案上并且横跨第二沟 道区， 所述其中， 边缘是第一栅极区的一部分或第二栅极区的一。
10、部分， 并且连接线可以将所 说 明 书 CN 104124279 A 3 2/10 页 4 述边缘连接到显示器的扫描线并且与第一栅极区、 第二栅极区和扫描线一起围绕第二导电 区。 0011 显示器的扫描线、 第一栅极区、 第二栅极区和连接线可以以闭环形式延伸。 0012 栅电极可以与第二导电区不叠置。 0013 第一导电区、 第二导电区和第三导电区可以包括导电材料， 并且第一沟道区和第 二沟道区可以包括半导体材料。 0014 可以在第一导电区、 第二导电区和第三导电区中掺杂离子。 0015 第二导电区可以具有一个或多个曲线。 0016 另一个示例性实施例提供了一种有机发光二极管显示器， 所述有。
11、机发光二极管显 示包括 ： 基板 ； 有机发光二极管， 位于基板上 ； 薄膜晶体管， 与有机发光二极管连接， 其中， 薄膜晶体管包括从显示器的扫描线延伸并且具有边缘的栅电极以及将栅电极的所述边缘 连接到扫描线的连接线。 0017 显示器的有机发光二极管可以包括 ： 第一电极， 连接到薄膜晶体管 ； 有机发射层， 位于第一电极上 ； 第二电极， 位于有机发射层上。 0018 根据本发明的示例性实施例， 能够提供防止或减少了由于来自外部的静电导致的 与栅电极的边缘相邻的绝缘层的破裂的薄膜晶体管和包括该薄膜晶体管的有机发光二极 管显示器。 附图说明 0019 图 1 是示出根据本公开的第一示例性实施。
12、例的有机发光二极管显示器的示图。 0020 图 2 是示出图 1 中示出的像素部分的布局图。 0021 图 3 是对图 2 中的 A 部分放大的示图。 0022 图 4 是沿着图 3 的 IV-IV 线截取的剖视图。 0023 图 5 是示出根据第二示例性实施例的有机发光二极管显示器的像素的布局图。 0024 图 6 是对图 5 中的 B 部分放大的示图。 0025 图 7 是沿着图 6 的 VII-VII 线截取的剖视图。 具体实施方式 0026 在下面的详细描述中， 只是以举例说明的方式示出和描述了某些示例性实施例。 如本领域的技术人员将认识到的， 在不脱离本发明的精神或范围的情况下， 可。
13、以用各种不 同的方式来修改所描述的实施例。 0027 因此， 附图和描述将被视为本质上是说明性的而非限制性的。 在整个说明书中， 类 似的参考标号始终表示类似的元件。 0028 另外， 在示例性实施例中， 由于类似的参考标号表示具有相同或相似构造的类似 元件， 因此代表性地描述第一示例性实施例， 并且在其它示例性实施例中， 将只描述与第一 示例性实施例不同的构造或部分。 0029 另外， 附图中示出的每个构造的尺寸和厚度是为了理解并便于描述而任意示出 的， 但本发明不限于此。 0030 在附图中， 为了清晰起见， 夸大了层、 膜、 面板、 区域等的厚度。 在附图中， 为了理解 说 明 书 CN。
14、 104124279 A 4 3/10 页 5 并便于描述， 夸大了一些层和区域的厚度。 应该理解， 当元件诸如层、 膜、 区域或基板被称为 “在” 另一个元件 “上” 时， 该元件可以直接在所述另一元件上， 或者还可以存在中间元件。 0031 另外， 除非明确地相反描述， 否则词语 “包括” 及其变型形式将被理解为意指包括 所述元件但不排除任何其它元件。另外， 在说明书中， 词语 “在上” 是指位于对 象部分的上方或下方， 但不一定是指基于重力方向位于对象部分上侧的上方。 0032 下文中， 将参照图1至图4描述根据第一示例性实施例的有机发光二极管显示器。 下文中， 薄膜晶体管分别是指下面描。
15、述的各种晶体管之中的第三薄膜晶体管和第四薄膜晶 体管， 栅电极分别是指下面描述的各种栅电极之中的第三栅电极和第四栅电极， 扫描线分 别是指第一扫描线和第二扫描线， 连接线分别是指第一连接线和第二连接线。 0033 图 1 是示出根据第一示例性实施例的有机发光二极管显示器的示图。 0034 如图1中所示， 根据第一示例性实施例的有机发光二极管显示器1000包括栅极驱 动器 GD1、 栅极布线 GW、 发光控制驱动器 GD2、 数据驱动器 DD、 数据布线 DW 和像素 PE。 0035 响应于从外部控制电路 （未示出） 例如时序控制器或其它控制器供应的控制信号， 栅极驱动器 GD1 向栅极布线 。
16、GW 中包括的第一扫描线 SC1-SCn-1 和第二扫描线 SC2-SCn 顺 序地施加扫描信号。然后， 通过扫描信号选择像素 PE 以顺序地接收数据信号。 0036 栅极布线 GW 位于基板 SUB 上并且在第一方向上延伸。栅极布线 GW 包括第一扫描 线 （例如， 线 SCn-1） 、 发光控制线 E1-En、 第二扫描线 （例如， 线 SCn） 、 初始功率线 Vinit 和下 面将描述的第二电容器电极CE2。 第一扫描线SCn-1与栅极驱动器GD1连接， 并且从栅极驱 动器 GD1 接收扫描信号。发光控制线 En 与发光控制驱动器 GD2 连接， 并且从发光控制驱动 器 GD2 接收发。
17、光控制信号。第二扫描线 SCn 与栅极驱动器 GD1 连接， 并且从栅极驱动器 GD1 接收扫描信号。初始功率线 Vinit 与栅极驱动器 GD1 连接， 并且从栅极驱动器 GD1 接收初 始功率。第二电容器电极 CE2 与第一扫描线 SCn-1 分隔开并且在第一方向上延伸。 0037 如此， 初始功率线Vinit、 第一扫描线SCn-1、 第二电容器电极CE2、 第二扫描线SCn 和发光控制线En彼此分隔开并且在第一方向上延伸。 另外， 初始功率线Vinit、 第一扫描线 SCn-1、 第二电容器电极 CE2、 第二扫描线 SCn 和发光控制线 En 位于同一层上并且由同一材 料形成， 并且。
18、可以通过一个工艺诸如光刻来形成。 0038 同时， 在另一个示例性实施例中， 初始功率线 Vinit、 第一扫描线 SCn-1、 第二电容 器电极CE2、 第二扫描线SCn和发光控制线En位于不同的层上并且可以由不同的材料形成。 0039 另外， 在第一示例性实施例中， 初始功率线 Vinit 从栅极驱动器 GD1 接收初始功 率， 但在另一个示例性实施例中， 初始功率线 Vinit 与另一个额外元件连接， 以从该额外元 件接收初始功率。 0040 响应于从外部诸如从时序控制器供应的控制信号， 发光控制驱动器 GD2 向发光控 制线 En 顺序地供应发光控制信号。像素 PE 的发射受发光控制信。
19、号的控制。 0041 也就是说， 发光控制信号控制像素 PE 的发射时间。然而， 可以根据像素 PE 的内部 结构省去发光控制驱动器 GD2。 0042 同时， 在另一个实施例中， 发光控制驱动器 GD2 可以与栅极驱动器 GD1 一体地形 成。 0043 响应于从外部诸如从时序控制器供应的控制信号， 数据驱动器 DD 向数据布线 DW 之中的数据线DAm供应数据信号。 无论何时扫描信号被供应到第二扫描线SCn， 供应到数据 说 明 书 CN 104124279 A 5 4/10 页 6 线DAm的数据信号被供应到通过扫描信号选择的像素PE。 然后， 像素PE充入与数据信号对 应的电压并且发射。
20、亮度与该电压对应的光。 0044 数据布线 DW 位于栅极布线 GW 上方并且在与第一方向交叉的第二方向上延伸。数 据布线 DW 包括数据线 DA1-DAm 和驱动功率线 ELVDDL。数据线 （例如， 线 DAm） 与数据驱动器 DD 连接， 并且从数据驱动器 DD 接收数据信号。驱动功率线 ELVDDL 与下面将描述的第一外 部电源 ELVDD 连接， 并且从第一外部电源 ELVDD 接收驱动功率。 0045 像素 PE 位于栅极布线 GW 和数据布线 DW 的交叉区域中， 并且包括有机发光二极 管、 多个薄膜晶体管和一个或多个电容器， 其中， 有机发光二极管用于发射具有与对应于数 据信号。
21、的驱动电流对应的亮度的光， 多个薄膜晶体管用于控制流过有机发光二极管的驱动 电流。 多个薄膜晶体管和一个或多个电容器分别连接到栅极布线GW和数据布线DW， 并且有 机发光二极管与多个薄膜晶体管和一个或多个电容器连接。 有机发光二极管连接在第一电 源 ELVDD 和第二电源 ELVSS 之间。 0046 图 2 是示出图 1 中示出的像素部分的布局图。图 3 是放大图 2 的 A 部分的示图。 图 4 是沿着图 3 的 IV-IV 线截取的剖视图。 0047 如图2至图4中所示， 像素PE包括像素电路， 像素电路包括 ： 有机发光二极管OLED （图 4 中示出） ， 连接在第一电源 ELVDD。
22、 和第二电源 ELVSS 之间 ； 六个薄膜晶体管， 连接在有 机发光二极管 OLED 和第一电源 ELVDD 之间， 用于控制供应到有机发光二极管 OLED 的驱动 功率 ； 两个电容器。 0048 有机发光二极管 OLED 包括第一电极 E1、 位于第一电极 E1 上的有机发射层 OL 和 位于有机发射层 OL 上的第二电极 E2。作为有机发光二极管 OLED 的阳极的第一电极 E1 通 过像素电路连接到与第一电源ELVDD连接的驱动功率线ELVDDL， 作为有机发光二极管OLED 的阴极的第二电极E2连接到第二电源ELVSS。 当从第一电源ELVDD经过像素电路供应驱动 功率并且从第二电。
23、源 ELVSS 供应公共功率时， 有机发光二极管 OLED 的有机发射层 OL 发射 亮度与流过有机发光二极管 OLED 的驱动电流对应的光。 0049 像素电路包括第一薄膜晶体管 T1、 第二薄膜晶体管 T2、 第三薄膜晶体管 T3、 第四 薄膜晶体管 T4、 第五薄膜晶体管 T5、 第六薄膜晶体管 T6、 第一电容器 C1 和第二电容器 C2。 0050 第一薄膜晶体管 T1 连接在驱动功率线 ELVDDL 和有机发光二极管 OLED 的第一电 极 E1 之间， 并且在像素 PE 的发射时间段内， 将来自第一电源 ELVDD 的与数据信号对应的驱 动功率供应到有机发光二极管 OLED。第一。
24、薄膜晶体管 T1 用作像素 PE 的驱动晶体管。第一 薄膜晶体管 T1 的第一栅电极 G1 分别连接到第一电容器 C1 的第一电容器电极 CE1、 第二电 容器 C2、 第三薄膜晶体管 T3 和第四薄膜晶体管 T4， 源电极分别连接到第二薄膜晶体管 T2 和第五薄膜晶体管 T5， 漏电极分别与第三薄膜晶体管 T3 和第六薄膜晶体管 T6 连接。有机 发光二极管 OLED 的第一电极 E1 通过第六薄膜晶体管 T6 连接到第一薄膜晶体管 T1。 0051 第二薄膜晶体管T2连接数据线DAm和第一薄膜晶体管T1， 并且包括连接到第二扫 描线 SCn 的第二栅电极 G2。当第二扫描线 SCn 供应扫。
25、描信号时， 第二薄膜晶体管 T2 将数据 线 DAm 供应的数据信号传递到像素 PE 中。第二薄膜晶体管 T2 用作像素 PE 的开关晶体管。 0052 第三薄膜晶体管 T3 将第一薄膜晶体管 T1 的另一部分连接到第一栅电极 G1， 并且 包括连接到第二扫描线SCn的第三栅电极G3。 当数据信号被供应到像素PE时， 第三薄膜晶 体管 T3 以二极管的形式连接第一薄膜晶体管 T1， 以补偿第一薄膜晶体管 T1 的阈值电压。 说 明 书 CN 104124279 A 6 5/10 页 7 也就是说， 第三薄膜晶体管 T3 用作像素 PE 的补偿晶体管。 0053 第三薄膜晶体管 T3 包括有源图。
26、案 AP、 第三栅电极 G3 和第一连接线 CL1。 0054 有源图案 AP 连接第一薄膜晶体管 T1 的第一栅电极 G1 和另一个部分， 详细地讲， 连接第一电容器 C1 的第一电容器电极 CE1 和第一薄膜晶体管 T1 的有源层。 0055 有源图案AP包括在第二方向上顺序延伸的第一导电区COA1、 第一沟道区CHA1、 第 二导电区 COA2、 第二沟道区 CHA2 和第三导电区 COA3， 第二方向是如图 2 中所示的设定方 向。 0056 第一导电区COA1连接第一电容器电极CE1和第一沟道区CHA1， 并且因离子被掺杂 到多晶硅中而具有导体特性。也就是说， 第一导电区 COA1 。
27、由导电材料形成。 0057 第一沟道区 CHA1 与第一导电区 COA1 相邻以连接第一导电区 COA1 和第二导电区 COA2， 并且含有作为半导体材料的多晶硅从而具有半导体特性。 也就是说， 第一沟道区CHA1 由半导体材料形成。 0058 第二导电区 COA2 利用介于第二导电区 COA2 和第一导电区 COA1 之间的第一沟道 区 CHA1 与第一导电区 COA1 分隔开， 以连接第一沟道区 CHA1 和第二沟道区 CHA2， 并且第二 导电区 COA2 因离子被掺杂在多晶硅中而具有导体特性。也就是说， 第二导电区 COA2 由导 电材料形成。 0059 第二沟道区 CHA2 利用介于。
28、第二沟道区 CHA2 和第一沟道区 CHA1 之间的第二导电 区 COA2 与第一沟道区 CHA1 分隔开， 以连接第二导电区 COA2 和第三导电区 COA3， 并且含有 作为半导体材料的多晶硅从而具有半导体特性。也就是说， 第二沟道区 CHA2 由半导体材料 形成。 0060 第三导电区 COA3 利用介于第三导电区 COA3 和第二导电区 COA2 之间的第二沟道 区 CHA2 与第二导电区 COA2 分隔开， 以连接第二沟道区 CHA2 和第一薄膜晶体管 T1 的有源 层， 并且第三导电区 COA3 因离子被掺杂在多晶硅中而具有导体特性。也就是说， 第三导电 区 COA3 由导电材料形。
29、成。 0061 第三栅电极 G3 和第一连接线 CL 位于在上述的有源图案 AP 上。 0062 第三栅电极 G3 与第二扫描线 SCn 连接并且不与有源图案 AP 的第二导电区 COA2 叠置， 并且包括第一栅极区 GA1 和第二栅极区 GA2， 第一栅极区 GA1 和第二栅极区 GA2 含有 作为导电材料的金属。 0063 第一栅极区 GA1 位于第一沟道区 CHA1 上， 以在第一方向上横跨第一沟道区 CHA1。 第一栅极区 GA1 与第二栅极区 GA2 分隔开然后从第二扫描线 SCn 延伸， 以沿着第一方向具 有边缘 ED。 0064 第二栅极区 GA2 与第一栅极区 GA1 分隔开并。
30、且设置在第二沟道区 CHA2 上， 并且在 第一方向上横跨第二沟道区 CHA2。第二栅极区 GA2 沿着第一方向在第二扫描线 SCn 上延 伸。 0065 第一连接线 CL1 连接第三栅电极 G3 的第一栅极区 GA1 的边缘 ED 和第二扫描线 SCn。结果， 第一连接线 CL1 以及第一栅极区 GA1、 第二栅极区 GA2 和第二扫描线 SCn 一起围 绕第二导电区 COA2。第一连接线 CL1 与第二导电区 COA2 不叠置。 0066 第一连接线 CL1 和第三栅电极 G3 与第二扫描线 SCn 位于同一层上， 并且第一连接 线 CL1、 第三栅电极 G3 和第二扫描线 SCn 一体地。
31、形成。可以通过使用光刻或类似工艺一次 说 明 书 CN 104124279 A 7 6/10 页 8 性地形成第一连接线 CL1、 第三栅电极 G3 和第二扫描线 SCn。 0067 另外， 第一连接线 CL1 和第三栅电极 G3 与第二导电区 COA2 不叠置。第二扫描线 SCn、 第一栅极区 GA1、 第二栅极区 GA2 和第一连接线 CL1 以闭环形式延伸， 以围绕第二导电 区 COA2。 0068 如此， 在第三薄膜晶体管 T3 中， 第一连接线 CL1 连接第一栅极区 GA1 的边缘 ED 和 第二扫描线 SCn。结果， 尽管静电可以从外部流过第二扫描线 SCn， 但由于静电没有集中。
32、在 第一栅极区 GA1 的边缘 ED 处， 而是替代地可以通过第一连接线 CL1 再次移动到第二扫描线 SCn， 因此防止了与第三栅电极 G3 的边缘 ED 相邻的绝缘层容易破裂。 0069 第四薄膜晶体管 T4 连接初始功率线 Vinit 和第一薄膜晶体管 T1 的第一栅电极 G1。当在数据编程时间段之前的初始时间段内第一扫描线 SCn-1 供应扫描信号时， 第四薄 膜晶体管 T4 将初始功率线 Vinit 供应的初始功率传递到像素 PE， 以初始化第一薄膜晶体 管 T1， 从而当数据信号被输入到像素 PE 时， 在数据编程时间段内数据信号被更平稳地供应 到像素 PE。也就是说， 第四薄膜晶。
33、体管 T4 用作像素 PE 的开关晶体管。第四薄膜晶体管 T4 包括有源图案 AP、 第四栅电极 G4 和第二连接线 CL2。 0070 有源图案 AP 连接初始功率线 Vinit 和第一薄膜晶体管 T1 的第一栅电极 G1， 更详 细地， 连接初始功率线 Vinit 和第一电容器 C1 的第一电容器电极 CE1。 0071 有源图案AP包括在设定方向上顺序延伸的第一导电区COA1、 第一沟道区CHA1、 第 二导电区 COA2、 第二沟道区 CHA2 和第三导电区 COA3。 0072 第一导电区COA1连接初始功率线Vinit和第一沟道区CHA1， 并且因离子被掺杂到 多晶硅中而具有导体特。
34、性。也就是说， 第一导电区 COA1 由导电材料形成。 0073 第一沟道区 CHA1 与第一导电区 COA1 相邻以连接第一导电区 COA1 和第二导电区 COA2， 并且含有作为半导体材料的多晶硅从而具有半导体特性。 也就是说， 第一沟道区CHA1 由半导体材料形成。 0074 第二导电区 COA2 利用介于第二导电区 COA2 和第一导电区 COA1 之间的第一沟道 区 CHA1 与第一导电区 COA1 分隔开， 以连接第一沟道区 CHA1 和第二沟道区 CHA2， 并且第二 导电区 COA2 因离子被掺杂在多晶硅中而具有导体特性。也就是说， 第二导电区 COA2 由导 电材料形成。第二。
35、导电区 COA2 具有一次弯曲形式， 并且从第一沟道区 CHA1 弯曲一次并且 延伸到第二沟道区 CH2。 0075 同时， 在另一个示例性实施例中， 第二导电区COA2可以具有与整个像素PE的设计 对应的弯曲两次或更多次的形式。 0076 第二沟道区 CHA2 利用介于第二沟道区 CHA2 和第一沟道区 CHA1 之间的第二导电 区 COA2 与第一沟道区 CHA1 分隔开， 以连接第二导电区 COA2 和第三导电区 COA3， 并且第二 沟道区 CHA2 含有作为半导体材料的多晶硅从而具有半导体特性。也就是说， 第二沟道区 CHA2 由半导体材料形成。 0077 第三导电区 COA3 利用。
36、介于第三导电区 COA3 和第二导电区 COA2 之间的第二沟道 区 CHA2 与第二导电区 COA2 分隔开， 以连接第二沟道区 CHA2 和第一电容器 C1 的第一电容 器电极CE1， 并且第三导电区COA3因离子被掺杂在多晶硅中而具有导体特性。 也就是说， 第 三导电区 COA3 由导电材料形成。 0078 第四栅电极 G4 和第二连接线 CL2 位于上述的有源图案 AP 上， 使绝缘层处于二者 说 明 书 CN 104124279 A 8 7/10 页 9 之间。 0079 第四栅电极 G4 与第一扫描线 SCn-1 连接， 不与有源图案 AP 的第二导电区 COA2 叠 置， 并且包。
37、括第一栅极区 GA1 和第二栅极区 GA2， 第一栅极区 GA1 和第二栅极区 GA2 含有作 为导电材料的金属。 0080 第一栅极区 GA1 位于第一沟道区 CHA1 上， 以在第二方向上横跨第一沟道区 CHA1。 第一栅极区 GA1 在第二方向上延伸以与作为第一扫描线 SCn-1 的延伸方向的第一方向交 叉， 从而在第二方向上具有边缘 ED。 0081 第二栅极区 GA2 与第一栅极区 GA1 分隔开并且位于第二沟道区 CHA2 上， 并且在 第一方向上横跨第二沟道区 CHA2。第二栅极区 GA2 位于沿着第一方向延伸的第一扫描线 SCn-1 上。 0082 第二连接线 CL2 连接第四。
38、栅电极 G4 的第一栅极区 GA1 的边缘 ED 和第一扫描线 SCn-1。结果， 第二连接线 CL2 与第一栅极区 GA1、 第二栅极区 GA2 和第一扫描线 SCn-1 一起 围绕第二导电区 COA2。第二连接线 CL2 不与第二导电区 COA2 叠置。 0083 第二连接线 CL2 和第四栅电极 G4 与第一扫描线 SCn-1 位于同一层上。因此， 第二 连接线 CL2、 第四栅电极 G4 和第一扫描线 SCn-1 一体地形成。可以通过使用光刻或类似工 艺同时形成第二连接线 CL2、 第四栅电极 G4 和第一扫描线 SCn-1。 0084 另外， 第二连接线 CL2 和第四栅电极 G4 。
39、不与第二导电区 COA2 叠置。第一扫描线 SCn-1、 第一栅极区 GA1、 第二栅极区 GA2 和第二连接线 CL2 以闭环形式延伸， 从而围绕第二 导电区 COA2。 0085 如此， 在第四薄膜晶体管 T4 中， 第一连接线 CL1 连接第一栅极区 GA1 的边缘 ED 和 第一扫描线 SCn-1。结果， 尽管静电可以从外部流过第一扫描线 SCn-1， 但由于静电没有集 中在第一栅极区 GA1 的边缘 ED， 而是替代地可以通过第二连接线 CL2 再次移动到第一扫描 线 SCn-1， 因此防止了与第四栅电极 G4 的边缘 ED 相邻的绝缘层容易破裂。 0086 同时， 在第一示例性实施。
40、例中， 第三薄膜晶体管T3和第四薄膜晶体管T4位于像素 PE 中， 但在另一个示例性实施例中， 与第三薄膜晶体管或第四薄膜晶体管具有相同形状的 薄膜晶体管可以替代地设置在栅极驱动器或数据驱动器中。 0087 第五薄膜晶体管 T5 连接驱动功率线 ELVDDL 和第一薄膜晶体管 T1， 并且包括与发 光控制线 En 连接的第五栅电极 G5。在像素 PE 的非发射时间段期间， 第五薄膜晶体管 T5 中 断连接到第一电源 ELVDD 的驱动功率线 ELVDDL 与第一薄膜晶体管 T1 之间的连接， 并且在 像素 PE 的发射时间段期间， 第五薄膜晶体管 T5 连接驱动功率线 ELVDDL 和第一薄膜。
41、晶体管 T1。也就是说， 第五薄膜晶体管 T5 用作像素 PE 的另一个开关晶体管。 0088 第六薄膜晶体管 T6 连接第一薄膜晶体管 T1 和有机发光二极管 OLED 的第一电极 E1， 并且包括与发光控制线En连接的第六栅电极G6。 在像素PE的非发射时间段期间， 第六 薄膜晶体管T6中断第一薄膜晶体管T1和有机发光二极管OLED之间的连接， 并且在像素PE 的发射时间段期间， 第六薄膜晶体管 T6 连接第一薄膜晶体管 T1 和有机发光二极管 OLED。 也就是说， 第六薄膜晶体管 T6 用作像素 PE 的另一个开关晶体管。 0089 另外， 各个薄膜晶体管的第一栅电极 G1、 第二栅电。
42、极 G2、 第三栅电极 G3、 第四栅电 极G4、 第五栅电极G5和第六栅电极G6位于同一层上， 并且可以通过使用诸如光刻的单个工 艺同时被形成为栅极布线 GW。 说 明 书 CN 104124279 A 9 8/10 页 10 0090 第一电容器 C1 在数据编程时间段内存储被供应到像素 PE 的数据信号， 并且将所 存储的数据信号保持一个帧， 并且形成在与第一电源ELVDD连接的驱动功率线ELVDDL和连 接到初始功率线 Vinit 的第一薄膜晶体管 T1 的第一栅电极 G1 之间。第一电容器 C1 用作 存储电容器。 0091 第一电容器 C1 位于基板 SUB 上， 并且包括第一电容。
43、器电极 CE1 和第二电容器电极 CE2， 第一电容器电极 CE1 和第二电容器电极 CE2 彼此面对并且使第一绝缘层 （未示出） 处于 二者之间。 0092 第一电容器电极 CE1 通过第四薄膜晶体管 T4 与初始功率线 Vinit 连接， 并且与有 源图案 AP 位于同一层上。 0093 第二电容器电极 CE2 与驱动功率线 ELVDDL 连接， 并且与栅极布线 GW 位于同一层 上。第二电容器电极 CE2 横跨相邻的像素 PE 并且在第一方向上延伸， 如图 1 中所示。 0094 第二电容器 C2 补偿由于有机发光二极管显示器 1000 中的负载导致的压降， 并且 形成在第一电容器 C1。
44、 的第一电容器电极 CE1 和第二扫描线 SCn 之间。也就是说， 第二电容 器 C2 用作升压电容器， 用来在当前扫描信号的电压电平改变时， 尤其是在当前扫描信号的 供应被中断时， 通过耦合作用增大第一薄膜晶体管 T1 的第一栅电极 G1 的电压来补偿由于 有机发光二极管显示器 1000 中的负载导致的压降。 0095 下文中， 将描述像素 PE 的操作。 0096 首先， 在被设置为初始时间段的第一时间段内， 通过第一扫描线 SCn-1 供应低电 平的前一扫描信号。然后， 第四薄膜晶体管 T4 响应于低电平的前一扫描信号而导通， 并且 通过第四薄膜晶体管T4将初始功率从初始功率线Vinit。
45、供应到第一薄膜晶体管T1， 以初始 化第一薄膜晶体管 T1。 0097 此后， 在被设置为数据编程时间段的第二时间段内， 通过第二扫描线 SCn 供应低 电平的当前扫描信号。然后， 第二薄膜晶体管 T2 和第三薄膜晶体管 T3 响应于低电平的当 前扫描信号而导通。 0098 另外， 第一薄膜晶体管T1通过第三薄膜晶体管T3以二极管连接状态导通， 具体地 讲， 由于在前一时间段期间第一薄膜晶体管T1被初始化， 因此第一薄膜晶体管T1在正向方 向上为二极管连接。 0099 结果， 数据线 DAm 供应的数据信号经过第二薄膜晶体管 T2、 第一薄膜晶体管 T1 和 第三薄膜晶体管 T3， 因此与数据。
46、信号和第一薄膜晶体管 T1 的阈值电压之差对应的电压被 存储在第一电容器 C1 中。 0100 此后， 在当前扫描信号的电压电平变成高电平以结束当前扫描信号时， 由于第二 电容器 C2 的耦合作用， 使得供应到第一薄膜晶体管 T1 的第一栅电极 G1 的电压响应于当前 扫描信号的电压改变宽度而改变。在这种情况下， 由于施加到第一薄膜晶体管 T1 的第一栅 电极 G1 的电压因第一电容器 C1 和第二电容器 C2 之间的电荷共享而改变， 因此除了当前扫 描信号的电压改变宽度之外， 施加到第一栅电极 G1 的电压的改变量还与第一电容器 C1 和 第二电容器 C2 之间的电荷共享值成比例地改变。 0。
47、101 此后， 在被设置为发射时间段的第三时间段内， 发射控制线 En 供应的发光控制信 号从高电平变成低电平。然后， 在第三时间段内， 第五薄膜晶体管 T5 和第六薄膜晶体管 T6 因低电平的发光控制信号而导通。 结果， 在从第一电源ELVDD经由驱动功率线ELVDDL、 第五 说 明 书 CN 104124279 A 10 9/10 页 11 薄膜晶体管 T5、 第一薄膜晶体管 T1、 第六薄膜晶体管 T6 和有机发光二极管 OLED 通往第二 电源 ELVSS 的路径上供应驱动电流。 0102 驱动电流受第一薄膜晶体管 T1 的控制， 并且第一薄膜晶体管 T1 产生大小与供应 到第一薄膜。
48、晶体管 T1 的第一栅电极 G1 的电压对应的驱动电流。在这种情况下， 由于在第 二时间段内第一薄膜晶体管 T1 的阈值电压被存储在第一电容器 C1 中， 因此在第三时间段 期间第一薄膜晶体管 T1 的阈值电压得以补偿。 0103 如此， 即使根据第一示例性实施例的有机发光二极管显示器 1000 包括分别各自 具有双栅极区的第三薄膜晶体管 T3 的第三栅电极 G3 和第四薄膜晶体管 T4 的第四栅电极 G4， 第一连接线 CL1 和第二连接线 CL2 也分别将第三栅电极 G3 的边缘 ED 和第四栅电极 G4 的边缘 ED 与第二扫描线 SCn 和第一扫描线 SCn-1 连接。结果， 即使静电。
49、从外部流过第二扫 描线 SCn 和第一扫描线 SCn-1， 由于静电没有集中在第三栅电极 G3 的边缘 ED 和第四栅电 极 G4 的边缘 ED 处， 而是替代地分别通过第一连接线 CL1 和第二连接线 CL2 移动回到第二 扫描线 SCn 和第一扫描线 SCn-1， 因此防止了与第三栅电极 G3 的边缘 ED 和第四栅电极 G4 的边缘 ED 相邻的绝缘层容易破裂。 0104 因此， 提供了其中防止了第三栅电极 G3 和第四栅电极 G4 由于静电与其它元件发 生短路的第三薄膜晶体管 T3 和第四薄膜晶体管 T4， 结果， 提供了对静电作用更具抵抗力的 有机发光二极管显示器 1000。 0105 下文中， 将参照图5至图7描述根据第二示例性实施例的有机发光二极管显示器。 下文中， 连接线是指第三连接线和第四连接线。 0106 下文中， 只抽取和描述与第一示。