《有效控制过刻蚀量的方法.pdf》由会员分享，可在线阅读，更多相关《有效控制过刻蚀量的方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104103537 A (43)申请公布日 2014.10.15 CN 104103537 A (21)申请号 201310113918.2 (22)申请日 2013.04.02 H01L 21/66(2006.01) H01L 21/311(2006.01) H01L 23/544(2006.01) (71)申请人 中芯国际集成电路制造 （上海） 有限 公司 地址 201203 上海市浦东新区张江路 18 号 (72)发明人 胡敏达 张城龙 (74)专利代理机构 上海光华专利事务所 31219 代理人 李仪萍 (54) 发明名称 有效控制过刻蚀量的方法 (57) 摘。
2、要 本发明提供一种有效控制过刻蚀量的方法， 提供一自下而上依次包括衬底、 刻蚀停止层、 层间 介质层及硬掩模的测试结构， 所述刻蚀停止层的 厚度与待刻蚀器件中的一致， 然后采用预设刻蚀 条件对所述测试结构进行刻蚀， 形成若干用于互 连的盲孔 ； 再测试刻蚀后的测试结构的纵截面形 貌， 若所述盲孔的下表面低于所述刻蚀停止层的 下表面， 且所述盲孔的下表面与所述刻蚀停止层 下表面的之间的距离小于或等于预设过刻蚀量， 则采用所述预设刻蚀条件对待刻蚀器件进行刻 蚀。 本发明不需要通过特殊制样增厚刻蚀停止层， 且不需要预镀铜层， 过刻蚀量的检测方法简单， 显 著降低了工艺调整的成本 ； 且能够实时监测线。
3、上 刻蚀工艺， 有效控制互连通孔的过刻蚀量， 保证产 品的良率。 (51)Int.Cl. 权利要求书 1 页 说明书 5 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书5页 附图2页 (10)申请公布号 CN 104103537 A CN 104103537 A 1/1 页 2 1. 一种有效控制过刻蚀量的方法， 其特征在于， 所述有效控制过刻蚀量的方法至少包 括以下步骤 ： S1 ： 提供一测试结构， 所述测试结构自下而上依次包括衬底、 刻蚀停止层、 层间介质层 及硬掩模 ； 所述刻蚀停止层的厚度与待刻蚀器件中对应的刻蚀停止层的厚度相同 。
4、； S2 ： 在所述硬掩模上形成预设刻蚀图案， 然后采用预设刻蚀条件对所述测试结构进行 刻蚀， 在所述测试结构中形成若干用于互连的盲孔 ； S3 ： 测试刻蚀后的测试结构的纵截面形貌， 若所述盲孔的下表面低于所述刻蚀停止层 的下表面， 且所述盲孔的下表面与所述刻蚀停止层下表面的之间的距离小于或等于预设过 刻蚀量， 则采用所述预设刻蚀条件对待刻蚀器件进行刻蚀， 若不满足， 则进入步骤 S4 ； S4 ： 调节所述预设刻蚀条件中的参数， 并重复步骤 S1S3。 2. 根据权利要求 1 所述的有效控制过刻蚀量的方法， 其特征在于 ： 所述测试结构中的 刻蚀停止层与所述待刻蚀器件中对应的刻蚀停止层的制。
5、备工艺相同。 3. 根据权利要求 1 所述的有效控制过刻蚀量的方法， 其特征在于 ： 于所述步骤 S3 中， 采用扫描电子显微镜或透射电子显微镜测试刻蚀后的测试结构的纵截面形貌。 4. 根据权利要求 1 所述的有效控制过刻蚀量的方法， 其特征在于 ： 于所述步骤 S4 中， 所述预设刻蚀条件中的参数包括刻蚀时间。 5. 根据权利要求 1 所述的有效控制过刻蚀量的方法， 其特征在于 ： 所述刻蚀为等离子 体刻蚀。 6. 根据权利要求 1 所述的有效控制过刻蚀量的方法， 其特征在于 ： 所述层间介质的材 料为低 k 介质或超低 k 介质， 所述低 k 介质满足 k3， 所述超低 k 介质满足 k2。
6、.5。 7. 根据权利要求 1 所述的有效控制过刻蚀量的方法， 其特征在于 ： 所述衬底的材料为 低 k 介质或超低 k 介质， 所述低 k 介质满足 k3， 所述超低 k 介质满足 k2.5。 8. 根据权利要求 1 所述的有效控制过刻蚀量的方法， 其特征在于 ： 所述刻蚀停止层的 厚度范围是 200400 埃。 权 利 要 求 书 CN 104103537 A 2 1/5 页 3 有效控制过刻蚀量的方法 技术领域 0001 本发明属于半导体制造领域， 涉及一种工艺调整方法， 特别是涉及一种有效控制 过刻蚀量的方法。 背景技术 0002 随着集成电路 CMOS 技术按照摩尔定律而高速发展， 。
7、互连延迟逐渐取代器件延迟 成为影响芯片性能的关键因素。互连之间的寄生电容和互连电阻造成了信号的传输延迟。 由于铜具有较低的电阻率， 优越的抗电迁移特性和高的可靠性， 能够降低金属的互连电阻， 进而减小总的互连延迟效应， 现已由常规的铝互连改变为低电阻的铜互连。同时降低互连 之间的电容同样可以减小延迟， 而寄生电容 C 正比于电路层绝缘介质的相对介电常数 k， 因 此使用低 k 材料作为不同电路层的绝缘介质代替传统的 SiO2介质已成为满足高速芯片的 发展的需要。因此铜 / 低 K 介质体系逐渐取代了传统的 Al/SiO2体系成为了业界的主流。 0003 在多层不限立体结构中， 两个层间介质层之。
8、间通常包括刻蚀停止层， 刻蚀停止层 的作用是使沟槽或通孔的刻蚀深度得以精确控制及一致化。若没有刻蚀停止层， 由于干法 刻蚀的不均匀性、 微负载效应及深宽比效应等， 会使得刻蚀深度难以控制及不一致。 刻蚀停 止层还具有阻挡铜扩散的功能。但是刻蚀停止层会增加导线间的电容和层间电容， 当工艺 节点进入到 28 纳米， 在半导体后线 （back-end of line， BEOL） 中， 为了减小 RC(resistance capacitance delay) 延迟， 已广泛采用低 k 介质或超低 k 介质作为层间介质， 刻蚀停止层 （Etch Stop Layer， ESL） 的厚度也不断减小。 。
9、0004 在金属互连线的布线工艺中， 现普遍采用双大马士革结构工艺 ： 先在介质层中开 出互连沟槽和通孔， 然后通过电镀或化学镀铜在互连沟槽和通孔中淀积铜， 再利用化学机 械抛光 （CMP） 将过填的铜磨去。刻蚀的互连通孔贯穿刻蚀停止层并落在下一层铜表面， 必 要的过刻蚀可以保证后续沉积的铜互连线与下层的铜能够接触， 然而由于刻蚀停止层的厚 度很薄， 控制过刻蚀量显得尤为重要， 因为过多的过刻蚀会对下层的铜形成损伤， 在其中形 成空洞等缺陷， 弱化铜互连线与其之间的连接， 使器件的可靠性降低。 0005 一种传统的检测通孔过刻蚀量的方法是通过两倍或三倍增厚超低 k 介质与下层 铜之间的刻蚀停止。
10、层厚度， 并检测刻蚀的深度来确定过刻蚀量， 然而这种方法需要将生产 线上沉积刻蚀停止层的工艺重复两遍或三遍， 测试结构需要特殊制成， 不能使用正常工艺 流程的产品去判断， 因此非常不方便， 且不能进行线上的实时监测。 发明内容 0006 鉴于以上所述现有技术的缺点， 本发明的目的在于提供一种有效控制过刻蚀量的 方法， 用于解决现有技术中由于刻蚀停止层很薄， 过多的过刻蚀会损伤下层的铜且现有的 检测过刻蚀量的方法非常不方便的问题。 0007 为实现上述目的及其他相关目的， 本发明提供一种有效控制过刻蚀量的方法， 至 少包括以下步骤 ： 说 明 书 CN 104103537 A 3 2/5 页 4。
11、 0008 S1 ： 提供一测试结构， 所述测试结构自下而上依次包括衬底、 刻蚀停止层、 层间介 质层及硬掩模 ； 所述刻蚀停止层的厚度与待刻蚀器件中对应的刻蚀停止层的厚度相同 ； 0009 S2 ： 在所述硬掩模上形成预设刻蚀图案， 然后采用预设刻蚀条件对所述测试结构 进行刻蚀， 在所述测试结构中形成若干用于互连的盲孔 ； 0010 S3 ： 测试刻蚀后的测试结构的纵截面形貌， 若所述盲孔的下表面低于所述刻蚀停 止层的下表面， 且所述盲孔的下表面与所述刻蚀停止层下表面的之间的距离小于或等于预 设过刻蚀量， 则采用所述预设刻蚀条件对待刻蚀器件进行刻蚀， 若不满足， 则进入步骤 S4 ； 001。
12、1 S4 ： 调节所述预设刻蚀条件中的参数， 并重复步骤 S1S3。 0012 可选地， 所述测试结构中的刻蚀停止层与所述待刻蚀器件中对应的刻蚀停止层的 制备工艺相同。 0013 可选地， 于所述步骤 S3 中， 采用扫描电子显微镜或透射电子显微镜测试刻蚀后的 测试结构的纵截面形貌。 0014 可选地， 于所述步骤 S4 中， 所述预设刻蚀条件中的参数包括刻蚀时间。 0015 可选地， 所述刻蚀为等离子体刻蚀。 0016 可选地， 所述层间介质的材料为低k介质或超低k介质， 所述低k介质满足k3， 所 述超低 k 介质满足 k2.5。 0017 可选地， 所述衬底的材料为低k介质或超低k介质，。
13、 所述低k介质满足k3， 所述超 低 k 介质满足 k2.5。 0018 可选地， 所述刻蚀停止层的厚度范围是 200400 埃。 0019 如上所述， 本发明的有效控制过刻蚀量的方法， 具有以下有益效果 ： 本发明的测 试结构中刻蚀停止层的厚度与实际器件中的一致， 其制备工艺与实时线上待刻蚀器件中对 应的刻蚀停止层的制备工艺相同， 且不需要预镀铜层， 检测方法简单， 降低了工艺调整的成 本。 本发明能够有效控制互连通孔的过刻蚀量， 降低对下层铜的损伤， 保证铜互连线与下层 铜之间有效连接， 提高器件的可靠性， 并能够实时监测线上刻蚀工艺， 保证产品的良率。 附图说明 0020 图 1 显示为。
14、本发明的有效控制过刻蚀量的方法的流程图。 0021 图 2 显示为本发明的有效控制过刻蚀量的方法中测试结构的示意图。 0022 图 3 显示为本发明的有效控制过刻蚀量的方法中在测试结构中形成盲孔的示意图。 0023 元件标号说明 0024 S1S4 步骤 0025 1 衬底 0026 2 刻蚀停止层 0027 3 层间介质层 0028 4 硬掩模 0029 5 盲孔 具体实施方式 0030 以下通过特定的具体实例说明本发明的实施方式， 本领域技术人员可由本说明书 说 明 书 CN 104103537 A 4 3/5 页 5 所揭露的内容轻易地了解本发明的其他优点与功效。 本发明还可以通过另外不。
15、同的具体实 施方式加以实施或应用， 本说明书中的各项细节也可以基于不同观点与应用， 在没有背离 本发明的精神下进行各种修饰或改变。 0031 请参阅图 1 至图 3。需要说明的是， 本实施例中所提供的图示仅以示意方式说明 本发明的基本构想， 遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数 目、 形状及尺寸绘制， 其实际实施时各组件的型态、 数量及比例可为一种随意的改变， 且其 组件布局型态也可能更为复杂。 0032 首先请参阅图 1， 如图所示， 显示为本发明的有效控制过刻蚀量的方法的流程图， 本发明的有效控制过刻蚀量的方法至少包括以下步骤 ： 0033 步骤 S1 ： 请参阅图。
16、 2， 如图所示， 提供一测试结构， 所述测试结构自下而上依次包 括衬底 1、 刻蚀停止层 2、 层间介质层 3 及硬掩模 4 ； 所述刻蚀停止层 2 的厚度与待刻蚀器件 中对应的刻蚀停止层的厚度相同 ； 0034 具体的， 本实施例中， 首先提供与实时生产线上相同的晶片， 但不用经过预镀铜。 需要指出的是， 此处所谓相同的晶片是指所述晶片经历了与待刻蚀器件镀铜之前相同的工 艺流程， 所述晶片上可包括制作好的部件， 本实施例中， 所述衬底 1 为下一层层间介质， 其 下还可具有下一层铜互连等结构。所述衬底 1 的材料为低 k 介质或超低 k 介质， 所述低 k 介质满足 k3， 所述超低 k 。
17、介质满足 k2.5。然后采用实时线上刻蚀停止层的制备工艺在所 述衬底1上制备出刻蚀停止层2， 即所述测试结构中的刻蚀停止层2与实时生产线上待刻蚀 器件中对应的刻蚀停止层的厚度相同。 然后再采用与实时线上待刻蚀器件中对应的上一层 层间介质层、 硬掩模的制备工艺在所述刻蚀停止层 2 上依次形成层间介质层 3 及硬掩模 4。 因此， 所述衬底 1 上的刻蚀停止层 2、 层间介质层 3 及硬掩模 4 的厚度分别与待刻蚀器件中 的刻蚀停止层、 上一层层间介质层及硬掩模厚度相同， 只是所述待刻蚀器件的刻蚀停止层 下具有预镀的铜层， 而所述测试结构的刻蚀停止层下为衬底。所述衬底 1、 刻蚀停止层 2、 层 。
18、间介质层 3 及硬掩模 4 共同形成本发明的测试结构。 0035 具体的， 所述层间介质3的材料为低k介质或超低k介质， 所述低k介质满足k3， 所述超低 k 介质满足 k2.5。所述刻蚀停止层的厚度范围是 200400 埃。 0036 本发明的测试结构无需通过特殊制样增厚刻蚀停止层 2 的厚度， 且不用经过预镀 铜， 在后续的刻蚀过程中， 过刻蚀程度能够直接在所述衬底 1 中反映出来。 0037 步骤S2 ： 请参阅图3， 如图所示， 在所述硬掩模4上形成预设刻蚀图案， 然后采用预 设刻蚀条件对所述测试结构进行刻蚀， 在所述测试结构中形成若干用于互连的盲孔 5 ； 0038 具体的， 所述刻。
19、蚀为等离子体刻蚀。本实施例中采用 C4F8作为反应气体刻蚀所述 层间介质 3 和所述刻蚀停止层 2。在其它实施例中， 所述刻蚀气体还可以是 CF4、 CHF3等。 0039 在实际器件的互连通孔的刻蚀中， 适量的过刻蚀可以保证铜互连线与下层的铜层 之间能够连接。 由于刻蚀停止层的厚度很薄， 在实际的待刻蚀器件中很容易过刻蚀太多， 而 铜很难被刻蚀， 过多的等离子体轰击会损伤下层的铜层， 在其中形成空洞等缺陷， 从而弱化 铜互连线与铜层之间的连接， 降低器件的可靠性。 并且由于刻蚀的不稳定性， 先前设好的刻 蚀条件可能不适合当前的情况。因此需要随时监测实时线上的过刻蚀量， 以便调整刻蚀工 艺条件。
20、， 保证产品的良率。 0040 本发明中， 所述预设刻蚀条件包括刻蚀气体流量、 刻蚀功率、 刻蚀时间等刻蚀参 说 明 书 CN 104103537 A 5 4/5 页 6 数。在其它刻蚀参数不变的情况下， 刻蚀出的盲孔深度与刻蚀时间正相关， 刻蚀时间越长， 盲孔 5 的深度越深。因此对过刻蚀量的控制的关键在于调整刻蚀时间， 以避免刻蚀时间太 长引起太多的过刻蚀对器件造成不良影响。 0041 本发明的测试结构中， 所述刻蚀停止层2以下为衬底1， 如上所述， 其材料为低k介 质或超低 k 介质， 很容易被刻蚀， 从而可以根据其被刻蚀的厚度确定过刻蚀量。 0042 步骤 S3 ： 测试刻蚀后的测试结。
21、构的纵截面形貌， 若所述盲孔 5 的下表面低于所述 刻蚀停止层 2 的下表面， 且所述盲孔 5 的下表面与所述刻蚀停止层 2 下表面的之间的距离 小于或等于预设过刻蚀量， 则采用所述预设刻蚀条件对待刻蚀器件进行刻蚀， 若不满足， 则 进入步骤 S4 ； 0043 具体的， 采用扫描电子显微镜或透射电子显微镜测试刻蚀后的测试结构的纵截面 形貌。本实施例中， 将刻蚀后测试结构切片， 然后采用扫描电子显微镜测试其纵截面形貌， 并得到所述盲孔 5 的过刻蚀量。需要指出的是， 切片时， 通过扫描电子显微镜或透射电子显 微镜配合聚焦离子束置样来保证切在盲孔上， 此技术为本领域的公知常识， 此处不再赘述。 。
22、0044 为了保证必要的过刻蚀， 必须满足盲孔 5 的下表面到达所述刻蚀停止层 2 以下， 但 又不能超过预设过刻蚀量。 超过预设过刻蚀量， 在实际的器件制作中会对下层的铜产生损伤， 影响器件的可靠性。 因此， 若所述盲孔5的下表面高于或齐平于所述刻蚀停止层2的下表面， 或所述盲孔 5 的下表面与所述刻蚀停止层 2 下表面的之间的距离大于预设过刻蚀量， 就需要 调整预设刻蚀条件， 以保证线上产品的良率。调节的方法请参见下面关于步骤 S4 的说明。 0045 步骤 S4 ： 调节所述预设刻蚀条件中的参数， 并重复步骤 S1S3。 0046 如上所述， 在其它刻蚀参数不变的情况下， 刻蚀出的盲孔深。
23、度与刻蚀时间正相关， 刻蚀时间越长， 盲孔 5 的深度越深。本实施例中通过调节刻蚀时间来确定合适的刻蚀工艺。 在其它实施例中， 也可以通过调节刻蚀功率等参数或其组合进行调节。 0047 具体的， 若检测得到所述盲孔 5 的下表面高于或齐平于所述刻蚀停止层 2 的下表 面， 说明盲孔 5 的刻蚀深度不够， 可以延长所述预设刻蚀条件中的刻蚀时间， 并重复上述步 骤 S1S3， 直至刻蚀深度合适， 然后采用此时的预设刻蚀条件对线上的待刻蚀器件进行刻 蚀。同理， 若所述盲孔 5 的下表面与所述刻蚀停止层 2 下表面的之间的距离大于预设过刻 蚀量， 则缩短所述预设刻蚀条件中的刻蚀时间， 并重复上述步骤 。
24、S1S3， 直至刻蚀深度合适， 然后采用此时的预设刻蚀条件对线上的待刻蚀器件进行刻蚀。 0048 通过以上步骤可以实施监测线上的过刻蚀量， 并随时调整到最佳刻蚀条件， 实现 对盲孔 5 过刻蚀量的有效控制， 保证产品的良率。 0049 请参阅表 1， 显示为本实施例中三组不同的刻蚀条件对应的盲孔过刻蚀量。 0050 刻蚀条件过刻蚀量 C4F8， 45s500 埃 C4F8， 35s350 埃 C4F8， 25s100 埃 0051 表 1 说 明 书 CN 104103537 A 6 5/5 页 7 0052 需要指出的是， 表 1 中仅列出了刻蚀条件中的典型参数 ： 刻蚀气体与刻蚀时间， 表。
25、 1 中刻蚀条件还包括其它参数， 如刻蚀功率等， 因本实施例中是通过调节刻蚀时间来确定合 适的刻蚀工艺， 表 1 中三组不同的刻蚀条件中其它参数均一致， 故未详细列出。 0053 综上所述， 本发明的有效控制过刻蚀量的方法中， 测试结构的刻蚀停止层制备工 艺与实时生产线上待刻蚀器件中对应的刻蚀停止层的制备工艺相同， 厚度与实际器件中 的一致， 不需要通过特殊制样增厚刻蚀停止层， 且不需要预镀铜层， 过刻蚀量的检测方法简 单， 显著降低了工艺调整的成本。 本发明能够有效控制互连通孔的过刻蚀量， 降低对下层铜 的损伤， 保证铜互连线与下层铜之间有效连接， 提高器件的可靠性， 并能够使用正常工艺流 。
26、程的产品去判断， 实时监测生产线上刻蚀工艺， 保证产品的良率。所以， 本发明有效克服了 现有技术中的种种缺点而具高度产业利用价值。 0054 上述实施例仅例示性说明本发明的原理及其功效， 而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下， 对上述实施例进行修饰或改变。因 此， 举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完 成的一切等效修饰或改变， 仍应由本发明的权利要求所涵盖。 说 明 书 CN 104103537 A 7 1/2 页 8 图 1 图 2 说 明 书 附 图 CN 104103537 A 8 2/2 页 9 图 3 说 明 书 附 图 CN 104103537 A 9 。