《一种连续时间SIGMADELTA调制器.pdf》由会员分享，可在线阅读，更多相关《一种连续时间SIGMADELTA调制器.pdf（15页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104124974 A (43)申请公布日 2014.10.29 CN 104124974 A (21)申请号 201310145667.6 (22)申请日 2013.04.24 H03M 3/00(2006.01) (71)申请人 北京新岸线移动多媒体技术有限公 司 地址 100084 北京市海淀区中关村东路 1 号 院清华科技园 8 号楼科技大厦 A 座 16 层 (72)发明人 王顺平 杨利 (54) 发明名称 一种连续时间 sigma delta 调制器 (57) 摘要 本发明公开了一种连续时间 sigma delta 调 制器， 包括 ： 至少两级积分器， 。
2、其中， 每一级积分 器均为连续时间结构， 用于将输入信号经连续时 间结构进行积分。采用该调制器， 既可以实现 PI 补偿相同的功能， 并且又能更好的补偿 ELD。 (51)Int.Cl. 权利要求书 2 页 说明书 8 页 附图 4 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书8页 附图4页 (10)申请公布号 CN 104124974 A CN 104124974 A 1/2 页 2 1. 一种连续时间 sigma delta 调制器， 其特征在于， 包括 ： 至少两级积分器， 其中， 每一级积分器均为连续时间结构， 用于将输入信号经连续时间结构进行。
3、积分。 2. 如权利要求 1 所述的调制器， 其特征在于， 所述积分器包括 ： 积分电阻、 积分电容和 运算放大器 OPA ； 所述 OPA 上并联可变电容。 3. 如权利要求 2 所述的调制器， 其特征在于， 最后一级积分器的每个积分电阻上分别 并联一个可变电容， 用于补偿环路的过环路延时 ELD。 4. 如权利要求 3 所述的调制器， 其特征在于， 所述最后一级积分器加补偿后的传输函 数为 ： 其中，为补偿 ELD 的比例项，为最后一级积分器的未加补偿时的传输函数。 5. 如权利要求 1 所述的调制器， 其特征在于， 还包括反馈电路， 所述反馈电路具体包 括 ： 量化器 QUANTIZER。
4、， 用于将调制器的模拟输出信号量化成数字信号 ； 和， 数模转换器 DAC， 用于将量化器输出的数字信号转换成用于反馈的模拟信号。 6. 如权利要求 5 所述的调制器， 其特征在于， 所述反馈电路还包括 ： 数字权重算法 DWA， 用于将因 DAC 的失配而引入的非线性进行平均化。 7. 如权利要求 5 所述的调制器， 其特征在于， 所述反馈电路还包括 ： D 触发器 DFF， 用于延时半时钟周期。 8. 如权利要求 1 至 7 任一项所述的调制器， 其特征在于， 该调制器为差分结构， 由每一 级积分器、 第二级积分器、 第三级积分器、 QUANTIZER、 DWA 和 DAC 组成， 包括正。
5、负两个输入 端 ； 其中， 每一级积分器均包括两个积分电阻 ； 每个所述 OPA 上均并联两个可变电容 ； 第一级积分器的两个积分电阻的一端分别与差分输入的正极、 负极两个输入端相连， 另一端与 OPA 的输入端相连 ； 第一级积分器的 OPA 的两个输出端分别与第二级积分器的两个积分电阻的一端相连 ； 第二级积分器的 OPA 的两个输入端分别与第二级积分器的两个积分电阻的另一端分 别相连， 两个输出端分别与第三级积分器的两个积分电阻的一端分别相连 ； 第三级积分器的 OPA 的两个输入端分别与第三级积分器的两个积分电阻的另一端分 别相连， 两个输出端分别与量化器的输入端相连 ； 第一级积分器。
6、的OPA的两个输出端， 与第三级积分器的OPA的两个输入端之间， 分别并 联一个积分电阻， 并且分别并联一个可变电容 ； 第二级积分器的OPA的两个输入端， 与第三级积分器的OPA的两个输出端之间， 分别并 联一个积分电阻 ； 第三级积分器的每个积分电阻上分别并联一个可变电容 ； QUANTIZER 的输出端与 DWA 的输入端相连 ； 权 利 要 求 书 CN 104124974 A 2 2/2 页 3 DWA 的一个输出接到电路输出端， 另一个输出接到 DAC 的输入端 ； DAC 的两个输出端， 分别与第一级积分器的 OPA 的两个输入端相连。 9. 如权利要求 8 所述的调制器， 其特。
7、征在于， 所述 DWA 与所述 DAC 之间， 还串联一个 D 触发器。 权 利 要 求 书 CN 104124974 A 3 1/8 页 4 一种连续时间 sigma delta 调制器 技术领域 0001 本发明属于模拟电路领域， 尤其涉及一种连续时间 sigma delta 调制器。 背景技术 0002 在以Current steering DAC为反馈的连续时间Sigma Delta调制器的设计中， 为 了提升整个 Sigma Delta 调制器的抗时钟抖动 （jitter） 性能， 大多采用不归零 （NRZ） 的反 馈波形， 但这同时给整个 Sigma Delta 调制器环路因为量化。
8、器和反馈 DAC 而产生的过环路 延时 （ELD， Excess Loop Delay） 带来不稳定， 因此， 需要额外电路加以补偿 ELD（通常补偿 半周期延时） ， 使得环路稳定， 鲁棒性好。而最寻常的方法是在量化器前加一反馈 DAC， Digital to Analog Converter（图中 DAC2） ， 如图 1 所示。 0003 现有技术中， 采用了比例积分 （PI） 的方法来代替 DAC2， 实现同样的功能， 即补偿 环路 ELD。PI 的方法即是用连续时间 Sigma Delta 调制器的最后一级积分器， 在其反馈电 容路径上串联一个补偿电阻 Rc， 如图 2 所示。 00。
9、04 采用 PI 补偿的最后一级积分器加补偿电阻后的传输函数为 ： 0005 0006 上式为补偿 ELD 的比例项，为积分器 3 未加补偿电阻时的传输函数。 0007 采用 PI 补偿却有个无法回避的问题， 即积分电容通常是开关型式， 而开关本身就 有电阻， 因此补偿电阻 Rc 不能精确控制， 除非 Rc 开关电阻。 发明内容 0008 有鉴于此， 本发明的一个目的是提供一种连续时间sigma delta调制器， 能够既可 以满足补偿 ELD 的问题， 又能做到精确控制。为了对披露的实施例的一些方面有一个基本 的理解， 下面给出了简单的概括。 该概括部分不是泛泛评述， 也不是要确定关键重要组。
10、成 元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念， 以此作为 后面的详细说明的序言。 0009 该调制器包括 ： 至少两级积分器， 其中， 每一级积分器均为连续时间结构， 用于将 输入信号经连续时间结构进行积分。 0010 在一些可选的实施例中， 所述积分器包括 ： 积分电阻、 积分电容和运算放大器 OPA ； 所述 OPA 上并联可变电容。 0011 在一些可选的实施例中， 所述积分器包括 ： 积分电阻、 积分电容和运算放大器 OPA ； 所述 OPA 上并联可变电容。 0012 在一些可选的实施例中， 最后一级积分器的每个积分电阻上分别并联一个可变电 容， 用于补偿。
11、环路的过环路延时 ELD。 说 明 书 CN 104124974 A 4 2/8 页 5 0013 在一些可选的实施例中， 所述最后一级积分器加补偿后的传输函数为 ： 0014 0015 其中，为补偿 ELD 的比例项，为最后一级积分器的未加补偿时的传输函 数。 0016 在一些可选的实施例中， 还包括反馈电路， 所述反馈电路具体包括 ： 0017 量化器 QUANTIZER， 用于将调制器的模拟输出信号量化成数字信号 ； 和， 0018 数模转换器 DAC， 用于将量化器输出的数字信号转换成用于反馈的模拟信号。 0019 在一些可选的实施例中， 所述反馈电路还包括 ： 0020 数字权重算法。
12、 DWA， 用于将因 DAC 的失配而引入的非线性进行平均化。 0021 在一些可选的实施例中， 所述反馈电路还包括 ： 0022 D 触发器 DFF， 用于延时半时钟周期。 0023 在一些可选的实施例中， 该调制器为差分结构， 由每一级积分器、 第二级积分器、 第三级积分器、 量化器 QUANTIZER、 DWA 和 DAC 组成， 包括正负两个输入端 ； 其中， 0024 每一级积分器均包括两个积分电阻 ； 每个所述 OPA 上均并联两个可变电容 ； 0025 第一级积分器的两个积分电阻的一端分别与差分输入的正极、 负极两个输入端相 连， 另一端与 OPA 的输入端相连 ； 0026 第。
13、一级积分器的 OPA 的两个输出端分别与第二级积分器的两个积分电阻的一端 相连 ； 0027 第二级积分器的 OPA 的两个输入端分别与第二级积分器的两个积分电阻的另一 端分别相连， 两个输出端分别与第三级积分器的两个积分电阻的一端分别相连 ； 0028 第三级积分器的 OPA 的两个输入端分别与第三级积分器的两个积分电阻的另一 端分别相连， 两个输出端分别与量化器的输入端相连 ； 0029 第一级积分器的OPA的两个输出端， 与第三级积分器的OPA的两个输入端之间， 分 别并联一个积分电阻， 并且分别并联一个可变电容 ； 0030 第二级积分器的OPA的两个输入端， 与第三级积分器的OPA的。
14、两个输出端之间， 分 别并联一个积分电阻 ； 0031 第三级积分器的每个积分电阻上分别并联一个可变电容 ； 0032 量化器 QUANTIZER 的输出端与 DWA 的输入端相连 ； 0033 DWA 的一个输出接到电路输出端， 另一个输出接到 DAC 的输入端 ； 0034 DAC 的两个输出端， 分别与第一级积分器的 OPA 的两个输入端相连。 0035 在一些可选的实施例中， 所述 DWA 与所述 DAC 之间， 还串联一个 D 触发器。 0036 采用本发明提供的方案， 与现有 PI 补偿和附加 DAC 补偿技术相比， 具有以下的优 点 ： 0037 1、 易于实现， 只需两个电容就。
15、可以实现 ELD 补偿 ； 0038 2、 补偿精度 （如半周期延时） 可以更好控制 ； 0039 3、 只需一个反馈 DAC， 减小了功耗和芯片面积。 0040 由于本发明中采用电容补偿取代了现有 PI 技术的电阻补偿， 因此， 能更好的实现 说 明 书 CN 104124974 A 5 3/8 页 6 环路的稳定， 保证性能的可靠。 0041 为了上述以及相关的目的， 一个或多个实施例包括后面将详细说明并在权利要求 中特别指出的特征。下面的说明以及附图详细说明某些示例性方面， 并且其指示的仅仅是 各个实施例的原则可以利用的各种方式中的一些方式。 其它的益处和新颖性特征将随着下 面的详细说明。
16、结合附图考虑而变得明显， 所公开的实施例是要包括所有这些方面以及它们 的等同。 0042 说明书附图 0043 图 1 是背景技术提供的一种调制器的结构示意图 ； 0044 图 2 是背景技术提供的另一种调制器的结构示意图 ； 0045 图 3 是本发明实施例一提供的一种连续时间 sigma delta 调制器的结构示意图 ； 0046 图 4 是本发明实施例二提供的一种连续时间 sigma delta 调制器的结构示意图 ； 0047 图 5 是本发明实施例三提供的一种连续时间 sigma delta 调制器的结构示意图 ； 0048 图 6 是本发明实施例四提供的一种连续时间 sigma 。
17、delta 调制器的结构示意图 ； 0049 图 7 是本发明实施例五提供的一种连续时间 sigma delta 调制器的结构示意图 ； 0050 图 8 是本发明实施例六提供的一种连续时间 sigma delta 调制器的结构示意图 ； 0051 图 9 是本发明实施例七提供的一种连续时间 sigma delta 调制器的结构示意图。 具体实施方式 0052 以下描述和附图充分地示出本发明的具体实施方案， 以使本领域的技术人员能够 实践它们。其他实施方案可以包括结构的、 逻辑的、 电气的、 过程的以及其他的改变。实施 例仅代表可能的变化。 除非明确要求， 否则单独的组件和功能是可选的， 并且。
18、操作的顺序可 以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本 发明的实施方案的范围包括权利要求书的整个范围， 以及权利要求书的所有可获得的等同 物。在本文中， 本发明的这些实施方案可以被单独地或总地用术语 “发明” 来表示， 这仅仅 是为了方便， 并且如果事实上公开了超过一个的发明， 不是要自动地限制该应用的范围为 任何单个发明或发明构思。 0053 为了解决上述积分电阻和补偿电阻不能精确控制的缺点， 本发明实施例采用最后 一级积分器的积分电阻加补偿电容的方法来解决。 0054 实施例一 0055 本发明提供了一种连续时间 sigma delta 调制器， 如图。
19、 1 所示， 该调制器包括 ： 至 少两级积分器， 第一级积分器11、 第二级积分器12第N-1级积分器13， 以及最后一级第 N 级积分器 14 ； 其中， 0056 可选的， 每一级积分器均为连续时间结构， 用于将输入信号经连续时间结构进行 积分。 0057 所谓连续时间结构， 是指采样处于积分器之后 , 积分器由运算放大器、 电阻和电 容组成， 与离散时间结构不同 ； 离散时间结构 , 是由开关、 电容和运算放大器组成。 0058 可选的， 每一级积分器均包括 ： 积分电阻、 积分电容和运算放大器 （OPA， Operational Amplifier） 。 0059 可选的， 每个 O。
20、PA 上并联可变电容。 说 明 书 CN 104124974 A 6 4/8 页 7 0060 可选的， 最后一级积分器 14 的每个积分电阻上分别并联一个可变电容， 用于补偿 环路 ELD。 0061 可选的， 最后一级积分器 14 加补偿后的传输函数为 ： 0062 0063 其中，为补偿 ELD 的比例项，为最后一级积分器 14 （第 N 级积分器） 未加 补偿时的积分器的传输函数。 0064 可选的， 该调制器还包括反馈电路 15， 该反馈电路 15 具体包括 ： 量化器 QUANTIZER， 用于将调制器的模拟输出信号量化成数字信号 ； 和， 0065 数模转换器 DAC， 用于将量。
21、化器输出的数字信号转换成反馈模拟信号。 0066 可选的， 反馈电路 15 还包括 ： 0067 D 触发器 DFF， 用于延时半时钟周期。 0068 可选的， 反馈电路 15 还包括 ： 0069 数字权重算法 DWA， 用于改善因 DAC 的失配而引入的非线性。 0070 采用本发明实施例提供的的方法既可以满足补偿 ELD 的问题， 又能做到精确控 制。 0071 实施例二 0072 图 4 为本发明实施例二提供的补偿 ELD 的连续时间 Sigma Delta 调制器。 0073 该调制器包括第一级积分器 21、 第二级积分器 22、 第三级积分器 23、 量化器 24 和 DAC25，。
22、 每一级积分器均由积分电阻、 积分电容和运算放大器 OPA 组成， 第三级积分器 23 的 OPA 上并联有电容 C3， 本发明实施例在最后一级即第三级积分器 23 的积分电阻 R3 上再并 联一个可变电容 Cc， 就可以补偿 ELD， 同时， 由于电容的比例精度可以很好的控制， 从而可 以很好的补偿环路的 ELD（半周期） 。 0074 采用本发明， 最后一级即第三级积分器 23 加补偿后的传输函数为 ： 0075 0076 上式左边项为补偿 ELD 的比例项， 右边项为最后一级积分器即第三级 积分器 23 未加补偿时的传输函数。 0077 从上式可以看出， 本专利可以实现 PI 补偿相同的。
23、功能， 并且能更好的补偿 ELD。 0078 实施例三 0079 图 5 为采用本发明实施例三提供的连续时间 Sigma Delta 调制器的差分电路图。 0080 该调制器包括 ： 第一级积分器、 第二级积分器、 第三级积分器、 量化器 QUANTIZER、 DWA、 DFF 和 DAC， 每一级积分器均由积分电阻、 积分电容和运算放大器 OPA 组成。该调制器 为差分结构， 包括正负两个输入端INP和INN ； 其中， 每一级积分器均包括两个积分电阻 ； 每 个 OPA 上均并联两个可变电容 ； 其中， OPA1 上并联有两个电容 C1， OPA2 上并联有两个电容 C2， OPA3 上并。
24、联有两个电容 C3。 说 明 书 CN 104124974 A 7 5/8 页 8 0081 第一级积分器的两个积分电阻 R1 的一端分别与差分输入的正极 INP、 负极 INN 两 个输入端相连， 另一端与 OPA1 的两个输入端相连 ； 0082 第一级积分器的OPA1的两个输出端分别与第二级积分器的两个积分电阻R2的一 端相连 ； 0083 第二级积分器的 OPA2 的两个输入端分别与第二级积分器的两个积分电阻 2 的另 一端分别相连， 两个输出端分别与第三级积分器的两个积分电阻 R3 的一端分别相连 ； 0084 第三级积分器的OPA3的两个输入端分别与第三级积分器的两个积分电阻R3的。
25、另 一端分别相连， 两个输出端分别与量化器 QUANTIZER 的输入端相连 ； 0085 第一级积分器的OPA1的两个输出端， 与第三级积分器的OPA3的两个输入端之间， 分别并联一个积分电阻 R4， 并且分别并联一个可变电容 C4 ； 0086 第二级积分器的OPA2的两个输入端， 与第三级积分器的OPA3的两个输出端之间， 分别并联一个积分电阻 Rz ； 0087 第三级积分器的每个积分电阻 R3 上分别并联一个可变电容 Cc ； 0088 量化器 QUANTIZER 的输出端与 DWA 的输入端相连 ； 0089 DWA 的一个输出接到电路输出端， 另一个输出接到 D 触发器 DFF 。
26、的输入端 ； D 触发 器 DFF 的输出端接到 DAC 的输入端 ； 0090 DAC 的 2 个输出端， 分别与第一级积分器的 OPA1 的 2 个输入端分别相连。 0091 本发明实施例在最后一级即第三级积分器的积分电阻 R3 上再并联一个可变电容 Cc， 就可以补偿 ELD， 同时， 电容的比例精度可以很好的控制， 从而可以很好的补偿环路的 ELD（半周期） 。 0092 采用本发明， 最后一级即第三级积分器加补偿后的传输函数为 ： 0093 0094 上式左边项为补偿 ELD 的比例项， 右边项为最后一级积分器即第三级积 分器 23 未加补偿时的传输函数。 0095 从上式可以看出，。
27、 本发明既可以实现 PI 补偿相同的功能， 并且又能更好的补偿 ELD。 0096 图 5 中的补偿电容 Cc 用于补偿环路 ELD。 0097 可选的， 实施例二和三中 Sigma Delta 调制器采用 3 阶单环 4bit 实现， 反馈 DAC 可以采用 Current Steering 结构， 同时为了减小因单位电流源的失配而引入的非线性， 还 采用了 DWA 技术。 0098 实施例二和三的图 4 和图 5 仅以三级积分器电路为例进行举例说明， 但本发明不 限于三级积分器， 二级或多于等于三级积分器的情况， 均在本发明的保护范围之内。 0099 实施例四 0100 图 6 为本发明实。
28、施例提供的补偿 ELD 的连续时间 Sigma Delta 调制器。 0101 该调制器包括 ： 第一级积分器 31、 第二级积分器 32、 量化器 33 和 DAC34， 每一级积 分器均有积分电阻、 积分电容和运算放大器 OPA 组成， OPA 上并联有电容 C2， 本发明实施例 在最后一级即第二级积分器 32 的积分电阻 R2 上也并联一个可变电容 Cc， 就可以补偿 ELD， 说 明 书 CN 104124974 A 8 6/8 页 9 同时， 电容的比例精度可以很好的控制， 从而可以很好的补偿环路的 ELD（半周期） 。 0102 采用本发明， 最后一级即第二级积分器 32 加补偿后。
29、的传输函数为 ： 0103 0104 上式左边项为补偿ELD的比例项， 右边项为最后一级积分器即第二级积 分器 32 未加补偿时的传输函数。 0105 从上式可以看出， 本专利可以实现 PI 补偿相同的功能， 并且能更好的补偿 ELD。 0106 实施例五 0107 图 7 为采用本发明实施例提供的连续时间 Sigma Delta 调制器。 0108 该调制器为差分电路， 包括第一级积分器、 第二级积分器、 量化器 QUANTIZER、 DWA、 DFF 和 DAC， 每一级积分器均由积分电阻、 积分电容和运算放大器 OPA 组成， OPA1 上并联有 2 个电容 C1， OPA2 上并联有 。
30、2 个电容 C2， 本发明实施例在最后一级即第二级积分器的积分电 阻 R2 上也并联一个可变电容 Cc， 就可以补偿 ELD， 同时， 电容的比例精度可以很好的控制， 从而可以很好的补偿环路的 ELD（半周期） 。 0109 采用本发明， 最后一级即第二级积分器加补偿后的传输函数为 ： 0110 0111 上式左边项为补偿ELD的比例项， 右边项为最后一级积分器即第二级积 分器未加补偿时的传输函数。 0112 从上式可以看出， 本发明既可以实现 PI 补偿相同的功能， 并且又能更好的补偿 ELD。 0113 图 7 中的补偿电容 Cc 用于补偿环路 ELD。 0114 可选的， 实施例四和五中。
31、 Sigma Delta 调制器采用 2 阶单环 4bit 实现， 反馈 DAC 可以采用 Current Steering 结构， 同时为了减小因单位电流源的失配而引入的非线性， 还 采用了 DWA 技术。 0115 实施例四和五的图 6 和图 7 仅以三级积分器电路为例进行举例说明， 但本发明不 限于三级积分器， 二级或多于等于三级积分器的情况， 均在本发明的保护范围之内。 0116 实施例六 0117 图 8 为本发明实施例提供的补偿 ELD 的连续时间 Sigma Delta 调制器。 0118 该调制器中包括第一级积分器 41、 第二级积分器 42、 第三级积分器 43、 第四级积 。
32、分器 44、 量化器 45 和 DAC46， 每一级积分器均由积分电阻和放大器 OPA 组成， OPA 上并联有 电容 C4， 本发明实施例在最后一级即第四级积分器 44 的积分电阻 R4 上也并联一个可变电 容 Cc， 就可以补偿 ELD， 同时， 电容的比例精度可以很好的控制， 从而可以很好的补偿环路 的 ELD（半周期） 。 0119 采用本发明， 最后一级即第四级积分器 44 加补偿后的传输函数为 ： 说 明 书 CN 104124974 A 9 7/8 页 10 0120 0121 上式左边项为补偿ELD的比例项， 右边项为最后一级积分器即第四级积 分器 44 未加补偿时的传输函数。。
33、 0122 从上式可以看出， 本专利可以实现 PI 补偿相同的功能， 并且能更好的补偿 ELD。 0123 图 8 中的补偿电容 Cc 用于补偿环路 ELD。 0124 可选的， 该实施例中的 Sigma Delta 调制器采用 4 阶单环 4bit 实现， 反馈 DAC 可 以采用 Current Steering 结构， 同时为了减小因单位电流源的失配而引入的非线性， 还采 用了 DWA 技术。 0125 实施例七 0126 图 9 为本发明实施例提供的补偿 ELD 的连续时间 Sigma Delta 调制器。 0127 该调制器中包括第一级积分器 51、 第二级积分器 52、 第三级积分。
34、器 53、 第四级积 分器 54、 第五级积分器 55、 量化器 56 和 DAC57， 每一级积分器均由积分电阻、 积分电容和运 算放大器 OPA 组成， OPA 上并联有电容 C5， 本发明实施例在最后一级即第五级积分器 55 的 积分电阻R5上也并联一个可变电容Cc， 就可以补偿ELD， 同时， 电容的比例精度可以很好的 控制， 从而可以很好的补偿环路的 ELD（半周期） 。 0128 采用本发明， 最后一级即第五级积分器 55 加补偿后的传输函数为 ： 0129 0130 上式左边项为补偿ELD的比例项， 右边项为最后一级积分器即第五级积 分器 55 未加补偿时的传输函数。 0131 。
35、从上式可以看出， 本专利可以实现 PI 补偿相同的功能， 并且能更好的补偿 ELD。 0132 图 9 中的补偿电容 Cc 用于补偿环路 ELD。 0133 可选的， 该实施例中的 Sigma Delta 调制器采用 5 阶单环 4bit 实现， 反馈 DAC 可 以采用 Current Steering 结构， 同时为了减小因单位电流源的失配而引入的非线性， 还采 用了 DWA 技术。 0134 本发明实施例采用了带电容补偿的方法来补偿 ELD 的方法， 并将其用于 Sigma Delta 调制器结构中。 0135 与现有 PI 补偿和附加 DAC 补偿技术相比， 本发明具有以下的优点 ： 。
36、0136 1、 易于实现， 只需两个电容就可以实现 ELD 补偿 ； 0137 2、 补偿精度 （如半周期延时） 可以更好控制 ； 0138 3、 只需一个反馈 DAC， 减小了功耗和芯片面积。 0139 由于本发明实施例中采用电容补偿取代了现有 PI 技术的电阻补偿， 因此， 能更好 的实现环路的稳定， 保证性能的可靠。 0140 除非另外具体陈述， 术语比如处理、 计算、 运算、 确定、 显示等等可以指一个或更多 个处理或者计算系统、 或类似设备的动作和/或过程， 所述动作和/或过程将表示为处理系 说 明 书 CN 104124974 A 10 8/8 页 11 统的寄存器或存储器内的物理。
37、(如电子)量的数据操作和转换成为类似地表示为处理系统 的存储器、 寄存器或者其他此类信息存储、 发射或者显示设备内的物理量的其他数据。 信息 和信号可以使用多种不同的技术和方法中的任何一种来表示。例如， 在贯穿上面的描述中 提及的数据、 指令、 命令、 信息、 信号、 比特、 符号和码片可以用电压、 电流、 电磁波、 磁场或粒 子、 光场或粒子或者其任意组合来表示。 0141 应该明白， 公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设 计偏好， 应该理解， 过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情 况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步。
38、骤的要素， 并且不 是要限于所述的特定顺序或层次。 0142 在上述的详细描述中， 各种特征一起组合在单个的实施方案中， 以简化本公开。 不 应该将这种公开方法解释为反映了这样的意图， 即， 所要求保护的主题的实施方案需要清 楚地在每个权利要求中所陈述的特征更多的特征。相反， 如所附的权利要求书所反映的那 样， 本发明处于比所公开的单个实施方案的全部特征少的状态。 因此， 所附的权利要求书特 此清楚地被并入详细描述中， 其中每项权利要求独自作为本发明单独的优选实施方案。 0143 本领域技术人员还应当理解， 结合本文的实施例描述的各种说明性的逻辑框、 模 块、 电路和算法步骤均可以实现成电子硬。
39、件、 计算机软件或其组合。 为了清楚地说明硬件和 软件之间的可交换性， 上面对各种说明性的部件、 框、 模块、 电路和步骤均围绕其功能进行 了一般地描述。至于这种功能是实现成硬件还是实现成软件， 取决于特定的应用和对整个 系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用， 以变通的方式实现 所描述的功能， 但是， 这种实现决策不应解释为背离本公开的保护范围。 0144 结合本文的实施例所描述的方法或者算法的步骤可直接体现为硬件、 由处理器执 行的软件模块或其组合。软件模块可以位于 RAM 存储器、 闪存、 ROM 存储器、 EPROM 存储器、 EEPROM 存储器、 寄存器、 硬。
40、盘、 移动磁盘、 CD-ROM 或者本领域熟知的任何其它形式的存储介 质中。 一种示例性的存储介质连接至处理器， 从而使处理器能够从该存储介质读取信息， 且 可向该存储介质写入信息。当然， 存储介质也可以是处理器的组成部分。处理器和存储介 质可以位于 ASIC 中。该 ASIC 可以位于用户终端中。当然， 处理器和存储介质也可以作为 分立组件存在于用户终端中。 0145 对于软件实现， 本申请中描述的技术可用执行本申请所述功能的模块 ( 例如， 过 程、 函数等 ) 来实现。这些软件代码可以存储在存储器单元并由处理器执行。存储器单元 可以实现在处理器内， 也可以实现在处理器外， 在后一种情况下。
41、， 它经由各种手段以通信方 式耦合到处理器， 这些都是本领域中所公知的。 0146 上文的描述包括一个或多个实施例的举例。当然， 为了描述上述实施例而描述部 件或方法的所有可能的结合是不可能的， 但是本领域普通技术人员应该认识到， 各个实施 例可以做进一步的组合和排列。因此， 本文中描述的实施例旨在涵盖落入所附权利要求书 的保护范围内的所有这样的改变、 修改和变型。 此外， 就说明书或权利要求书中使用的术语 “包含” ， 该词的涵盖方式类似于术语 “包括” ， 就如同 “包括， ” 在权利要求中用作衔接词所解 释的那样。此外， 使用在权利要求书的说明书中的任何一个术语 “或者” 是要表示 “非排它 性的或者” 。 说 明 书 CN 104124974 A 11 1/4 页 12 图 1 图 2 图 3 说 明 书 附 图 CN 104124974 A 12 2/4 页 13 图 4 图 5 说 明 书 附 图 CN 104124974 A 13 3/4 页 14 图 6 图 7 图 8 说 明 书 附 图 CN 104124974 A 14 4/4 页 15 图 9 说 明 书 附 图 CN 104124974 A 15 。