《制造多栅极器件的方法.pdf》由会员分享，可在线阅读，更多相关《制造多栅极器件的方法.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104009036 A (43)申请公布日 2014.08.27 CN 104009036 A (21)申请号 201310192965.0 (22)申请日 2013.05.22 13/773,515 2013.02.21 US H01L 27/088(2006.01) H01L 23/528(2006.01) H01L 21/8234(2006.01) H01L 21/768(2006.01) (71)申请人 台湾积体电路制造股份有限公司 地址 中国台湾新竹 (72)发明人 郭志伟 赵元舜 陈豪育 杨士洪 (74)专利代理机构 北京德恒律治知识产权代理 有限公司 1。
2、1409 代理人 章社杲 孙征 (54) 发明名称 制造多栅极器件的方法 (57) 摘要 本发明提供了一种器件， 该器件包括 ： 包括 隔离部件的晶圆衬底、 嵌入隔离部件中的至少两 个鳍结构、 环绕两个鳍结构分别地设置的至少两 个栅叠层。第一层间介电 （ILD） 层设置在两个栅 叠层之间， 在该两个栅叠层之间形成盘状沟槽， 使 得沟槽的底面低于相邻的两个栅叠层的顶面。在 包括在盘状沟槽中的第一 ILD 层的上方设置第二 ILD 层。第二 ILD 包括氮化物材料 ； 第一 ILD 包括 氧化物材料。本发明还提供了制造多栅极器件的 方法。 (30)优先权数据 (51)Int.Cl. 权利要求书 2。
3、 页 说明书 7 页 附图 9 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书7页 附图9页 (10)申请公布号 CN 104009036 A CN 104009036 A 1/2 页 2 1. 一种半导体器件， 包括 ： 衬底， 包括隔离部件 ； 至少两个鳍结构， 嵌入所述隔离部件中 ； 至少两个栅叠层， 被设置为分别环绕所述两个鳍结构 ； 第一层间介电 （ILD） 层， 设置在所述两个栅叠层之间， 其中， 所述第一 ILD 层的一部分 的顶面低于栅叠层的顶面， 从而形成沟槽 ； 以及 第二 ILD 层， 设置在所述第一 ILD 层的上方并且位于所述沟。
4、槽中， 其中， 所述第二 ILD 层的顶面与所述栅叠层的顶面近似等高。 2. 根据权利要求 1 所述的器件， 还包括 ： 位于所述栅叠层和所述第一 ILD 层之间的蚀 刻停止层。 3. 根据权利要求 1 所述的器件， 其中， 以盘状轮廓形成第二 ILD 层。 4. 根据权利要求 1 所述的器件， 其中， 所述第二 ILD 不同于所述第一 ILD 层。 5. 根据权利要求 4 所述的器件， 其中， 所述第二 ILD 包括氮化物材料， 而所述第一 ILD 包括氧化物材料。 6.根据权利要求4所述的器件， 其中， 所述第二ILD具有与所述第一ILD不同的蚀刻速 率。 7. 根据权利要求 1 所述的器。
5、件， 其中， 所述栅叠层包括 ： 环绕所述鳍结构的第一界面 层、 设置在所述第一界面层上方的第二界面层、 设置在所述第二界面层上方的栅极层以及 设置在所述第一界面层、 所述第二界面层和所述栅极层的侧壁上的间隔件。 8. 根据权利要求 7 所述的器件， 其中， 所述第一界面层包括氧化硅。 9. 一种制造半导体器件的方法， 所述方法包括 ： 在晶圆衬底上形成鳍结构和隔离结构， 所述鳍结构嵌入所述隔离结构中 ； 环绕所述鳍结构形成两个栅叠层 ； 在所述栅叠层的上方沉积第一层间介电 （ILD） 层 ； 去除部分所述第一 ILD 层， 在所述两个栅叠层之间形成沟槽 ； 在所述第一 ILD 层的上方， 包。
6、括在所述沟槽中沉积第二 ILD 层 ； 以及 去除部分所述第二 ILD 层， 保留所述沟槽的所述第二 ILD 层。 10. 一种制造半导体器件的方法， 所述方法包括 ： 在晶圆衬底上形成鳍结构和隔离结构， 所述鳍结构嵌入所述隔离结构中 ； 实施凹进工艺以去除部分所述隔离结构 ； 环绕所述鳍结构形成伪栅叠层， 所述伪栅叠层包括设置在所述鳍结构上方的第一牺牲 层、 设置在所述第一牺牲层上方的第二牺牲层以及设置在所述第一牺牲层和所述第二牺牲 层的侧壁上的间隔件 ； 环绕所述伪栅叠层形成源极 / 漏极 ； 在所述伪栅叠层的上方沉积蚀刻停止层 ； 在所述蚀刻停止层的上方沉积第一层间介电 （ILD） 层 。
7、； 去除部分所述第一 ILD 层以暴露设置在所述伪栅叠层的顶部的所述蚀刻停止层并且 形成所述第一 ILD 层的盘状轮廓 ； 在所述第一 ILD 层的上方沉积第二 ILD 层， 其中， 盘状的第二 ILD 层覆盖所述第一 ILD 权 利 要 求 书 CN 104009036 A 2 2/2 页 3 层 ； 去除设置在所述伪栅叠层的顶部的部分所述第二 ILD 层和部分所述蚀刻停止层， 使得 将所述伪栅叠层内的所述第二牺牲层暴露在空气中 ； 去除所述伪栅叠层内的所述第二牺牲层和所述第一牺牲层， 以在所述伪栅叠层内形成 空白空间 ； 以及 通过用环绕所述鳍结构的第一界面层、 位于所述第一界面层上方的第。
8、二界面层和位于 所述第二界面层上方的栅极层填充所述空白空间来形成栅叠层。 权 利 要 求 书 CN 104009036 A 3 1/7 页 4 制造多栅极器件的方法 技术领域 0001 本发明一般地涉及半导体技术领域， 更具体地来说， 涉及半导体器件及其制造方 法。 背景技术 0002 半导体集成电路 （IC） 产业经历了呈指数式的发展。IC 材料和设计方面的技术进 步产生了多代 IC， 其中每一代都比上一代具有更小和更复杂的电路。在 IC 发展过程中， 功 能密度 （即， 单位芯片面积上的互连器件的数量） 大幅增加而几何尺寸 （即， 使用制造工艺可 以做出的最小的元件 （或线） ） 减小。通。
9、常这种按比例减小的工艺通过提高生产效率和降低 相关成本而带来益处。这种按比例减小的工艺也增加了加工和生产 IC 的复杂度， 因此， 为 了实现这些进步， 需要 IC 加工和生产方面的类似发展。 0003 按比例缩小的工艺中的一种进步是制造鳍式场效应晶体管 （FinFET） 。 期望进一步 改进制造 FinFET 的操作， 诸如通过利用高蚀刻选择性材料作为层间介电 （ILD） 硬掩模层以 防止各个制造工艺中的 ILD 损失。因此， 需要的是一种用于改进 FinFET 的制造和操作的方 法。 发明内容 0004 为了解决现有技术中所存在的缺陷， 根据本发明的一方面， 提供了一种半导体器 件， 包括。
10、 ： 衬底， 包括隔离部件 ； 至少两个鳍结构， 嵌入所述隔离部件中 ； 至少两个栅叠层， 被设置为分别环绕所述两个鳍结构 ； 第一层间介电 （ILD） 层， 设置在所述两个栅叠层之间， 其中， 所述第一ILD层的一部分的顶面低于栅叠层的顶面， 从而形成沟槽 ； 以及第二ILD层， 设置在所述第一ILD层的上方并且位于所述沟槽中， 其中， 所述第二ILD层的顶面与所述栅 叠层的顶面近似等高。 0005 该器件还包括 ： 位于所述栅叠层和所述第一 ILD 层之间的蚀刻停止层。 0006 在该器件中， 以盘状轮廓形成第二 ILD 层。 0007 在该器件中， 所述第二 ILD 不同于所述第一 IL。
11、D 层。 0008 在该器件中， 所述第二 ILD 包括氮化物材料， 而所述第一 ILD 包括氧化物材料。 0009 在该器件中， 所述第二 ILD 具有与所述第一 ILD 不同的蚀刻速率。 0010 在该器件中， 所述栅叠层包括 ： 环绕所述鳍结构的第一界面层、 设置在所述第一 界面层上方的第二界面层、 设置在所述第二界面层上方的栅极层以及设置在所述第一界面 层、 所述第二界面层和所述栅极层的侧壁上的间隔件。 0011 在该器件中， 所述第一界面层包括氧化硅。 0012 在该器件中， 所述第二界面层包括高 k 介电材料。 0013 在该器件中， 所述栅极层包括多晶硅、 金属或金属合金。 00。
12、14 根据本发明的另一方面， 提供了一种制造半导体器件的方法， 所述方法包括 ： 在晶 圆衬底上形成鳍结构和隔离结构， 所述鳍结构嵌入所述隔离结构中 ； 环绕所述鳍结构形成 说 明 书 CN 104009036 A 4 2/7 页 5 两个栅叠层 ； 在所述栅叠层的上方沉积第一层间介电 （ILD） 层 ； 去除部分所述第一 ILD 层， 在所述两个栅叠层之间形成沟槽 ； 在所述第一 ILD 层的上方， 包括在所述沟槽中沉积第二 ILD 层 ； 以及去除部分所述第二 ILD 层， 保留所述沟槽的所述第二 ILD 层。 0015 在该方法中， 所述栅叠层是伪栅叠层， 所述方法还包括 ： 在所述栅叠。
13、层的上方沉积 蚀刻停止层 ； 环绕所述鳍结构形成所述伪栅叠层， 所述伪栅叠层包括设置在所述鳍结构上 方的第一牺牲层、 设置在所述第一牺牲层上方的第二牺牲层以及设置在所述第一牺牲层和 所述第二牺牲层的侧壁上的间隔件 ； 去除所述伪栅叠层内的所述第一牺牲层和所述第二牺 牲层以在每个伪栅叠层内形成空白空间 ； 以及通过用环绕所述鳍结构的第一界面层、 位于 所述第一界面层上方的第二界面层和位于所述第二界面层上方的栅极层填充所述空白空 间来形成栅叠层。 0016 在该方法中， 去除部分所述第一 ILD 层以及部分所述第二 ILD 层的步骤利用化学 机械抛光 （CMP） 。 0017 在该方法中， 所述沟。
14、槽的底面比所述栅叠层的顶面低至少 0018 在该方法中， 所述沟槽包括所述第一 ILD 层中的盘状轮廓。 0019 在该方法中， 去除部分所述第二 ILD 层包括将所述伪栅叠层内的所述第二牺牲层 暴露在空气中。 0020 根据本发明的又一方面， 提供了一种制造半导体器件的方法， 所述方法包括 ： 在晶 圆衬底上形成鳍结构和隔离结构， 所述鳍结构嵌入所述隔离结构中 ； 实施凹进工艺以去除 部分所述隔离结构 ； 环绕所述鳍结构形成伪栅叠层， 所述伪栅叠层包括设置在所述鳍结构 上方的第一牺牲层、 设置在所述第一牺牲层上方的第二牺牲层以及设置在所述第一牺牲层 和所述第二牺牲层的侧壁上的间隔件 ； 环绕。
15、所述伪栅叠层形成源极 / 漏极 ； 在所述伪栅叠 层的上方沉积蚀刻停止层 ； 在所述蚀刻停止层的上方沉积第一层间介电 （ILD） 层 ； 去除部 分所述第一 ILD 层以暴露设置在所述伪栅叠层的顶部的所述蚀刻停止层并且形成所述第 一 ILD 层的盘状轮廓 ； 在所述第一 ILD 层的上方沉积第二 ILD 层， 其中， 盘状的第二 ILD 层 覆盖所述第一 ILD 层 ； 去除设置在所述伪栅叠层的顶部的部分所述第二 ILD 层和部分所述 蚀刻停止层， 使得将所述伪栅叠层内的所述第二牺牲层暴露在空气中 ； 去除所述伪栅叠层 内的所述第二牺牲层和所述第一牺牲层， 以在所述伪栅叠层内形成空白空间 ； 。
16、以及通过用 环绕所述鳍结构的第一界面层、 位于所述第一界面层上方的第二界面层和位于所述第二界 面层上方的栅极层填充所述空白空间来形成栅叠层。 0021 在该方法中， 去除部分所述第一 ILD 层包括利用化学机械抛光 （CMP） 工艺。 0022 该方法还包括 ： 利用凹进工艺。 0023 在该方法中， 沉积所述第二 ILD 层包括沉积氮化硅层。 0024 在该方法中， 去除部分所述第二ILD层和部分所述蚀刻停止层包括利用CMP工艺。 附图说明 0025 当结合附图进行阅读时， 根据下面详细的描述可以更好地理解本发明。应该强调 的是， 根据工业中的标准实践， 对各种部件没有按比例绘制并且仅仅用于。
17、说明的目的。 实际 上， 为了清楚讨论起见， 各种部件的尺寸可以被任意增大或缩小。 0026 图 1 是制造用于实施本发明的一个或多个实施例的器件的方法的流程图。 说 明 书 CN 104009036 A 5 3/7 页 6 0027 图 2A 至图 9B 是利用图 1 示出的方法制造的示例性器件的示意图。 具体实施方式 0028 为了实施本发明的不同部件， 以下公开内容提供了许多不同的实施例或实例。在 下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例 如， 第一部件形成在第二部件上或者上方可以包括其中以直接接触的方式形成第一部件和 第二部件的实施例， 并且也可以包。
18、括其中可以形成介于第一部件和第二部件之间的附加部 件， 使得第一部件和第二部件不直接接触的实施例。 再者， 本发明可以在各个实例中重复参 照数字和 / 或字母。该重复是为了简明和清楚， 而且其本身并没有规定所讨论的各个实施 例和 / 或结构之间的关系。 0029 应该理解， 虽然本文中可以使用术语 “第一” 和 “第二” 等描述各个区域、 层和 / 或 部分， 但是这些区域、 层和 / 或部分不应该通过这些术语进行限定。这些术语仅用于使一个 区域、 层或部分与另一区域、 层或部分区分开来。 因此， 以下讨论的第一区域、 第一层或第一 部分可以被称为第二区域、 第二层或第二部分， 而类似地， 第。
19、二区域、 第二层或第二部分可 以被称为第一区域、 第一层或第一部分而不背离本发明的教导。 0030 现在参照图 1， 根据本发明的一个或多个实施例利用方法 100 制造器件。应该理 解， 可以在方法 100 之前、 期间、 和之后提供附加的步骤， 而且对于该方法的其他实施例， 可 以替换、 删除或前后移动所描述的一些步骤。将参照图 2A 至图 9B 同时描述利用方法 100 的器件 200。方法 100 是实例， 并不意图超出权利要求中明确叙述的内容限定本发明。在本 实施例中， 器件也被称为结构或晶体管。应该理解， 器件 200 中的其他构造以及包含或省略 各种术语是可能的。 0031 方法 。
20、100 开始于步骤 102， 其中， 在晶圆衬底上形成多个鳍结构和阱。也形成隔离 结构以隔离每个阱和鳍结构。在本实施例中， 鳍结构也被称为鳍。现在参照图 2， 以下讨论 的图 5B 中示出了阱。 0032 参照图 2A 和图 2B， 鳍结构 204 形成在晶圆衬底 202 中， 并且隔离结构 206 形成在 晶圆衬底 202 上以分别隔离每个鳍结构 204。在一些实施例中， 鳍结构 204 包括一层或多 层， 并且可以包括晶圆衬底 202（诸如 Si） 的多部分。在另一个实施例中， 鳍结构 204 可以 包括外延 （EPI） 层， 诸如 SiGe 或 SiGa。形成鳍结构 204 包括利用光刻。
21、工艺和蚀刻工艺。形 成鳍结构 204 还可以包括利用 EPI 生长工艺。 0033 隔离结构206设置在晶圆衬底202的上方并且用于隔离每个阱。 在一些实施例中， 隔离结构 206 包括氧化硅、 氮化硅或氮氧化硅。其他合适的材料是可能的。形成隔离结构 206 可以包括利用沉积工艺， 诸如化学汽相沉积 （CVD） 或物理汽相沉积 （PVD） 。形成隔离结 构 206 还包括利用化学机械抛光 （CMP） 工艺。形成阱可以包括利用注入工艺。此外， 在本 实施例中， 实施凹进工艺以去除在晶圆衬底 202 上所设置的隔离结构 206 的多部分。实施 凹进工艺包括利用蚀刻工艺。 0034 方法 100 （。
22、图 1） 继续进行至步骤 106， 其中， 在鳍结构和阱的上方形成多个栅叠层。 0035 再参照图2A和图2B， 在阱208和嵌入隔离结构206中的鳍结构204的上方形成栅 叠层 210。在本实例中， 栅叠层 210 是伪栅叠层， 每个栅叠层 210 都包括第一牺牲层 212、 第 二牺牲层 214 和间隔件 216。第一牺牲层 212 设置在鳍结构 204 的上方， 第二牺牲层 214 设 说 明 书 CN 104009036 A 6 4/7 页 7 置在第一牺牲层 212 的上方， 并且间隔件 216 设置在第一牺牲层 212 和第二牺牲层 214 的 侧壁上。第一牺牲层 212 包括介电。
23、材料， 诸如氧化硅或氮化硅。在另一个实施例中， 第二牺 牲层 214 包括介电材料， 诸如氧化硅或氮化硅。间隔件 216 可以包括氧化硅、 氮化硅或氮氧 化硅。形成栅叠层 210 包括利用沉积工艺， 诸如 CVD 或 PVD 工艺。形成栅叠层 210 还包括 利用光刻工艺和蚀刻工艺。 0036 方法100继续进行至步骤108， 其中， 环绕设置在阱上的伪栅叠层形成源极/漏极。 0037 现在参照图 3A 和图 3B， 分别在伪栅叠层 210 的相对侧形成源极 218 和漏极 220。 可以在伪栅叠层 210 的任一侧处形成源极 218 或漏极 220。源极 218 可以包括 P 源极或 N 源。
24、极， 并且漏极 220 可以包括 P 漏极或 N 漏极。在一个实施例中， 形成源极 218 和漏极 220 可以包括利用注入工艺。在另一个实施例中， 形成源极 218 和漏极 220 包括利用凹进工艺 以及然后利用源极 / 漏极 EPI 工艺来形成用于源极 / 漏极的结。形成源极 / 漏极还可以包 括利用光刻工艺和清洁工艺。 0038 方法 100 继续进行至步骤 110， 其中， 在形成在阱上的伪栅叠层、 环绕栅叠层的源 极 / 漏极以及隔离阱的隔离结构的上方沉积蚀刻停止层。 0039 现参照图 4A 和图 4B， 在设置在阱 208 上方的伪栅叠层 210、 环绕伪栅叠层 210 的 源极。
25、 218 和漏极 220、 隔离阱 208 的隔离结构 206 的上方沉积蚀刻停止层 222。蚀刻停止层 222可以包括诸如氮化硅的氮化物材料， 并且可以利用诸如CVD或PVD的沉积工艺形成该蚀 刻停止层。 0040 方法 100 继续进行至步骤 112， 其中， 在蚀刻停止层的上方沉积第一层间介电 （ILD） 层以填充伪栅叠层之间的间隙。 0041 现参照图5A和图5B， 在蚀刻停止层222的上方沉积第一ILD层224以覆盖环绕鳍 结构 204 所形成的伪栅叠层 210。在一些实施例中， 第一 ILD 层 224 可以包括用于更好的间 隙填充的柔软和流动材料。在一个实施例中， 第一 ILD 。
26、层 224 可以包括氧化物材料， 诸如氧 化硅。沉积第一 ILD 层 224 包括利用 CVD 或 PVD 工艺。沉积第一 ILD 层 224 还可以包括利 用诸如涂覆工艺的旋涂工艺。 0042 方法 100 继续进行至步骤 114， 其中， 平坦化第一 ILD 层。例如， 化学机械抛光 （CMP） 工艺可以用于去除第一 ILD 层的多部分并且暴露设置在伪栅叠层的顶部的蚀刻停止 层。应该理解， 在一些实施例中， 第一 ILD 层可以是充分平坦的， 从而可以省略此步骤。 0043 现在参照图 6A 和图 6B， 去除第一 ILD 层 224 的多部分并且暴露设置在伪栅叠层 210的顶部的蚀刻停止。
27、层222的多部分。 由于第一ILD层224的相对柔软性， 例如， 通过CMP 工艺去除 ILD 层 224 位于伪栅叠层 210 之间的额外部分。因此， 伪栅叠层 210 之间的剩余 ILD层224形成盘状轮廓。 在本实施例中， 该盘的底部低于设置在伪栅叠层210上的蚀刻停 止层 222 的顶面。用字母 D 表示该盘的底部与栅叠层 210 的顶面 （包括蚀刻停止层 222） 之 间的距离。在一个实例中， 对于总高度为大约的伪栅叠层 210， 距离 D 在大约至 的范围内。 0044 方法 100 继续进行至步骤 116， 其中， 在第一 ILD 层的上方沉积第二 ILD 层。在本 实施例中， 。
28、第二 ILD 层也被称为 ILD 保护层。第二 ILD 层也填充在第一 ILD 层中所形成的 任何盘。 0045 现在参照图 7A 和图 7B， 在第一 ILD 层 224 和伪栅叠层 210 的上方沉积第二 ILD 层 说 明 书 CN 104009036 A 7 5/7 页 8 226。伪栅叠层 210 被掩埋在第二 ILD 层 226 的下方。根据一个或多个实施例， 第二 ILD 层 226 与第一 ILD 层 224 不同， 并且该第二 ILD 层 226 与第一 ILD 层 224 相比， 具有低得多的 蚀刻速率。在一些实施例中， 第二 ILD 层 226 包括与氮化物相关的材料， 。
29、诸如氮化硅或掺碳 氮化硅。其他合适的材料也是可能的。 0046 方法 100 继续进行至步骤 118， 其中， 去除设置在伪栅叠层的顶部的 ILD 保护层以 及蚀刻停止层的多部分， 并暴露伪栅叠层内的牺牲层。 0047 现在参照图 8A 和图 8B， 去除第二 ILD 保护层 226 的多部分， 还去除设置在伪栅叠 层 210 的顶部的蚀刻停止层 222， 并且伪栅叠层 210 内部的第二牺牲层 214 暴露在空气中。 第二 ILD 层 226 仅保留并填充伪栅叠层 210 之间的盘。在本实施例中， 利用 CMP 工艺去除 第二 ILD 层的多部分， 而且由于第二 ILD 层与第一 ILD 层。
30、相比的不同属性 （例如， 在 CMP 期 间的不同蚀刻速率） ， 第二 ILD 层保留在盘中。 0048 方法 100 继续进行至步骤 120， 其中， 通过如果 / 根据需要完成栅极结构。 0049 现参照图9A和图9B， 在本实施例中， 栅叠层210是伪栅叠层。 因此， 为了完成栅叠 层， 通过去除其中的第一牺牲层 212 和第二牺牲层 214（图 8A 和图 8B） （诸如利用蚀刻工 艺） 在伪栅叠层 210 内形成空白空间 （empty space） 。在本实施例中， 由于第二 ILD 层 226 设置在第一 ILD 层 224 上， 在利用蚀刻工艺去除伪栅叠层 210 内的第一牺牲层。
31、 212 和第二 牺牲层 214 的同时防止 ILD 层 224 的损失。也就是说， 因为在第一 ILD 层 224 上沉积第二 ILD 层 226， 所以更容易控制蚀刻工艺。 0050 然后， 环绕嵌入隔离结构 206 中的鳍结构 204 形成栅叠层 230。栅叠层 230 包括环 绕嵌入隔离结构206中的鳍结构204所沉积的第一界面层232、 在第一界面层232上所沉积 的第二界面层 234 以及在第二界面层 234 上所沉积的栅极层 236。在一个实施例中， 第一 界面层 232 包括诸如氧化硅的介电材料， 而第二界面层 234 包括诸如 GeO 的高 k 介电材料。 栅极层 236 包。
32、括诸如掺杂多晶硅的导电材料。另外地或可选地， 栅极层 236 可以包括金属 或金属合金， 诸如 Al、 Ni、 Cu 或它们的组合。形成栅叠层 230 包括利用诸如 CVD、 PVD 的沉 积工艺、 溅射或者电镀。 0051 在以上论述中， 通过制造器件， 实施了各种工艺， 诸如膜沉积工艺、 光刻工艺、 蚀 刻工艺、 离子注入工艺、 CVD 工艺和清洁工艺。在一些实施例中， 膜沉积工艺包括诸如蒸发 和 DC 磁控溅射的物理汽相沉积 （PVD） 工艺、 诸如化学镀或电镀的喷镀工艺、 诸如常压 CVD （APCVD） 、 低压 CVD（LPCVD） 、 等离子体增强 CVD（PECVD） 或高密度。
33、等离子体 CVD（HDP CVD） 的化学汽相沉积 （CVD） 工艺、 离子束沉积、 旋涂、 金属有机分解法 （MOD） 、 原子层沉积 （ALD） 工艺和 / 或其他合适的方法。 0052 在一些实施例中， 光刻工艺可以包括在晶圆衬底上涂覆光刻胶膜， 通过光刻工具 或离子束直写机对在晶圆衬底上所沉积的光刻胶膜进行曝光， 然后对曝光的光刻胶膜进行 显影以形成离子注入工艺或蚀刻工艺的光刻胶图案。 在晶圆衬底上涂覆光刻胶膜包括在对 晶圆衬底施加光刻胶膜之前实施脱水工艺， 从而可以提高光刻胶膜与晶圆衬底的粘附性。 脱水工艺可以包括在高温下烘烤衬底一段时间或对衬底施加诸如六甲基二硅胺 （HMDS） 的。
34、 化学物质。在晶圆衬底上涂覆光刻胶膜可以包括软烘 （SB） 。对沉积在晶圆衬底上的光刻胶 膜进行曝光包括利用掩模。掩模可以是二元掩模 （BIM） 、 超级二元掩模 （SBIM） 或相移掩模 （PSM） ， 该相移掩模包括交替相移掩模 （alt.PSM） 或衰减相移掩模 （att.PSM） 。光刻工具可 说 明 书 CN 104009036 A 8 6/7 页 9 以包括 I- 线 （I-line） 、 深紫外线 （DUV） 或远紫外线 （EUV） 工具。对曝光的光刻胶膜进行显 影可以包括曝光后烘烤 （PEB） 、 显影后烘烤 （PDB） 工艺或它们的组合。 0053 在一些实施例中， 蚀刻工艺。
35、可以包括干 （等离子体） 蚀刻、 湿蚀刻和/或其他蚀刻方 法。例如， 干蚀刻工艺可以使用含氧气体、 含氟气体 （例如 CF4、 SF6、 CH2F2、 CHF3和 / 或 C2F6） 、 含氯气体 （例如 Cl2、 CHCl3、 CCl4和 / 或 BCl3） 、 含溴气体 （例如 HBr 和 / 或 CHBR3） 、 含碘气体、 其他合适的气体和 / 或等离子体、 和 / 或它们的组合。 0054 因此， 本发明描述了一种器件。该器件包括 ： 包括隔离部件的晶圆衬底， 嵌入隔离 部件中的至少两个鳍结构， 环绕两个鳍结构分别地设置的至少两个栅叠层， 设置在两个栅 叠层之间的第一层间介电 （IL。
36、D） 层， 以及设置在第一ILD层的上方的第二ILD层， 其中， 第二 ILD 层防止第一 ILD 层的损失。器件还包括位于栅叠层和第一 ILD 层之间的蚀刻停止层。 第二 ILD 包括盘状轮廓。第二 ILD 层不同于第一 ILD 层。第二 ILD 包括氮化物材料。第一 ILD包括氧化物材料。 栅叠层包括环绕鳍结构的第一界面层、 设置在第一界面层的上方的第 二界面层、 设置在第二界面层的上方的栅极层、 设置在第一界面层和第二界面层以及栅极 层的侧壁上的间隔件。第一界面层包括氧化硅。第二界面层包括高 k 介电材料。栅极层包 括多晶硅、 金属或金属合金。 0055 在一些实施例中， 描述了制造器件。
37、的方法。 该方法包括 ： 在晶圆衬底上形成鳍结构 和隔离结构， 其中， 鳍结构嵌入隔离结构中 ； 环绕鳍结构形成伪栅叠层， 其中， 伪栅叠层包括 设置在鳍结构的上方的第一牺牲层、 设置在第一牺牲层的上方的第二牺牲层和设置在第一 牺牲层和第二牺牲层的侧壁上的间隔件 ； 在伪栅叠层的上方沉积蚀刻停止层 ； 在蚀刻停止 层的上方沉积第一层间介电 （ILD） 层 ； 去除第一 ILD 层的多部分以暴露设置在伪栅叠层的 顶部的蚀刻停止层 ； 在第一 ILD 层的上方沉积第二 ILD 层， 其中， 第二 ILD 层保护第一 ILD 层 ； 去除第二 ILD 以及设置在伪栅叠层的顶部的蚀刻停止层的多部分 ；。
38、 去除伪栅叠层内的 第一牺牲层和第二牺牲层以在每个伪栅叠层内形成空白空间 ； 以及通过环绕鳍结构的第一 界面层、 位于第一界面层的上方的第二界面层以及位于第二界面层的上方的栅极层填充空 白空间来形成栅叠层。该方法还包括实施凹进工艺以去除隔离结构的多部分。该方法还包 括环绕伪栅叠层形成源极 / 漏极。去除第一 ILD 层的多部分包括利用凹进工艺形成第一 ILD 层的盘状轮廓。去除第二 ILD 层和蚀刻停止层的多部分包括将伪栅叠层内的第二牺牲 层暴露在空气中。 0056 在其他实施例中， 提出了一种制造器件的方法。 该方法包括 ： 在晶圆衬底上形成鳍 结构和隔离结构， 其中， 鳍结构嵌入隔离结构中。
39、 ； 实施凹进工艺以去除隔离结构的多部分 ； 环绕鳍结构形成伪栅叠层， 其中， 伪栅叠层包括设置在鳍结构的上方的第一牺牲层、 设置在 第一牺牲层的上方的第二牺牲层以及设置在第一牺牲层和第二牺牲层的侧壁上的间隔件 ； 环绕伪栅叠层形成源极 / 漏极 ； 在伪栅叠层的上方沉积蚀刻停止层 ； 在蚀刻停止层的上方 沉积第一层间介电 （ILD） 层 ； 去除第一 ILD 层的多部分以暴露在伪栅叠层的顶部所设置的 蚀刻停止层并且形成第一 ILD 层的盘状轮廓 ； 在第一 ILD 层的上方沉积第二 ILD 层， 其中， 盘状的第二 ILD 层覆盖第一 ILD 层 ； 去除设置在伪栅叠层顶部的第二 ILD 和。
40、蚀刻停止层的 多部分， 使得伪栅叠层内的第二牺牲层暴露在空气中 ； 去除伪栅叠层内的第二牺牲层和第 一牺牲层以在伪栅叠层内形成空白空间 ； 以及通过用环绕鳍结构的第一界面层、 位于第一 界面层的上方的第二界面层以及位于第二界面层的上方的栅极层填充空白空间来形成栅 说 明 书 CN 104009036 A 9 7/7 页 10 叠层。去除第一 ILD 层的多部分包括利用化学机械抛光 （CMP） 工艺。去除第一 ILD 层的多 部分还包括利用凹进工艺。沉积第二 ILD 层包括沉积氮化硅层。去除第二 ILD 层和蚀刻停 止层的多部分包括利用 CMP 工艺。 0057 上面论述了若干实施例的特征， 使。
41、得本领域普通技术人员可以更好地理解本发明 的各个方面。本领域普通技术人员应该理解， 可以很容易地使用本发明作为基础来设计或 更改用于达到与这里所介绍实施例相同的目的和 / 或实现相同优点的其他工艺和结构。本 领域普通技术人员也应该意识到， 这种等效构造并不背离本发明的精神和范围， 并且在不 背离本发明的精神和范围的情况下， 在本文中可以进行多种变化、 替换以及改变。 说 明 书 CN 104009036 A 10 1/9 页 11 图 1 图 2A 说 明 书 附 图 CN 104009036 A 11 2/9 页 12 图 2B 图 3A 说 明 书 附 图 CN 104009036 A 1。
42、2 3/9 页 13 图 3B 图 4A 说 明 书 附 图 CN 104009036 A 13 4/9 页 14 图 4B 图 5A 说 明 书 附 图 CN 104009036 A 14 5/9 页 15 图 5B 图 6A 说 明 书 附 图 CN 104009036 A 15 6/9 页 16 图 6B 图 7A 说 明 书 附 图 CN 104009036 A 16 7/9 页 17 图 7B 图 8A 说 明 书 附 图 CN 104009036 A 17 8/9 页 18 图 8B 图 9A 说 明 书 附 图 CN 104009036 A 18 9/9 页 19 图 9B 说 明 书 附 图 CN 104009036 A 19 。