《SRAM版图的生成方法.pdf》由会员分享，可在线阅读，更多相关《SRAM版图的生成方法.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103996661 A (43)申请公布日 2014.08.20 CN 103996661 A (21)申请号 201410253555.7 (22)申请日 2014.06.09 H01L 21/8244(2006.01) (71)申请人 上海华力微电子有限公司 地址 201203 上海市浦东新区张江开发区高 斯路 568 号 (72)发明人 马杰 刘梅 崔丛丛 (74)专利代理机构 上海思微知识产权代理事务 所 ( 普通合伙 ) 31237 代理人 王宏婧 (54) 发明名称 SRAM 版图的生成方法 (57) 摘要 本发明提出了一种 SRAM 版图的生成方法， 先。
2、 形成第一单元， 然后复制第一单元形成第二单元， 连接第一单元和第二单元构成SRAM， 把SRAM中相 同的参数归类， 可以实现 SRAM 版图的自动生成， 从而能够高效完成不同尺寸大小 SRAM 版图的实 现， 简化 SRAM 版图的设计， 从而降低人工设计版 图过程中产生的错误率， 并缩短 SRAM 版图实现时 间。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图2页 (10)申请公布号 CN 103996661 A CN 103996661 A 1/1 页 2 1. 一。
3、种 SRAM 版图的生成方法， 包括步骤 ： 定义第一反相器栅极的形状和尺寸 ； 由所述第一反相器栅极的形状和尺寸定义出第一反相器中的第一 PMOS 晶体管和第一 NMOS 晶体管有源区的形状和尺寸 ； 定义第一输入端 NMOS 栅极的形状和尺寸 ； 以所述第一输入端NMOS栅极的形状和尺寸定义出所述第一输入端NMOS有源区的形状 和尺寸 ； 以所述第一输入端 NMOS 有源区的形状和尺寸定义出第一注入层和第一阱层的形状和 尺寸 ； 使所述第一 PMOS 晶体管和第一 NMOS 晶体管的漏极连接在一起， 使所述第一输入端 NMOS和第一NMOS晶体管的有源区连接在一起， 并且使所述第一输入端N。
4、MOS和第一NMOS晶 体管的漏极也连接在一起， 从而构成第一单元 ； 复制所述第一单元， 旋转 180 度， 形成第二单元 ； 使所述第一单元中的第一 PMOS 晶体管漏极和第二单元中的第二反相器栅极相连， 使 所述第二单元中的第二 PMOS 晶体管漏极和第一单元中的第一反相器栅极相连， 从而生成 SRAM 版图。 2.如权利要求1所述的SRAM版图的生成方法， 其特征在于， 所述第一PMOS晶体管和第 一 NMOS 晶体管的漏极通过通孔连线和金属连线连接在一起。 3.如权利要求2所述的SRAM版图的生成方法， 其特征在于， 所述第一输入端NMOS和第 一 NMOS 晶体管的漏极通过通孔连线。
5、连接在一起。 4. 如权利要求 3 所述的 SRAM 版图的生成方法， 其特征在于， 所述第一单元中的第一 PMOS 晶体管漏极和第二单元中的第二反相器栅极通过通孔连线相连。 5. 如权利要求 4 所述的 SRAM 版图的生成方法， 其特征在于， 所述第二单元中的第二 PMOS 晶体管漏极和第一单元中的第一反相器栅极通过通孔连线相连。 6. 如权利要求 5 所述的 SRAM 版图的生成方法， 其特征在于， 所述通孔连线均通过金属 连线引出。 权 利 要 求 书 CN 103996661 A 2 1/4 页 3 SRAM 版图的生成方法 技术领域 0001 本发明涉及半导体制造领域， 尤其涉及一。
6、种 SRAM 版图的生成方法。 背景技术 0002 SRAM(Static Random Access Memory， 静态随机存储记忆体 ) 是一种只要供电就保 持数据的半导体存储器。SRAM 具有低功耗、 数据存取速度快且与 CMOS 逻辑工艺兼容等优 点， 广泛应用于各种电子器件中。因此， SRAM 是任何一个半导体逻辑制程都不可缺少的部 分。 0003 基本的 SRAM 单元由两个交叉耦合的反相器和两个存取晶体管 ( 通常为 NMOS 晶 体管 ) 构成， 属于一个典型的六晶体管 SRAM(6T SRAM)。具体的， SRAM 可划分为第一反相器 (Inverter)、 第二反相器和两。
7、个 NMOS 晶体管 ( 简称为 NPASS)， 其中第一反相器由第一 PMOS 晶体管和第一 NMOS 晶体管组成， 第二反相器由第二 PMOS 晶体管和第二 NMOS 晶体管组成， 加上两个 NMOS 晶体管一共由六个晶体管 (Transistor) 组成。 0004 传统 SRAM 版图的生成方法是通过软件分别对每一个晶体管进行生成， 然后组合 成 SRAM。虽然传统 SRAM 版图的生成方法可以满足目前 SRAM 版图的设计要求， 但是由于 SRAM 中有 6 个晶体管， 并且每个晶体管均有多个尺寸需要定义， 例如栅极尺寸、 有源区尺 寸、 以及注入层和阱层的尺寸均需要定义， 因此， 。
8、传统的 SRAM 版图的生成方法效率不高， 尤 其当 SRAM 需要对尺寸进行修改的时候， 需要改动的尺寸较多， 这样人为操作经常会对 SRAM 版图的生成产生不必要的错误， 并且耗费大量的时间和精力。 发明内容 0005 本发明的目的在于提供一种 SRAM 版图的生成方法， 能够归类相同的参数， 实现 SRAM 版图的自动生成， 提高效率。 0006 为了实现上述目的， 本发明提出了一种 SRAM 版图的生成方法， 包括步骤 ： 0007 定义第一反相器栅极的形状和尺寸 ； 0008 由所述第一反相器栅极的形状和尺寸定义出第一反相器中的第一 PMOS 晶体管和 第一 NMOS 晶体管有源区的。
9、形状和尺寸 ； 0009 定义第一输入端 NMOS 栅极的形状和尺寸 ； 0010 以所述第一输入端NMOS栅极的形状和尺寸定义出所述第一输入端NMOS有源区的 形状和尺寸 ； 0011 以所述第一输入端 NMOS 有源区的形状和尺寸定义出第一注入层和第一阱层的形 状和尺寸 ； 0012 使所述第一 PMOS 晶体管和第一 NMOS 晶体管的漏极连接在一起， 使所述第一输入 端NMOS和第一NMOS晶体管的有源区连接在一起， 并且使所述第一输入端NMOS和第一NMOS 晶体管的漏极也连接在一起， 从而构成第一单元 ； 0013 复制所述第一单元， 旋转 180 度， 形成第二单元 ； 说 明 。
10、书 CN 103996661 A 3 2/4 页 4 0014 使所述第一单元中的第一 PMOS 晶体管漏极和第二单元中的第二反相器栅极相 连， 使所述第二单元中的第二 PMOS 晶体管漏极和第一单元中的第一反相器栅极相连， 从而 生成 SRAM 版图。 0015 进一步的， 所述第一 PMOS 晶体管和第一 NMOS 晶体管的漏极通过通孔连线和金属 连线连接在一起。 0016 进一步的， 所述第一输入端 NMOS 和第一 NMOS 晶体管的漏极通过通孔连线连接在 一起。 0017 进一步的， 所述第一单元中的第一 PMOS 晶体管漏极和第二单元中的第二反相器 栅极通过通孔连线相连。 0018。
11、 进一步的， 所述第二单元中的第二 PMOS 晶体管漏极和第一单元中的第一反相器 栅极通过通孔连线相连。 0019 进一步的， 所述通孔连线均通过金属连线引出。 0020 与现有技术相比， 本发明的有益效果主要体现在 ： 先形成第一单元， 然后复制第一 单元形成第二单元， 连接第一单元和第二单元构成 SRAM， 把 SRAM 中相同的参数归类， 可以 实现 SRAM 版图的自动生成， 从而能够高效完成不同尺寸大小 SRAM 版图的实现， 简化 SRAM 版图的设计， 从而降低人工设计版图过程中产生的错误率， 并缩短 SRAM 版图实现时间。 附图说明 0021 图 1 为本发明一实施例中 SR。
12、AM 版图的生成方法的流程图 ； 0022 图 2 为本发明一实施例中第一单元的结构示意图 ； 0023 图 3 为本发明一实施例中 SRAM 版图的结构示意图。 具体实施方式 0024 下面将结合示意图对本发明的 SRAM 版图的生成方法进行更详细的描述， 其中表 示了本发明的优选实施例， 应该理解本领域技术人员可以修改在此描述的本发明， 而仍然 实现本发明的有利效果。 因此， 下列描述应当被理解为对于本领域技术人员的广泛知道， 而 并不作为对本发明的限制。 0025 为了清楚， 不描述实际实施例的全部特征。 在下列描述中， 不详细描述公知的功能 和结构， 因为它们会使本发明由于不必要的细节。
13、而混乱。应当认为在任何实际实施例的开 发中， 必须做出大量实施细节以实现开发者的特定目标， 例如按照有关系统或有关商业的 限制， 由一个实施例改变为另一个实施例。 另外， 应当认为这种开发工作可能是复杂和耗费 时间的， 但是对于本领域技术人员来说仅仅是常规工作。 0026 在下列段落中参照附图以举例方式更具体地描述本发明。 根据下面说明和权利要 求书， 本发明的优点和特征将更清楚。 需说明的是， 附图均采用非常简化的形式且均使用非 精准的比例， 仅用以方便、 明晰地辅助说明本发明实施例的目的。 0027 本发明的核心思想是， 由于 6T SRAM 具有第一反相器、 第一输入端 NMOS、 第二。
14、反相 器以及第二输入端 NMOS 组成， 并且第一反相器中第一 NMOS 晶体管、 第一 PMOS 晶体管分别 和第二反相器中中的第二 NMOS 晶体管、 第二 PMOS 晶体管参数完全相同， 并且第一输入端 NMOS 和第二输入端 NMOS 的参数也完全相同， 因此可以将具有大量相同的参数进行归类， 形 说 明 书 CN 103996661 A 4 3/4 页 5 成第一单元， 然后复制第一单元进行旋转获得第二单元， 将第一单元和第二单元进行连接 即可以获得 6T SRAM 版图。 0028 具体的， 请参考图 1、 图 2 和图 3， 图 1 为本发明一实施例中 SRAM 版图的生成方法 。
15、的流程图， 图2为本发明一实施例中第一单元的结构示意图， 图3为本发明一实施例中SRAM 版图的结构示意图 ； 在本实施例中， 提出的 SRAM 版图的生成方法， 包括步骤 ： 0029 S100 ： 定义第一反相器栅极 61 的形状和尺寸 ； 0030 在步骤 S100 中， 第一反相器栅极 61 的形状和尺寸可以根据具体的工艺要求来决 定， 不同的栅极 61 尺寸可以获得不同尺寸的 SRAM 版图。 0031 S200 ： 由所述第一反相器栅极 61 的形状和尺寸定义出第一反相器 10 中的第一 PMOS 晶体管 12 和第一 NMOS 晶体管 11 有源区的形状和尺寸 ； 0032 S3。
16、00 ： 定义第一输入端 NMOS 栅极 62 的形状和尺寸 ； 0033 同样的， 在步骤 S300 中， 第一输入端 NMOS 栅极 62 的形状和尺寸可以根据具体的 工艺要求来决定， 不同的第一输入端 NMOS 栅极 62 尺寸可以获得不同尺寸的 SRAM 版图。 0034 S400 ： 以所述第一输入端 NMOS 栅极 62 的形状和尺寸定义出所述第一输入端 NMOS30 有源区的形状和尺寸 ； 0035 S500 ： 以所述第一输入端 NMOS30 有源区的形状和尺寸定义出第一注入层 13 和第 一阱层 14 的形状和尺寸 ； 0036 S600 ： 使所述第一 PMOS 晶体管 1。
17、2 和第一 NMOS 晶体管 11 的漏极连接在一起， 使所 述第一输入端 NMOS30 和第一 NMOS 晶体管 11 的有源区连接在一起， 并且使所述第一输入端 NMOS30 和第一 NMOS 晶体管 11 的漏极也连接在一起， 从而构成第一单元， 如图 2 所示 ； 0037 S700 ： 复制所述第一单元， 旋转 180 度， 形成第二单元 ； 0038 其中， 所述第二单元中包括第二反相器 20、 第二输入端 NMOS40、 第二注入层和第 二阱层， 所述第二反相器20中包括第二反相器栅极63、 第一PMOS晶体管22和第一NMOS晶 体管 21， 所述第二输入端 NMOS40 包括。
18、第二输入端 NMOS 栅极 64， 如图 3 所示， 在此， 为了附 图的简洁， 图 3 中省略了第一注入层 13、 第一阱层 14、 第二注入层、 第二阱层以及部分金属 连线。 0039 S800 ： 使所述第一单元中的第一 PMOS 晶体管 12 漏极和第二单元中的第二反相器 栅极 63 相连， 使所述第二单元中的第二 PMOS 晶体管 22 漏极和第一单元中的第一反相器栅 极 61 相连， 从而生成 SRAM 版图。 0040 在本实施例中， 所述第一 PMOS 晶体管 12 和第一 NMOS 晶体管 11 的漏极通过通孔 连线 50 和金属连线 70 连接在一起 ； 所述第一输入端 N。
19、MOS30 和第一 NMOS 晶体管 11 的漏极 通过通孔连线50连接在一起 ； 所述第一单元中的第一PMOS晶体管12漏极和第二单元中的 第二反相器栅极 63 通过通孔连线 50 相连 ； 所述第二单元中的第二 PMOS 晶体管漏极 22 和 第一单元中的第一反相器栅极 61 通过通孔连线 50 相连 ； 实际生产中， 所述通孔连线 50 均 通过金属连线 70 引出， 以方便外接电路。 0041 采用本实施例提出的 SRAM 版图生成方法， 采用 SMARTCELL 软件进行实现， 无需针 对每一个晶体管进行尺寸的修改和定义， 只需要修改较少的自变量， 如第一反相器栅极的 形状和尺寸、 。
20、第一输入端NMOS栅极的形状和尺寸即可实现对6个晶体管的全部形状和尺寸 的修改。 因此， 可以较快捷的获得不同尺寸的SRAM， 降低了人工修改较多参数可能出现的错 说 明 书 CN 103996661 A 5 4/4 页 6 误概率。 0042 综上， 在本发明实施例提供的 SRAM 版图的生成方法中， 先形成第一单元， 然后复 制第一单元形成第二单元， 连接第一单元和第二单元构成 SRAM， 把 SRAM 中相同的参数归 类， 可以实现 SRAM 版图的自动生成， 从而能够高效完成不同尺寸大小 SRAM 版图的实现， 简 化SRAM版图的设计， 从而降低人工设计版图过程中产生的错误率， 并缩短SRAM版图实现时 间。 0043 上述仅为本发明的优选实施例而已， 并不对本发明起到任何限制作用。任何所属 技术领域的技术人员， 在不脱离本发明的技术方案的范围内， 对本发明揭露的技术方案和 技术内容做任何形式的等同替换或修改等变动， 均属未脱离本发明的技术方案的内容， 仍 属于本发明的保护范围之内。 说 明 书 CN 103996661 A 6 1/2 页 7 图 1 说 明 书 附 图 CN 103996661 A 7 2/2 页 8 图 2 图 3 说 明 书 附 图 CN 103996661 A 8 。