《一种采用双侧墙工艺形成超低尺寸图形的方法.pdf》由会员分享，可在线阅读，更多相关《一种采用双侧墙工艺形成超低尺寸图形的方法.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103996604 A (43)申请公布日 2014.08.20 CN 103996604 A (21)申请号 201410253948.8 (22)申请日 2014.06.09 H01L 21/02(2006.01) H01L 21/027(2006.01) (71)申请人 上海华力微电子有限公司 地址 201203 上海市浦东新区张江开发区高 斯路 568 号 (72)发明人 桑宁波 雷通 方精训 (74)专利代理机构 上海思微知识产权代理事务 所 ( 普通合伙 ) 31237 代理人 王宏婧 (54) 发明名称 一种采用双侧墙工艺形成超低尺寸图形的方 法 (57。
2、) 摘要 一种采用双侧墙工艺形成超低尺寸图形的方 法， 包括 ： 利用一层掩模版进行第一次光刻并刻 蚀衬底上的掩模层以形成具有第一特征尺寸的图 形 ； 在该图形上沉积一层薄膜材料， 形成均匀覆 盖掩模图形的共形层， 侧墙上薄膜的厚度为第一 厚度 ； 进行第二次光刻并刻蚀， 其中光刻胶覆盖 一部分薄膜材料， 将光刻胶暴露的部分的薄膜材 料减薄到具有第二厚度的侧墙 ； 去除光刻胶， 形 成具有两种厚度侧墙的图形 ； 各向异性地刻蚀薄 膜材料， 将掩模层顶部和底部的薄膜材料去除， 只 留下侧壁上的薄膜 ； 灰化工艺选择性的去除掩模 层， 只留下薄膜材料形成的侧墙 ； 薄膜材料作为 刻蚀的掩模进行刻蚀。
3、， 形成具有两种尺寸的超精 细图形， 并且尺寸的大小对应于侧墙的第一厚度 和第二厚度。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图2页 (10)申请公布号 CN 103996604 A CN 103996604 A 1/1 页 2 1. 一种采用双侧墙工艺形成超低尺寸图形的方法， 其特征在于包括 ： 首先利用一层掩 模版进行第一次光刻并刻蚀衬底上的掩模层以形成具有第一特征尺寸的图形 ； 接着在该图 形上沉积一层薄膜材料， 形成均匀覆盖掩模图形的共形层， 侧墙上薄膜的厚度为。
4、第一厚度 ； 进行第二次光刻并刻蚀， 其中光刻胶覆盖一部分薄膜材料， 而且将光刻胶暴露的部分的薄 膜材料减薄到具有第二厚度的侧墙 ； 去除光刻胶， 形成具有两种厚度侧墙的图形 ； 各向异 性地刻蚀薄膜材料， 将掩模层顶部和底部的薄膜材料去除， 只留下侧壁上的薄膜 ； 灰化工艺 选择性的去除掩模层， 只留下薄膜材料形成的侧墙 ； 薄膜材料作为刻蚀的掩模进行刻蚀， 形 成具有两种尺寸的超精细图形， 并且尺寸的大小对应于侧墙的第一厚度和第二厚度。 2. 根据权利要求 1 所述的采用双侧墙工艺形成超低尺寸图形的方法， 其特征在于， 掩 模层为非晶碳薄膜。 3.根据权利要求1或2所述的采用双侧墙工艺形成。
5、超低尺寸图形的方法， 其特征在于， 第一特征尺寸等于高分辨率的光掩模光刻系统的光学分辨率的极限。 4.根据权利要求1或2所述的采用双侧墙工艺形成超低尺寸图形的方法， 其特征在于， 薄膜材料为二氧化硅或者氮化硅。 5. 一种采用双侧墙工艺形成超低尺寸图形的方法， 其特征在于包括 ： 在硅衬底上形成 氮化硅， 并在氮化硅上形成掩模层， 并采用光刻工艺形成具有第一特征尺寸的掩模图形 ； 在 掩模图形上覆盖一层二氧化硅形成共形层， 形成均匀覆盖掩模图形的侧墙， 侧墙上薄膜的 厚度为第一厚度 ； 紧接进行第二次光刻并刻蚀， 光刻胶覆盖一部分二氧化硅共形层， 将暴露 的部分的共形层减薄到具有第二厚度的侧墙。
6、 ； 各向异性的刻蚀薄膜材料， 将牺牲层顶部和 底部的薄膜材料去除， 只留下侧壁上的薄膜 ； 采用氧气灰化工艺去处暴露在表面的掩模层 ； 采用干法刻蚀刻蚀遗留下来的共形层， 并作为硬掩模刻蚀氮化硅和硅衬底， 形成浅沟槽， 最 后得到的浅沟槽隔离的有源区的尺寸有两种， 第一尺寸等于第一厚度， 第二尺寸等于第二 厚度。 6. 一种采用双侧墙工艺形成超低尺寸图形的方法， 其特征在于包括 ： 形成二氧化硅栅 介质层， 形成多晶硅栅， 并在多晶硅栅上形成作为牺牲层的掩模层， 并采用光刻工艺形成具 有第一特征尺寸的掩模图形 ； 在上述掩模图形上覆盖一层二氧化硅形成共形层， 形成均匀 覆盖掩模图形的侧墙， 。
7、侧墙上薄膜的厚度为第一厚度 ； 紧接行第二次光刻并刻蚀， 光刻胶覆 盖一部分二氧化硅共形层， 将暴露的部分的共形层减薄到具有第二厚度的侧墙 ； 各向异性 的刻蚀二氧化硅共形层， 将牺牲层顶部和底部的二氧化硅去除， 只留下侧壁上的薄膜 ； 采用 氧气灰化工艺去处暴露在表面的掩模层 ； 采用干法刻蚀刻蚀遗留下来的共形层， 并作为硬 掩模刻蚀多晶硅栅和栅介质层， 形成栅极结构， 最后得到的栅极结构的尺寸有两种， 第一尺 寸等于第一厚度， 第二尺寸等于第二厚度。 权 利 要 求 书 CN 103996604 A 2 1/4 页 3 一种采用双侧墙工艺形成超低尺寸图形的方法 技术领域 0001 本发明涉。
8、及半导体制造领域， 具体地涉及一种自对准的形成超精细特征尺寸图形 的方法。更具体地说， 本发明涉及一种采用双侧墙工艺形成超低尺寸图形的方法。 背景技术 0002 超大规模集成电路的特征尺寸按照摩尔定律的发展， 已经发展到 20 纳米及以下 的特征尺寸， 以便在更小面积上增加半导体器件的容量并降低成本， 形成具有更好的性能， 更低的功耗的半导体器件。每个器件的特征尺寸的收缩需要更复杂的技术。光刻法是常用 的将器件及电路图案转移到衬底上的方法， 线的宽度和间距是光刻工艺中最为关键的两个 参数。间距被定义为两个相邻线的相同点之间的距离。由于各种因素， 如光学和光的波长 等物理限制， 现有的光刻技术具。
9、有最小间距在 20 纳米以下已不能满足集成电路的需求， 低 于该特定光刻技术极限的特征尺寸的图形已不能通过现有的光刻技术形成。因此， 找到一 种利用现有光刻技术同时又能满足特征尺寸需求的方法就非常重要。 0003 自对准的二次图形方法是近年来被广泛研究并极有可能大规模生产的图形转移 技术， 通过该方法， 能够满足 20 纳米以下的图形转移需求， 不受到光刻工艺的物理及设备 极限的限制。 0004 但是自对准的二次图形方法得到的隔离物的宽度 ( 共形层的厚度 ) 是唯一的， 这 样得到的图形的尺寸也是唯一的， 但是在实际的集成电路应用中， 特别是在逻辑电路、 SRAM 电路中， 要求有不同特征尺。
10、寸的有源区， 不同特征尺寸的栅极等。 发明内容 0005 本发明所要解决的技术问题是针对现有技术中存在上述缺陷， 提供一种能够采用 双侧墙工艺形成超低尺寸图形的方法。 0006 为了实现上述技术目的， 根据本发明， 提供了一种采用双侧墙工艺形成超低尺寸 图形的方法， 其包括 ： 首先用一层掩模版进行第一次光刻并刻蚀掩模层(非晶碳牺牲层)形 成具有第一特征尺寸 ( 该尺寸接近光刻的物理极限 ) 的图形 ； 接着在该图形上沉积一层薄 膜材料， 形成均匀覆盖掩模图形的侧墙， 侧墙上薄膜的厚度为第一厚度 ； 进行第二次光刻并 刻蚀， 光刻胶覆盖一部分材料， 将暴露的部分的薄膜材料减薄到具有第二厚度的侧。
11、墙 ； 去除 光刻胶， 形成具有两种厚度侧墙的图形 ； 各向异性的刻蚀薄膜材料， 将掩模层顶部和底部的 薄膜薄膜材料去除， 只留下侧壁上的薄膜 ； 灰化工艺选择性的去除硬掩模 ( 牺牲层 )， 只留 下材料形成的侧墙 ； 薄膜材料作为刻蚀的掩模进行刻蚀， 形成具有两种尺寸的超精细图形， 并且尺寸的大小接近于侧墙的第一厚度和第二厚度。 0007 在一个实施例中， 在硅衬底中形成图案化的浅沟槽的方法包括 ： 在硅衬底上形成 氮化硅， 并在氮化硅上形成掩模层 ( 牺牲层 )， 并采用光刻工艺形成具有第一特征尺寸的掩 模图形 ； 该方法进一步包括在上述图形上覆盖一层二氧化硅形成共形层， 形成均匀覆盖掩。
12、 模图形的侧墙， 侧墙上薄膜的厚度为第一厚度 ； 紧接行第二次光刻并刻蚀， 光刻胶覆盖一部 说 明 书 CN 103996604 A 3 2/4 页 4 分二氧化硅共形层， 将暴露的部分的共形层减薄到具有第二厚度的侧墙 ； 各向异性的刻蚀 薄膜材料， 将牺牲层顶部和底部的薄膜材料去除， 只留下侧壁上的薄膜 ； 采用氧气灰化工艺 去处暴露在表面的掩模层 ( 牺牲层 ) ； 采用干法刻蚀刻蚀遗留下来的共形层， 并作为硬掩模 刻蚀氮化硅和硅衬底， 形成浅沟槽， 最后得到的浅沟槽隔离的有源区的尺寸有两种， 第一尺 寸接近于第一厚度， 第二尺寸接近于第二厚度。 0008 在另一实施例中在衬底上形成图案化。
13、的多晶硅栅的方法包括 ： 形成二氧化硅栅介 质层， 形成多晶硅栅， 并在多晶硅栅上形成掩模层 ( 牺牲层 )， 并采用光刻工艺形成具有第 一特征尺寸的掩模图形 ； 该方法进一步包括在上述图形上覆盖一层二氧化硅形成共形层， 形成均匀覆盖掩模图形的侧墙， 侧墙上薄膜的厚度为第一厚度 ； 紧接行第二次光刻并刻蚀， 光刻胶覆盖一部分二氧化硅共形层， 将暴露的部分的共形层减薄到具有第二厚度的侧墙 ； 各向异性的刻蚀二氧化硅共形层， 将牺牲层顶部和底部的二氧化硅去除， 只留下侧壁上的 薄膜 ； 采用氧气灰化工艺去处暴露在表面的掩模层(牺牲层) ； 采用干法刻蚀刻蚀遗留下来 的共形层， 并作为硬掩模刻蚀多晶。
14、硅栅和栅介质层， 形成栅极结构， 最后得到的栅极结构的 尺寸有两种， 第一尺寸接近于第一厚度， 第二尺寸接近于第二厚度。 0009 通过本发明， 可以通过增加一次光刻形成具有两种厚度的隔离物 ； 而且， 通过这种 方法， 可以一次性刻蚀出两种特征尺寸的图形， 甚至可以无限制增加光刻次数形成各种厚 度的隔离物隔离物， 得到更多不同的特征尺寸的图形， 满足集成电路的实际需求， 对 SADP 的大规模应用有重要意义。 0010 本发明采用先进光刻工艺形成具有第一特征尺寸的图形， 第一特征尺寸接近于光 刻的物理极限， 通过采用双隔离物双图案成型的方法可以将光刻的物理限制打破， 形成远 小于第一特征尺寸。
15、的图形， 通过两次光刻得到两种超低尺寸的图形， 满足 20 纳米及以下的 集成电路工艺的图形转移需求。 附图说明 0011 结合附图， 并通过参考下面的详细描述， 将会更容易地对本发明有更完整的理解 并且更容易地理解其伴随的优点和特征， 其中 ： 0012 图 1 至图 10 分别示意性地示出了根据本发明优选实施例的采用双侧墙工艺形成 超低尺寸图形的方法的各个步骤的截面图或俯视图。 0013 需要说明的是， 附图用于说明本发明， 而非限制本发明。注意， 表示结构的附图可 能并非按比例绘制。并且， 附图中， 相同或者类似的元件标有相同或者类似的标号。 具体实施方式 0014 为了使本发明的内容更。
16、加清楚和易懂， 下面结合具体实施例和附图对本发明的内 容进行详细描述。 0015 图 1 至图 10 分别示意性地示出了根据本发明优选实施例的采用双侧墙工艺形成 超低尺寸图形的方法的各个步骤的截面图或俯视图。 0016 如图1至图10所示， 根据本发明优选实施例的采用双侧墙工艺形成超低尺寸图形 的方法包括 ： 0017 在硅衬底1上形成氮化硅(未示出)， 并在氮化硅上形成非晶碳层(掩模层)2(如 说 明 书 CN 103996604 A 4 3/4 页 5 图 1 所示 )， 并采用光刻工艺形成具有第一特征尺寸的掩模图形 ( 如图 2 的截面图所示 ) ； 其中第一特征尺寸形成在或接近用高分辨。
17、率的光掩模光刻系统的光学分辨率的极限， 在现 阶段最先进的浸没式光刻机的分辨率极限的尺寸为 20-28 纳米。 0018 在上述掩模图形上覆盖一层二氧化硅共形层 ( 如图 3 的俯视图和图 4 的截面图所 示 )， 该共形层后续会形成均匀覆盖掩模图形的侧墙 ( 如图 5 的截面图所示 )， 侧墙上薄膜 的厚度为第一厚度 ； 0019 紧接执行第二次光刻并刻蚀， 光刻胶 4 覆盖一部分二氧化硅共形层 ( 如图 6 的 俯视图所示 )， 将暴露的部分 5 的共形层减薄到具有第二厚度的侧墙 ( 如图 7 的俯视图所 示 ) ； 0020 去除所有光刻胶， 各向异性地刻蚀二氧化硅共形层， 将掩模层顶部。
18、和底部的二氧 化硅去除， 只留下侧壁上的二氧化硅薄膜 ( 如图 8 的俯视图所示 ) ； 0021 采用氧气灰化工艺去处暴露在表面的掩模层 ( 牺牲层 ) ； 采用干法刻蚀刻蚀遗留 下来的二氧化硅共形层， 并作为硬掩模刻蚀氮化硅和硅衬底， 形成浅沟槽(如图9的截面图 和图 10 的俯视图所示 )， 最后得到的浅沟槽隔离的有源区的尺寸有两种， 第一尺寸接近于 第一厚度， 第二尺寸接近于第二厚度。 0022 在本发明中， 作为最终刻蚀掩模的二氧化硅或者氮化硅得到的图形的尺寸有两 种， 两种尺寸都不受到光刻的物理极限的限制， 仅由侧墙的厚度决定。 0023 根据本发明优选实施例的采用双侧墙工艺形成超。
19、低尺寸图形的方法可有利地应 用在 20 纳米及以下集成电路制造光刻刻蚀工艺中。例如， 上述方法可作为在硅衬底中形成 图案化的浅沟槽的方法或者在衬底上形成图案化的多晶硅栅的方法。 0024 0025 下面描述根据本发明实施例的具体工艺示例， 可依次执行下述步骤 ： 0026 采用热氧化法在硅衬底上形成3到5纳米的二氧化硅层， 在二氧化硅层采用LPCVD 形成 50-80 纳米厚度的氮化硅层 ； 0027 在氮化硅层上用 PECVD 的方法沉积 50-200 纳米厚度的非晶碳层， 通过分解 C2H2， 形成非晶碳， 工艺设定为 ： C2H2的流量为 1500sccm， 温度为 400C， 缓冲气体。
20、 He 流量为 300-1500sccm， 射频为 13.56Mhz 功率为 800-1200W， 压强为 10 托 ； 0028 光刻并刻蚀非晶碳层形成具有第一特征尺寸的图形， 本例的尺寸为 80 纳米 ； 0029 在上述图形上采用原子层沉积 (ALD) 的方法形成二氧化硅共形层， 工艺设定 为 ： 2Nte 流量为 1mgm， 功率为 2000-3000W， O2的流量为 3000-4000sccm， Ar 的流量为 1000-2000sccm ； 共形层的厚度为 15-35 纳米， 台阶覆盖率为 100 ； 0030 进行第二次光刻 ： 旋涂凝胶法形成一层正性光刻胶， 对第二器件区域进。
21、行显影， 保 留第一器件区域光刻胶， 本例为 6T-SRAM 区域的下拉 MOS 管区域进行显影， 保留传输 MOS 管 区域的光刻胶 ； 0031 采用干法刻蚀对暴露出来的下拉 MOS 管区域的共形层进行减薄， 减薄到 10 到 25 纳米， 台阶覆盖率为 80及以上 ； 0032 采用等离子体刻蚀各向异性的去除掉非晶碳顶部和底部的二氧化硅共形层， 仅留 下侧墙上的二氧化硅 ； 0033 采用氧气灰化工艺去除非晶碳牺牲层， 工艺设定为 ： O2 的流量为 500-1500sccm， 说 明 书 CN 103996604 A 5 4/4 页 6 温度为 200 度， 功率为 300W ； 00。
22、34 以残留的二氧化硅共形层为硬掩模对衬底进行干法刻蚀， 形成浅沟槽隔离的有源 区， 该有源区的尺寸为共形层的厚度， 第一器件区域 ( 传输 MOS 管 ) 的尺寸为 15-35 纳米 ； 第二器件区域 ( 下拉 MOS 管 ) 的尺寸为 10-25 纳米。 0035 本发明采用先进光刻工艺形成具有第一特征尺寸的图形， 第一特征尺寸接近于光 刻的物理极限， 通过采用双隔离双图案成型的方法可以将光刻的物理限制打破， 形成远小 于第一特征尺寸的图形， 通过两次光刻得到两种超低尺寸的图形， 满足 20 纳米及以下的集 成电路工艺的图形转移需求。 0036 此外， 需要说明的是， 除非特别说明或者指出。
23、， 否则说明书中的术语 “第一” 、“第 二” 、“第三” 等描述仅仅用于区分说明书中的各个组件、 元素、 步骤等， 而不是用于表示各个 组件、 元素、 步骤之间的逻辑关系或者顺序关系等。 0037 可以理解的是， 虽然本发明已以较佳实施例披露如上， 然而上述实施例并非用以 限定本发明。 对于任何熟悉本领域的技术人员而言， 在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰， 或修改为等 同变化的等效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本发明的技术实质对 以上实施例所做的任何简单修改、 等同变化及修饰， 均仍属于本发明技术方案保护的范围 内。 说 明 书 CN 103996604 A 6 1/2 页 7 图 1 图 2 图 3 图 4 说 明 书 附 图 CN 103996604 A 7 2/2 页 8 图 5 图 6 图 7 图 8 图 9 图 10 说 明 书 附 图 CN 103996604 A 8 。