《一种用于WCDMA通信的数字匹配滤波器.pdf》由会员分享，可在线阅读，更多相关《一种用于WCDMA通信的数字匹配滤波器.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103152075 A (43)申请公布日 2013.06.12 CN 103152075 A *CN103152075A* (21)申请号 201310054904.8 (22)申请日 2013.02.04 H04B 1/7093(2011.01) (71)申请人 太原理工大学 地址 030024 山西省太原市迎泽西大街 79 号 (72)发明人 李灯熬 范少蕾 赵菊敏 赵宝峰 (54) 发明名称 一种用于 WCDMA 通信的数字匹配滤波器 (57) 摘要 本发明公开了一种用于 WCDMA 通信的数字匹 配滤波器， A/D 转换模块对所采集的每个采样值 进行采样量化。
2、， 串 / 并转换模块把同一个码片的 前后n次采样分开， 获得I路和Q路的奇次和偶次 序列数据， 匹配滤波模块通过 Golay 序列相关器 对 I 路和 Q 路的奇次和偶次序列数据进行数据匹 配， 并/串转换模块将匹配滤波模块输出的I路和 Q 路奇次和偶次序列数据恢复成原始 I 路和 Q 路 数据序列， 求平方和模块对原始I路和Q路数据序 列进行求平方和， 相关检测模块对求平方和模块 输出的原始 I 路和 Q 路数据序列求平方和的结果 进行峰值检测， 实现主同步序列同步 ； 减少了硬 件资源， 提高了数据处理速度， 在 WCDMA 通信系统 小区搜索的时隙同步中迅速捕获同步序列。 (51)In。
3、t.Cl. 权利要求书 2 页 说明书 6 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书6页 附图3页 (10)申请公布号 CN 103152075 A CN 103152075 A *CN103152075A* 1/2 页 2 1. 一种用于 WCDMA 通信的数字匹配滤波器， 其特征在于， 该数字匹配滤波器包括 ： 对所采集的每个采样值进行采样量化的 A/D 转换模块 ； 与所述A/D转换模块相连接， 用于把采集数据同一个码片所进行的前后n次采样分开， 获得 I 路和 Q 路的奇次和偶次序列数据， 对获得的 I 路和 Q 路的奇次和偶。
4、次序列数据进行 输出的串 / 并转换模块 ； 与所述串 / 并转换模块相连接， 用于接收所述串 / 并转换模块输出的 I 路和 Q 路的奇 次和偶次序列数据， 通过 Golay 序列相关器对所接收的 I 路和 Q 路的奇次和偶次序列数据 进行数据匹配的匹配滤波模块 ； 与所述匹配滤波模块相连接， 用于将所述匹配滤波模块输出的 I 路和 Q 路奇次和偶次 序列数据恢复成原始 I 路和 Q 路数据序列， 并对原始 I 路和 Q 路数据序列进行输出的并 / 串转换模块 ； 与所述并 / 串转换模块相连接， 用于接收所述并 / 串转换模块输出的原始 I 路和 Q 路 数据序列， 对原始 I 路和 Q 。
5、路数据序列进行求平方和， 并对原始 I 路和 Q 路数据序列求平方 和的结果进行输出的求平方和模块 ； 与所述求平方和模块相连接， 用于对所述求平方和模块输出的原始 I 路和 Q 路数据序 列求平方和的结果进行峰值检测， 实现主同步序列同步的相关检测模块。 2. 如权利要求 1 所述的数字匹配滤波器， 其特征在于， 所述匹配滤波模块中设置有多 个子匹配滤波器， 若进行 n 次数据采样， 则需要将 I 路和 Q 路的每个码片采样值分别进入并 联的 2n 个子匹配滤波器。 3. 如权利要求 1 所述的数字匹配滤波器， 其特征在于， 所述求平方和模块采用查表方 法对原始I路和Q路数据序列求平方， 采。
6、用例化四进制珠算加法器求和， 运用超前进位链实 现。 4. 如权利要求 1 所述的数字匹配滤波器， 其特征在于， 所述求平方和模块中的四进制 珠算加法器为异步串行珠算加法器， 采用两个权值为 5 的高珠和 5 个权值为 1 的低珠结构， 一个单元可表示十进制数范围为 0-15， 正好为一个四进制的数的表示范围， 同时由于平方 结果为 24bit， 采用例化语句复制 6 个四进制的全加器的加法单元， 六个四进制加法单元采 用超前进位链的方法进行级联。 5.如权利要求1所述的数字匹配滤波器， 其特征在于， 当所述串/并转换模块把同一个 码片所进行的前后 2 次采样分开、 对每个采样值进行 4bit。
7、 量化时， 即把 4bitI 路和 4bit Q 路转换成并行的 4bit I 路奇数序列、 4bit I 路偶数序列、 4bit Q 路奇数序列及 4bit Q 路 偶数序列， 对四路序列分别进入匹配滤波模块进行相关运算， 并将结果经并 / 串转换模块 转换成 12bit 的 I 路序列和 12bit 的 Q 路序列。 6. 如权利要求 1 所述的数字匹配滤波器， 其特征在于， 所述子匹配滤波器的传递函 数为 ：Ci是由分层序列 u， v 调制而成的， u 是分 层 Golay 序列 u 1， 1， 1， 1， 1， 1， -1， -1， 1， -1， 1， -1， 1， -1， -1， 1。
8、， v 1， 1， 1， -1， -1， 1， -1， -1， 1， 1， 1， -1， 1， -1， 1， 1， C16m+n unvm； 根 据 分 权 利 要 求 书 CN 103152075 A 2 2/2 页 3 层的 Golay 序列对传递函数进行改进， 则有 ： H(zu) 1+z-8+z-1(1-z-8)1+z-4+z-2(1-z-4) ； H(zv) (1+z-1)1-z-6+z-8+z-14+(1-z-1)z-2-z-4+z-10+z-12。 7. 如权利要求 1 所述的数字匹配滤波器， 其特征在于， 所述相关检测模块采用冒泡比 较法， 即相邻时刻的相关值进行比较把较大值存。
9、入寄存器 A， 较大值的位置存入寄存器 B， 不断更新， 直到出现相同值， 检测位置是否相差码长周期， 如果是， 就再进行一次检测， 连续 两侧检测到就视为捕获成功。 8. 如权利要求 1 所述的数字匹配滤波器， 其特征在于， 所述匹配滤波模块主要由延时 单元和乘加单元构成， 延时单元采用 D 触发器实现， 乘加单元采用普通乘加模块 ； 所述匹配 滤波模块实现对 Golay 序列捕获， 序列通过输入进入匹配滤波器， 进行移位乘加， 并将结果 输出， 当有 Golay 序列通过匹配滤波器时， 匹配滤波器输出最大值 256。 权 利 要 求 书 CN 103152075 A 3 1/6 页 4 一。
10、种用于 WCDMA 通信的数字匹配滤波器 技术领域 0001 本发明属于数字信号处理技术领域， 尤其涉及一种用于 WCDMA 通信的数字匹配滤 波器。 背景技术 0002 WCDMA 作为一项新技术， 采用直扩模式， 载波带宽为 5MHz， 室内传输速率可达到 2Mbit， 室外可达到 384kbps， 它采用 MCFDD 双工模式， 与 GSM 网络有良好的兼容性和互操作 性， 受到各种厂商的青睐。近几年矿井下的通信逐步用无线通信代替有线通信， 由于矿井 下的通信环境极其恶略， 要想实现无线通信必须对已有无线通信系统进行优化处理才能应 用， WCDMA 通信系统是矿井通信中最优的选择。 00。
11、03 WCDMA 通信系统中基站之间并没有同步的要求， 相邻的基站使用不同的扩频序列。 基站异步工作的优点是不需要依赖 GPS 作为基站之间的定时标准， 但是移动台要和基站通 信就必须先找到目标基站并与之建立时间同步， 所以必须对小区进行搜索， 以确定哪个小 区基站提供通信服务， 并与之同步。 0004 WCDMA 小区的搜索需要三个步骤， 即与提供通信服务小区基站的时隙同步、 帧同步 和捕获主扰码。 WCDMA移动台小区搜索过程是先在较短的时间上取得时隙同步， 然后再在较 长的时间上取得帧同步， 最终得到所在小区使用的扰码。所以时隙同步在整个搜索过程中 是很关键的一步， 缩小时隙同步的时间就。
12、能够缩小搜索时间。各物理信道要实现时隙同步 实质是获取各时隙的边界。 所有小区的主同步码相同， 而且终端预先知道其码片序列， 因此 只需要用一个性能较好的匹配滤波模块就可以检测、 捕获到该主同步序列， 从而确定各物 理信道的时隙边界。小区搜索的复杂性主要取决于第一步的复杂性， 所以匹配滤波模块的 复杂性很大程度上决定了小区搜索的复杂性。 0005 井下无线信道环境极其恶劣， 在主同步序列的捕获算法中， 一方面要求平均捕获 时间尽可能短， 一方面要求捕获概率尽可能大。传统的数字匹配滤波器存在着抽头数目 众多、 硬件开销庞大、 功率消耗巨大的特点， 结构不能满足 WCDMA 系统中小区快速搜索的要。
13、 求。系统的主同步序列的数字匹配滤波器结构的乘加单元数目为 256m， 寄存器的数目为 256m， 其中 m 为过采样率。显然， 这种结构随采样率的增加乘加单元与寄存器也迅速增 加， 使数据处理速度降低。 发明内容 0006 本发明提供了一种用于 WCDMA 通信的数字匹配滤波器， 旨在解决传统的数字匹配 滤波器， 抽头数目众多、 硬件开销庞大、 功率消耗巨大， 结构不能满足 WCDMA 系统中小区快 速搜索的要求， 同时传统的数字匹配滤波器结构随采样率的增加乘加单元与寄存器也迅速 增加， 使数据处理速度降低的问题。 0007 本发明的目的在于提供一种用于 WCDMA 通信的数字匹配滤波器， 。
14、该数字匹配滤波 器包括 ： 说 明 书 CN 103152075 A 4 2/6 页 5 0008 对所采集的每个采样值进行采样量化的 A/D 转换模块 ； 0009 与所述 A/D 转换模块相连接， 用于把采集数据同一个码片所进行的前后 n 次采样 分开， 获得 I 路和 Q 路的奇次和偶次序列数据， 对获得的 I 路和 Q 路的奇次和偶次序列数据 进行输出的串 / 并转换模块 ； 0010 与所述串 / 并转换模块相连接， 用于接收所述串 / 并转换模块输出的 I 路和 Q 路 的奇次和偶次序列数据， 通过 Golay 序列相关器对所接收的 I 路和 Q 路的奇次和偶次序列 数据进行数据匹。
15、配的匹配滤波模块 ； 0011 与所述匹配滤波模块相连接， 用于将所述匹配滤波模块输出的 I 路和 Q 路奇次和 偶次序列数据恢复成原始 I 路和 Q 路数据序列， 并对原始 I 路和 Q 路数据序列进行输出的 并 / 串转换模块 ； 0012 与所述并 / 串转换模块相连接， 用于接收所述并 / 串转换模块输出的原始 I 路和 Q 路数据序列， 对原始 I 路和 Q 路数据序列进行求平方和， 并对原始 I 路和 Q 路数据序列求 平方和的结果进行输出的求平方和模块 ； 0013 与所述求平方和模块相连接， 用于对所述求平方和模块输出的原始 I 路和 Q 路数 据序列求平方和的结果进行峰值检测。
16、， 实现主同步序列同步的相关检测模块。 0014 进一步， 所述匹配滤波模块中设置有多个子匹配滤波器， 若进行 n 次数据采样， 则 需要将 I 路和 Q 路的每个码片采样值分别进入并联的 2n 个子匹配滤波器。 0015 进一步， 所述求平方和模块采用查表方法对原始I路和Q路数据序列求平方， 采用 例化四进制珠算加法器求和， 运用超前进位链实现。 0016 进一步， 所述求平方和模块中的四进制珠算加法器为异步串行珠算加法器， 采用 两个权值为5的高珠和5个权值为1的低珠结构， 一个单元可表示十进制数范围为0-15， 正 好为一个四进制的数的表示范围， 同时由于平方结果为 24bit， 采用例。
17、化语句复制 6 个四进 制的全加器的加法单元， 六个四进制加法单元采用超前进位链的方法进行级联。 0017 进一步， 当所述串/并转换模块把同一个码片所进行的前后2次采样分开、 对每个 采样值进行4bit量化时， 即把4bitI路和4bit Q路转换成并行的4bit I路奇数序列、 4bit I 路偶数序列、 4bit Q 路奇数序列及 4bit Q 路偶数序列， 对四路序列分别进入匹配滤波模 块进行相关运算， 并将结果经并 / 串转换模块转换成 12bit 的 I 路序列和 12bit 的 Q 路序 列。 0018 进一步， 所述子匹配滤波器的传递函数为 ： 0019 Ci是由分层序列 u，。
18、 v 调制而成的， u 是分 层 Golay 序列 u 1， 1， 1， 1， 1， 1， -1， -1， 1， -1， 1， -1， 1， -1， -1， 1， v 1， 1， 1， -1， -1， 1， -1， -1， 1， 1， 1， -1， 1， -1， 1， 1， C16m+n unvm； 0020 根 据分层的 Golay 序列对传递函数进行改进， 则有 ： 0021 H(zu) 1+z-8+z-1(1-z-8)1+z-4+z-2(1-z-4) ； 0022 H(zv) (1+z-1)1-z-6+z-8+z-14+(1-z-1)z-2-z-4+z-10+z-12。 说 明 书 CN。
19、 103152075 A 5 3/6 页 6 0023 进一步， 所述相关检测模块采用冒泡比较法， 即相邻时刻的相关值进行比较把较 大值存入寄存器 A， 较大值的位置存入寄存器 B， 不断更新， 直到出现相同值， 检测位置是否 相差码长周期， 如果是， 就再进行一次检测， 连续两侧检测到就视为捕获成功。 0024 进一步， 所述匹配滤波模块主要由延时单元和乘加单元构成， 延时单元采用 D 触 发器实现， 乘加单元采用普通乘加模块 ； 所述匹配滤波模块实现对 Golay 序列捕获， 序列 通过输入进入匹配滤波器， 进行移位乘加， 并将结果输出， 当有 Golay 序列通过匹配滤波器 时， 匹配滤。
20、波器输出最大值 256。 0025 本发明提供的用于 WCDMA 通信的数字匹配滤波器， A/D 转换模块对所采集的每个 采样值进行采样量化， 串/并转换模块把采集数据同一个码片所进行的前后n次采样分开， 获得 I 路和 Q 路的奇次和偶次序列数据， 匹配滤波模块通过 Golay 序列相关器对所接收的 I 路和 Q 路的奇次和偶次序列数据进行数据匹配， 并 / 串转换模块将匹配滤波模块输出的 I 路和Q路奇次和偶次序列数据恢复成原始I路和Q路数据序列， 求平方和模块对原始I路和 Q路数据序列进行求平方和， 相关检测模块对求平方和模块输出的原始I路和Q路数据序列 求平方和的结果进行峰值检测， 实。
21、现主同步序列同步 ； 匹配滤波模块减少了硬件资源的同 时， 提高了数据处理速度， 能在 WCDMA 通信系统小区搜索的时隙同步中迅速捕获同步序列， 提高了相关检测的概率， 较大程度地降低了虚警概率。 附图说明 0026 图 1 是本发明实施例提供的用于 WCDMA 通信的数字匹配滤波器的结构框图 ； 0027 图 2 是本发明实施例提供的匹配滤波模块的结构示意图 ； 0028 图 3 是本发明实施例提供的相关检测模块进行峰值检测的流程图。 0029 图中 ： 11、 A/D 转换模块 ； 12、 串 / 并转换模块 ； 13、 匹配滤波模块 ； 131、 子匹配滤波 器 ； 14、 并 / 串。
22、转换模块 ； 15、 求平方和模块 ； 16、 相关检测模块。 具体实施方式 0030 为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例， 对 本发明进行进一步的详细说明。 应当理解， 此处所描述的具体实施例仅仅用以解释本发明， 并不用于限定发明。 0031 图 1 示出了本发明实施例提供的用于 WCDMA 通信的数字匹配滤波器的结构。为了 便于说明， 仅示出了与本发明相关的部分。 0032 该数字匹配滤波器包括 ： 0033 对所采集的每个采样值进行采样量化的 A/D 转换模块 11 ； 0034 与 A/D 转换模块 11 相连接， 用于把采集数据同一个码片所进行的。
23、前后 n 次采样分 开， 获得 I 路和 Q 路的奇次和偶次序列数据， 对获得的 I 路和 Q 路的奇次和偶次序列数据进 行输出的串 / 并转换模块 12 ； 0035 与串 / 并转换模块 12 相连接， 用于接收串 / 并转换模块 12 输出的 I 路和 Q 路的 奇次和偶次序列数据， 通过 Golay 序列相关器对所接收的 I 路和 Q 路的奇次和偶次序列数 据进行数据匹配的匹配滤波模块 13 ； 0036 与匹配滤波模块 13 相连接， 用于将匹配滤波模块 13 输出的 I 路和 Q 路奇次和偶 说 明 书 CN 103152075 A 6 4/6 页 7 次序列数据恢复成原始 I 路。
24、和 Q 路数据序列， 并对原始 I 路和 Q 路数据序列进行输出的并 / 串转换模块 14 ； 0037 与并 / 串转换模块 14 相连接， 用于接收并 / 串转换模块 14 输出的原始 I 路和 Q 路数据序列， 对原始 I 路和 Q 路数据序列进行求平方和， 并对原始 I 路和 Q 路数据序列求平 方和的结果进行输出的求平方和模块 15 ； 0038 与求平方和模块 15 相连接， 用于对求平方和模块 15 输出的原始 I 路和 Q 路数据 序列求平方和的结果进行峰值检测， 实现主同步序列同步的相关检测模块 16。 0039 在本发明实施例中， 匹配滤波模块13中设置有多个子匹配滤波器1。
25、31， 若进行n次 数据采样， 则需要将I路和Q路的每个码片采样值分别进入并联的2n个子匹配滤波器131。 0040 在本发明实施例中， 求平方和模块 15 采用查表方法对原始 I 路和 Q 路数据序列求 平方， 采用例化四进制珠算加法器求和， 运用超前进位链实现。 0041 在本发明实施例中， 求平方和模块 15 中的四进制珠算加法器为异步串行珠算加 法器， 采用两个权值为 5 的高珠和 5 个权值为 1 的低珠结构， 一个单元可表示十进制数范 围为 0-15， 正好为一个四进制的数的表示范围， 同时由于平方结果为 24bit， 采用例化语句 复制 6 个四进制的全加器的加法单元， 六个四进。
26、制加法单元采用超前进位链的方法进行级 联。 0042 在本发明实施例中， 当串 / 并转换模块 12 把同一个码片所进行的前后 2 次采样分 开、 对每个采样值进行 4bit 量化时， 即把 4bitI 路和 4bit Q 路转换成并行的 4bit I 路奇 数序列、 4bit I 路偶数序列、 4bit Q 路奇数序列及 4bit Q 路偶数序列， 对四路序列分别进 入匹配滤波模块 13 进行相关运算， 并将结果经并 / 串转换模块 14 转换成 12bit 的 I 路序 列和 12bit 的 Q 路序列。 0043 在本发明实施例中， 子匹配滤波器 131 的传递函数为 ： 0044 Ci。
27、是由分层序列 u， v 调制而成的， u 是分 层 Golay 序列 u 1， 1， 1， 1， 1， 1， -1， -1， 1， -1， 1， -1， 1， -1， -1， 1， v 1， 1， 1， -1， -1， 1， -1， -1， 1， 1， 1， -1， 1， -1， 1， 1， C16m+n unvm； 0045 根 据分层的 Golay 序列对传递函数进行改进， 则有 ： 0046 H(zu) 1+z-8+z-1(1-z-8)1+z-4+z-2(1-z-4) ； 0047 H(zv) (1+z-1)1-z-6+z-8+z-14+(1-z-1)z-2-z-4+z-10+z-12。。
28、 0048 在本发明实施例中， 相关检测模块 16 采用冒泡比较法， 即相邻时刻的相关值进行 比较把较大值存入寄存器 A， 较大值的位置存入寄存器 B， 不断更新， 直到出现相同值， 检测 位置是否相差码长周期， 如果是， 就再进行一次检测， 连续两侧检测到就视为捕获成功。 0049 在本发明实施例中， 所述匹配滤波模块主要由延时单元和乘加单元构成， 延时单 元采用D触发器实现， 乘加单元采用普通乘加模块 ； 所述匹配滤波模块实现对Golay序列捕 获， 序列通过输入进入匹配滤波器， 进行移位乘加， 并将结果输出， 当有 Golay 序列通过匹 配滤波器时， 匹配滤波器输出最大值 256。 0。
29、050 下面结合附图及具体实施例对本发明的应用原理作进一步描述。 说 明 书 CN 103152075 A 7 5/6 页 8 0051 针对现有技术的缺点与不足， 本发明的目的是提供一种基于FPGA的WCDMA通信中 的数字匹配滤波器， 在这种结构下减小延时单元和乘加单元， 提高数据处理速度。 主要包括 以下内容 ： 0052 (1) 采样数据经过串 / 并转换模块 12 把同一个码片所进行的前后 n 次采样分开， 并行输入匹配滤波模块 13 ； 0053 (2)对(1)中处理过的数据采用Golay序列相关器进行数据匹配， 该匹配滤波模块 13 根据分层 Golay 序列特点研发出新型结构如。
30、图 2 所示 ； 0054 (3) 求平方和模块 15 采用查表方法求平方， 求和采用例化四进制珠算加法器， 运 用超前进位链实现 ； 0055 (4) 相关检测模块 16 采取相邻相关值进行新颖的冒泡法比较检测出峰值， 连续两 次检测到相关峰值的方法进行峰值检测实现同步 ； 0056 该基于 FPGA 的 WCDMA 通信中的数字匹配滤波器， 包括 ： 串 / 并转换模块 12、 匹配 滤波模块 13、 并 / 串转换模块 14、 求平方和模块 15、 相关检测模块 16 ； 0057 串 / 并转换模块 12 实现把同一个码片所进行的前后 2 次采样分开， 对每个采样值 进行 4bit 量。
31、化， 即把 4bitI 路和 4bit Q 路转换成并行的 4bit I 路奇数序列和 4bit I 路 偶数序列和 4bit Q 路奇数序列和 4bit Q 路偶数序列 ； 对四路序列分别进入子匹配滤波器 131 进行相关运算， 并将结果进行并 / 串转换成 12bit 的 I 路序列和 12bit 的 Q 路序列， 如 果进行n次采样， 则需要2n个子匹配滤波器131， 将I路和Q路的每个码片采样值分别进入 并联的 2n 个子匹配滤波器 131， 同时把两路序列送入求平方和模块 15 进行求和， 所得结果 送入相关检测模块 16 进行峰值检测实现主同步序列的同步。 0058 匹配滤波模块 。
32、13 是本发明的的主要部分之一， 是主要影响延时， 速度和硬件消耗 量的部分， 子匹配滤波器 131 系统传递函数 0059 Ci是由分层序列 u， v 调制而成的， u 是分 层 Golay 序列 u 1， 1， 1， 1， 1， 1， -1， -1， 1， -1， 1， -1， 1， -1， -1， 1， v 1， 1， 1， -1， -1， 1， -1， -1， 1， 1， 1， -1， 1， -1， 1， 1， C16m+n unvm， 0060 0061 根据分层的 Golay 序列可以对传递函数进行改进， 则有 ： 0062 H(zu) 1+z-8+z-1(1-z-8)1+z-4+。
33、z-2(1-z-4) ； 0063 H(zv) (1+z-1)1-z-6+z-8+z-14+(1-z-1)z-2-z-4+z-10+z-12。 0064 本发明考虑采样后采用4个并行的子匹配滤波器131， 根据WCDMA系统主同步码序 列的特点， 对传统结构进行改进如图 2 所示。 0065 本发明中相关检测模块 16 的相关检测算法为新型冒泡比较法， 即相邻时刻的相 关值进行比较把较大值存入寄存器 A， 较大值的位置存入寄存器 B， 不断更新， 直到出现相 同值， 检测位置是否相差码长周期， 如果是就再进行一次检测， 连续两侧检测到就视为捕获 成功， 具体算法如图 3 所示， 提高了相关检测。
34、的概率， 降低虚警概率。 0066 总之， 该匹配滤波模块 13 结构减少硬件资源的同时提高了数据处理速度， 结构简 单化的同时， 能够在 WCDMA 通信系统中小区搜索的时隙同步中迅速捕获同步序列。 说 明 书 CN 103152075 A 8 6/6 页 9 0067 本发明基于 FPGA 实现， 用 VHDL 语言编程实现该功能， 主要包括串 / 并转换模块 12、 匹配滤波模块 13、 串 / 并转换模块 12、 求平方和模块 15、 相关检测模块 16 ； 0068 本发明采用普通的 A/D 转换模块 11， 信号经过 A/D 转换模块 11 进行采样量化， 综 合考虑选取 4bit。
35、 量化和 2 倍过采样进行说明。 0069 串 / 并转换单元把采样后的数据的奇次和偶次分开， I 路和 Q 路的奇次和偶次序 列分别进入子匹配滤波器 131。 0070 匹配滤波模块 13 是本发明的关键部分， 分析分层的 Golay 序列特征， 对传统的数 字匹配滤波器结构进行改进。如图 2 所示。Z-i表示延时单元， 本发明以数据采取 2 倍过采 样为例进行说明， 由于采取 2 倍采样， 所以 I 路和 Q 路数据各需要两个子匹配滤波器 131， ( 如果采用 n 倍采样， 就需要 2n 个子匹配滤波器 131)。本发明采用逻辑复用技术， 将一个 数字匹配滤波器进行 2n 次复用， 可以。
36、减小硬件面积， 这种结构通过高采样率提高捕获概率 的同时能够极大的减小过采样率对主同步序列捕获的时间的影响。 0071 串/并转换模块12把滤波器输出的奇次和偶次数据恢复成原始顺序数据， 当采用 4bit 量化时， 输出结果为 12bit 数据， 送入求平方和模块 15。 0072 求平方和模块 15 也是影响数据处理速度的关键部件， 本发明使用二级查找表的 方法进行求平方和， 将平方结果预先存入 RAM 中， 查表读出平方结果， 输入加法器。 0073 相关检测模块 16 对求平方和模块 15 输出的数据进行检测， 当输入信号大于某一 门限值时峰值检测器输出一个确认的信号， 即确认输入序列与。
37、本地码同步， 本发明的相关 检测具体方法流程图如图 3 所示， 采用连续多次峰值判定方法， 当两次峰值之间的序列差 值为一个伪码周期时则认为捕获成功， 该种方法可以较大程度地降低虚警概率。 0074 本发明实施例提供的用于 WCDMA 通信的数字匹配滤波器， A/D 转换模块 11 对所采 集的每个采样值进行采样量化， 串 / 并转换模块 12 把采集数据同一个码片所进行的前后 n 次采样分开， 获得I路和Q路的奇次和偶次序列数据， 匹配滤波模块13通过Golay序列相关 器对所接收的 I 路和 Q 路的奇次和偶次序列数据进行数据匹配， 并 / 串转换模块 14 将匹配 滤波模块 13 输出的。
38、 I 路和 Q 路奇次和偶次序列数据恢复成原始 I 路和 Q 路数据序列， 求平 方和模块15对原始I路和Q路数据序列进行求平方和， 相关检测模块16对求平方和模块15 输出的原始I路和Q路数据序列求平方和的结果进行峰值检测， 实现主同步序列同步 ； 匹配 滤波模块 13 减少了硬件资源的同时， 提高了数据处理速度， 能在 WCDMA 通信系统小区搜索 的时隙同步中迅速捕获同步序列， 提高了相关检测的概率， 较大程度地降低了虚警概率。 0075 以上仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的精神和 原则之内所作的任何修改、 等同替换和改进等， 均应包含在本发明的保护范围之内。 说 明 书 CN 103152075 A 9 1/3 页 10 图 1 说 明 书 附 图 CN 103152075 A 10 2/3 页 11 图 2 说 明 书 附 图 CN 103152075 A 11 3/3 页 12 图 3 说 明 书 附 图 CN 103152075 A 12 。