《基板结构及其制造方法.pdf》由会员分享,可在线阅读,更多相关《基板结构及其制造方法.pdf(13页珍藏版)》请在专利查询网上搜索。
1、(10)申请公布号 CN 103985682 A (43)申请公布日 2014.08.13 CN 103985682 A (21)申请号 201310224771.4 (22)申请日 2013.06.07 13/761,172 2013.02.07 US H01L 23/48(2006.01) H01L 21/48(2006.01) (71)申请人 创意电子股份有限公司 地址 中国台湾新竹市 申请人 台湾积体电路制造股份有限公司 (72)发明人 张育儒 夏毓芳 周玲芝 (74)专利代理机构 北京科龙寰宇知识产权代理 有限责任公司 11139 代理人 孙皓晨 (54) 发明名称 基板结构及其制造。
2、方法 (57) 摘要 本发明公开一基板结构及其制造方法, 对于 工程拓展 (Engineering Development) 和验证 (verification) 达到多重基板的功能。基板结构 包含 : 多个导电区域, 其中每两个相邻的导电区 域被一隔离边界 (isolation border) 分离 ; 以及 一连接结构, 沿着该基板结构的至少一边, 其中该 连接结构与该多个导电区域中的至少两个导电区 域电性连接且与至少一隔离边界接触, 该至少一 隔离边界中的每一个隔离边界相邻于该至少两个 导电区域中的至少一个。由于封装基板上不同组 合的切除线 (cutting line), 本发明可达到多。
3、重 基板的功能, 而不会影响客户的印刷电路板或系 统板设计, 且对于工程拓展阶段提供有效的成本 和快速的循环时间。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 7 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图7页 (10)申请公布号 CN 103985682 A CN 103985682 A 1/1 页 2 1. 一基板结构, 其特征在于, 包含 : 多个导电区域, 其中每两个相邻的导电区域被一隔 离边界分离 ; 以及一连接结构, 沿着该基板结构的至少一边, 其中该连接结构与该多个导电 区域中的至少两。
4、个导电区域电性连接且与至少一隔离边界接触, 该至少一隔离边界中的每 一个隔离边界相邻于该至少两个导电区域中的至少一个。 2. 根据权利要求 1 所述的基板结构, 其特征在于, 该隔离边界是由一绝缘材料形成。 3. 根据权利要求 1 所述的基板结构, 其特征在于, 该多个导电区域中的每一个导电区 域属于一电源 / 接地域。 4. 根据权利要求 1 所述的基板结构, 其特征在于, 该多个导电区域被一第一禁止布线 区域包围 ; 该第一禁止布线区域被该连接结构包围 ; 以及该连接结构被一第二禁止布线区 域包围。 5. 根据权利要求 1 所述的基板结构, 其特征在于, 该连接结构与该多个导电区域中的 每。
5、一个导电区域电性连接且与每一个隔离边界接触。 6. 根据权利要求 1 所述的基板结构, 其特征在于, 该连接结构包含一第一图案, 其中该 第一图案与该多个导电区域中的一第一组导电区域电性连接且与该多个导电区域中的一 第二组导电区域电性连接, 其中该第一组导电区域沿着该基板结构的一第一边, 以及该第 二组导电区域沿着该基板结构的一第二边, 其中该第一组导电区域和该第二群导电区域不 通过该第一图案电性连接。 7. 根据权利要求 6 所述的基板结构, 其特征在于, 该连接结构进一步包含 一第二图案, 其中该第一组导电区域和该第二组导电区域通过该第二图案电性连接。 8. 根据权利要求 1 所述的基板结。
6、构, 其特征在于, 沿着该基板结构的至少一边的该连 接结构可从该基板结构切除, 用以隔离该多个导电区域中该至少两个导电区域。 9. 根据权利要求 7 所述的基板结构, 其特征在于, 该连接结构的该第二图案可从该基 板结构切除, 用以隔离该第一组导电区域和该第二组导电区域。 10. 一种用于形成一基板结构的方法, 其特征在于, 该方法包含了下列步骤 : 形成多个 导电区域, 其中每两个相邻的导电区域被一隔离边界分离 ; 以及沿着该基板结构的至少一 边形成一连接结构, 其中该连接结构与该多个导电区域中的至少两个导电区域电性连接且 与至少一隔离边界接触, 该至少一隔离边界中的每一个隔离边界相邻于该至。
7、少两个导电区 域中的至少一个。 11. 根据权利要求 10 所述的用于形成一基板结构的方法, 其特征在于, 进一步包含下 列步骤 : 从该基板结构切除该连接结构, 用以隔离该多个导电区域中的该至少两个导电区 域。 12. 根据权利要求 10 所述的用于形成一基板结构的方法, 其特征在于, 该多个导电区 域被一第一禁止布线区域包围 ; 该第一禁止布线区域被该连接结构包围 ; 以及该连接结构 被一第二禁止布线区域包围, 进一步包含下列步骤 : 从该基板结构切除该连接结构, 用以隔 离该多个导电区域中的该至少两个导电区域。 权 利 要 求 书 CN 103985682 A 2 1/4 页 3 基板结。
8、构及其制造方法 技术领域 0001 本发明是有关一种封装结构, 特别指一种更具设计弹性的基板结构。 背景技术 0002 集成电路芯片通常包含多个功能区块 (functional block)。由于电磁干扰 (EMI:Electromagnetic Interference)、 静电放电 (ESD:Electro-Static Discharge)、 和 其他因素的考量, 每一个功能区块可能需要不同的环境。 0003 传统上, 如图 1 所示, 在研究 (researching) 和设计的程序中, 封装结构中具有一 基板 10。基板 10 划分成多个电源 / 接地域 (power/groundd。
9、omain), 其中每一个电源 / 接 地域和其它电源 / 接地域 (power/grounddomain) 隔离。一集成电路芯片 102 设置在基板 10 上。工程师通过此封装结构作集成电路芯片 102 中的电磁干扰 (EMI)、 静电放电 (ESD) 或其他方面的验证(verify)。 在验证和测试之后, 对于多个电源/接地域产生一新的布置。 然而, 通过传统基板 10 对集成电路芯片做多方面的验证需要花费较长的时间使得研究和 设计的时间延长。 0004 因此, 需要一个更具设计弹性的新基板结构来缩短研究和设计的时间。 发明内容 0005 本发明的一目的为公开一新基板结构。 0006 为了。
10、达到上述目的, 本发明提供一种基板结构, 包含 : 多个导电区域, 其中每两个 相邻的导电区域被一隔离边界分离 ; 以及一连接结构, 沿着该基板结构的至少一边, 其中该 连接结构与该多个导电区域中的至少两个导电区域电性连接且与至少一隔离边界接触, 该 至少一隔离边界中的每一个隔离边界相邻于该至少两个导电区域中的至少一个。 0007 其中, 该隔离边界是由一绝缘材料形成。 0008 其中, 该多个导电区域中的每一个导电区域属于一电源 / 接地域。 0009 其中, 该多个导电区域被一第一禁止布线区域包围 ; 该第一禁止布线区域被该连 接结构包围 ; 以及该连接结构被一第二禁止布线区域包围。 00。
11、10 其中, 该连接结构与该多个导电区域中的每一个导电区域电性连接且与每一个隔 离边界接触。 0011 其中, 该连接结构包含一第一图案, 其中该第一图案与该多个导电区域中的一第 一组导电区域电性连接且与该多个导电区域中的一第二组导电区域电性连接, 其中该第一 组导电区域沿着该基板结构的一第一边, 以及该第二组导电区域沿着该基板结构的一第二 边, 其中该第一组导电区域和该第二群导电区域不通过该第一图案电性连接。 0012 其中, 该连接结构进一步包含 0013 一第二图案, 其中该第一组导电区域和该第二组导电区域通过该第二图案电性连 接。 0014 其中, 沿着该基板结构的至少一边的该连接结构。
12、可从该基板结构切除, 用以隔离 说 明 书 CN 103985682 A 3 2/4 页 4 该多个导电区域中该至少两个导电区域。 0015 其中, 该连接结构的该第二图案可从该基板结构切除, 用以隔离该第一组导电区 域和该第二组导电区域。 0016 为了达到上述目的, 本发明提供一种用于形成一基板结构的方法, 其特征在于, 该方法包含了下列步骤 : 形成多个导电区域, 其中每两个相邻的导电区域被一隔离边界 (isolation border) 分离 ; 以及沿着该基板结构的至少一边形成一连接结构, 其中该连接 结构与该多个导电区域中的至少两个导电区域电性连接且与至少一隔离边界接触, 该至少 。
13、一隔离边界中的每一个隔离边界相邻于该至少两个导电区域中的至少一个。 0017 其中, 进一步包含下列步骤 : 从该基板结构切除该连接结构, 用以隔离该多个导电 区域中的该至少两个导电区域。 0018 其中, 该多个导电区域被一第一禁止布线 (keep-out) 区域包围 ; 该第一禁止布线 区域被该连接结构包围 ; 以及该连接结构被一第二禁止布线 (keep-out) 区域包围, 进一步 包含下列步骤 : 从该基板结构切除该连接结构, 用以隔离该多个导电区域中的该至少两个 导电区域。 0019 在一个实施例中, 公开一具有多个电源 / 接地域 (power/ground domain) 的双重。
14、 禁止布线(double-keep-out)区域和一连接结构。 连接结构被一第一禁止布线(keep-out) 区域包围并且包围一第二禁止布线 (keep-out) 区域。每一个电源 / 接地域连接具有一个 或多个连接部分的连接结构。 0020 在一个实施例中, 一部分双重禁止布线 (double-keep-out) 区域的连接结构沿着 该第二禁止布线 (keep-out) 区域的外边界被锯切, 至少一电源 / 接地域的和其它电源 / 接 地域分离。因此, 多个电源 / 接地域可被划分成至少两组电源 / 接地域。 0021 如公开如下的图式简单说明和实施例的详细描述, 便可易于了解本发明的优点、。
15、 范畴和技术细节。 附图说明 0022 图 1 说明一传统的基板结构 ; 0023 图 2A 为根据本发明的一个实施例说明一基板结构 ; 0024 图 2B 为图 2A 的基板结构的剖面示意图 ; 0025 图 3 为根据本发明的一个实施例说明一流程图 ; 0026 图 4 为根据本发明的一个实施例说明一被锯切的基板 ; 0027 图 5A 和图 5B 为根据本发明的一个实施例说明一个范例 ; 以及 0028 图 6 为根据本发明的一个实施例说明另一个基板结构。 0029 附图标记说明 : 0030 10,20,40,60,501- 基板 ; 50- 封装结构 ; 101- 电源 / 接地域 。
16、; 61,102,240,502- 集 成电路芯片 ; 201,401,402,403,404- 导电区域 ; 202- 隔离边界 ; 203- 第一禁止布线区域 ; 204,405,503- 连接结构 ; 205,504,610,620- 锯切线 ; 206- 连接部分 ; 207- 第二禁止布线区 域 ; 210- 中间层 , 第一层 ; 220- 第二层 ; 230- 第三层 ; 250- 焊球垫 ; 301,302,303- 步骤 ; 601,5011- 第一导电区域 ; 602,5012- 第二导电区域 ; 603,5013- 第三导电区域 ; 604- 第四 导电区域 ; 605-。
17、 第一连接结构 ; 606- 第二连接结构 ; 607- 第三连接结构 ; 2301- 网络。 说 明 书 CN 103985682 A 4 3/4 页 5 具体实施方式 0031 本发明的详细说明于随后描述, 这里所描述的较佳实施例是作为说明和描述的用 途, 并非用来限定本发明的范围。 0032 本发明公开一种封装结构。 相较于传统的结构, 本发明的封装结构更具设计弹性。 0033 简而言的, 请参照图2A, 其根据本发明的一个实施例说明基板20的一中间层210。 中间层 210 具有多个导电区域 201, 其中每一个导电区域 201 由一导电材料 ( 例如某种金 属 ) 形成。一隔离边界 。
18、(isolation border)202 配置在相邻的导电区域 201 之间, 以分隔 该相邻的导电区域 201, 其中该隔离边界 202 是由一绝缘材料形成, 例如聚丙烯 (PP)、 聚亚 酰胺 (polyimide) 和铜箔基板 (FR4) 等。一第一禁止布线 (keep-out) 区域 203 包围多个 导电区域 201。一连接结构 204 包围第一禁止布线区域 203。锯切 (sawing) 线 205 位于连 接结构 204 和第一禁止布线区域 203 之间, 沿着锯切线 205 可锯切基板 20。连接结构 204 经由至少一连接部分 206 和每一个导电区域 201 连接。换句话。
19、说, 连接部分 206 是在第一 禁止布线区域 203 中。连接结构 204 被一第二禁止布线 (keep-out) 区域 207 包围。在第 一禁止布线区域 203 中, 相邻于连接部分 206 的区域是填满一绝缘材料。第二禁止布线区 域 207 也填满一绝缘材料。 0034 请参照图2B, 其说明基板20的多层视图。 基板20所使用的层没有限制, 其层数视 设计考量而定。基板 20 包含一第一层 210、 一第二层 220 和一第三层 230。一集成电路芯 片 240 设置在基板 20 上。多个导电区域 201、 隔离边界 202、 连接结构 204 和连接部分 206 配置在第一层 21。
20、0。视设计考量, 多个导电区域 201、 隔离边界 202、 连接结构 204 和连接部 分 206 也可配置在其他层。第三层 230 包含多个用以连接基板 20 焊球垫 (ball pad)250 的网络 (Network)2301。第二层 220 为一包含多个贯穿孔的绝缘层。集成电路芯片 240 的 垫片和多个导电区域 201 经由该多个贯穿孔连接至第三层 230 中的多个网络 2301, 以使集 成电路芯片 240 的垫片和多个导电区域 201 电性连接至基板 20 的焊球垫 250。虽然仅公开 了具有三层的基板, 使用相同概念也可以轻易制造具有多层的基板。 再者, 具有超过一个连 接结。
21、构的基板也可轻易制造及适用。 0035 在一个实施例中, 请参照图 3, 其根据本发明说明一流程图。第一、 如图 2 所示, 提 供一基板 ( 步骤 301)。第二、 根据电磁干扰 (EMI)、 静电放电 (ESD) 或任何其它的考量决定 电源 / 接地域的布置 ( 步骤 302)。根据电源 / 接地域的布置以锯切基板, 使至少一导电区 域和其它导电区域隔离, 其中基板是沿着锯切线 205 锯切。 0036 在一个实施例中, 请参照图4, 其说明本发明中一被锯切的基板。 基板40包含四个 导电区域401、 402、 403、 404和一连接结构405。 一部分的连接结构405被锯切, 如此导电。
22、区 域 401 不会与其它导电区域连接。换句话说, 基板 40 分成两个电源 / 接地域。一第一电源 / 接地域包含导电区域 401, 以及一第二电源 / 接地域包含导电区域 402、 403、 404。 0037 在一个实施例中, 请参照图 5A, 其根据本发明说明一个范例。一封装结构 50 包含 一基板 501、 一设置在该基板 501 上的集成电路芯片 502 和一连接结构 503。集成电路芯片 502 的一第一组引脚在电磁干扰 (EMI) 有较多的考量且位于一第一导电区域 5011。集成电 路芯片 502 的一第二组引脚在静电放电 (ESD) 有较多的考量且位于一第二导电区域 5012。
23、。 集成电路芯片502的一第三组引脚在噪声有较多的考量且位于一第三导电区域5013。 集成 说 明 书 CN 103985682 A 5 4/4 页 6 电路芯片 502 的一第一组引脚需要一隔离的电源 / 接地域。换句话说, 集成电路芯片 502 的一第一组引脚需要与第二导电区域 5012 和第三导电区域 5013 隔离。一部分的连接结构 503沿着一锯切线504锯切, 用以将第一导电区域5011与第二导电区域5012和第三导电区 域 5013 电性隔离, 如图 5B 所示。 0038 在一个实施例中, 请参照图 6, 其说明一具有多个连接结构的基板结构。基板 60 包含一第一导电区域601。
24、、 一第二导电区域602、 一第三导电区域603、 一第四导电区域604、 一第一连接结构 605、 一第二连接结构 606 和一第三连接结构 607。一集成电路芯片 61 设 置在基板 60 上, 其中该集成电路芯片 61 的一第一接地引脚连接第一导电区域 601 ; 该集成 电路芯片 61 的一第二接地引脚连接第二导电区域 602 ; 该集成电路芯片 61 的一第三接地 引脚连接第三导电区域 603 ; 以及该集成电路芯片 61 的一第四接地引脚连接第四导电区域 604。当制造时, 如果集成电路芯片 61 的第一接地引脚和第二接地引脚很可能需要相连接, 第一连接结构 605 可用以连接第一。
25、导电区域 601 和第二导电区域 602。同样地, 如果集成 电路芯片61的第三接地引脚连接集成电路芯片61的第一接地引脚和第二接地引脚的可能 性高于连接集成电路芯片61的第四接地引脚时, 则第二连接结构606可连接第三导电区域 603 和第一连接结构 605。另外, 第三连接结构 607 连接第四导电区域 604 和第二连接结构 606。换句话说, 集成电路芯片 61 的第四接地引脚很可能和集成电路芯片 61 的其它接地引 脚隔离。 0039 当检测集成电路芯片 61 的功能时, 如果发现集成电路芯片 61 的第四接地引脚需 要和集成电路芯片 61 的其它接地引脚隔离时, 则可沿着一第一锯切。
26、线 610 锯切基板 60 以 移除第三连接结构607。 如果接着发现集成电路芯片61的第三接地引脚仍必须和集成电路 芯片 61 的第一接地引脚和第二接地引脚隔离时, 则可沿着一第二锯切线 620 锯切基板 60 以移除第二连接结构606。 通过此结构和方法, 基板60可对集成电路芯片61的接地引脚形 成不同的布置。 0040 在一个实施例中, 连接结构和多个导电区域位于基板的同一层。在另一个实施例 中, 连接结构和多个导电区域位于基板上的不同层。 0041 根据本发明, 公开了一新的封装基板结构。 沿着基板结构中的锯切线锯切, 可将基 板划分成多种电源 / 接地域的配置组合。换句话说, 多种。
27、不同的基板结构可由本发明的基 板结构衍生。 0042 虽然本发明以前述的较佳实施例公开如上, 然其并非用以限定本发明, 任何熟习 相像技艺者, 在不脱离本发明的精神和范围内, 当可作些许的更动与润饰, 因此本发明的专 利保护范围须视本说明书所附的申请专利范围所界定者为准。 说 明 书 CN 103985682 A 6 1/7 页 7 图 1 说 明 书 附 图 CN 103985682 A 7 2/7 页 8 图 2A 说 明 书 附 图 CN 103985682 A 8 3/7 页 9 图 2B 说 明 书 附 图 CN 103985682 A 9 4/7 页 10 图 3 说 明 书 附 图 CN 103985682 A 10 5/7 页 11 图 4 说 明 书 附 图 CN 103985682 A 11 6/7 页 12 图 5A 图 5B 说 明 书 附 图 CN 103985682 A 12 7/7 页 13 图 6 说 明 书 附 图 CN 103985682 A 13 。