《用于非平面晶体管的夹层电介质.pdf》由会员分享，可在线阅读，更多相关《用于非平面晶体管的夹层电介质.pdf（25页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103975424 A (43)申请公布日 2014.08.06 CN 103975424 A (21)申请号 201180075347.7 (22)申请日 2011.12.06 H01L 21/336(2006.01) H01L 29/78(2006.01) H01L 21/31(2006.01) (71)申请人 英特尔公司 地址 美国加利福尼亚 (72)发明人 S普拉丹 J卢斯 (74)专利代理机构 永新专利商标代理有限公司 72002 代理人 王英 陈松涛 (54) 发明名称 用于非平面晶体管的夹层电介质 (57) 摘要 本发明涉及在非平面晶体管中形成第一级夹 。
2、层电介质材料层， 其可以借助旋涂技术， 之后借助 氧化和退火来形成。第一级夹层电介质材料层可 以基本上没有空隙， 并可以对非平面晶体管的源 极 / 漏极区施加拉伸应变。 (85)PCT国际申请进入国家阶段日 2014.06.06 (86)PCT国际申请的申请数据 PCT/US2011/063433 2011.12.06 (87)PCT国际申请的公布数据 WO2013/085490 EN 2013.06.13 (51)Int.Cl. 权利要求书 2 页 说明书 8 页 附图 14 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书8页 附图14页 (10)申请。
3、公布号 CN 103975424 A CN 103975424 A 1/2 页 2 1. 一种制造微电子晶体管的方法， 包括 ： 形成晶体管栅极， 所述晶体管栅极包括邻近衬底的栅极电极和位于所述栅极电极的相 对侧上的一对栅极隔离物 ； 形成源极 / 漏极区 ； 邻近所述源极 / 漏极区并邻近至少一个栅极隔离物形成第一夹层电介质材料层 ； 氧化所述第一夹层电介质材料层 ； 以及 对所述第一夹层电介质材料层进行退火。 2. 根据权利要求 1 所述的方法， 其中， 形成所述第一夹层电介质材料层包括 ： 以旋涂技 术沉积所述第一夹层电介质材料层。 3. 根据权利要求 1 所述的方法， 进一步包括， 在。
4、形成所述第一夹层电介质材料层之前， 邻近所述源极 / 漏极区并邻近至少一个栅极隔离物形成粘附衬垫。 4. 根据权利要求 1 所述的方法， 其中， 氧化所述第一夹层电介质材料层包括 ： 在蒸汽气 氛中加热所述第一夹层电介质材料层。 5. 根据权利要求 4 所述的方法， 其中， 在蒸汽气氛中加热所述第一夹层电介质材料层 包括 ： 在约 93蒸汽气氛中， 将所述第一夹层电介质材料层加热 2 小时， 到约 410 摄氏度的 温度。 6. 根据权利要求 1 所述的方法， 其中， 对所述第一夹层电介质材料层进行退火包括 ： 在 惰性气氛中借助高密度等离子体对所述第一夹层电介质材料层进行退火。 7. 根据权。
5、利要求 1 所述的方法， 其中， 对所述第一夹层电介质材料层进行氧化和退火 使所述第一夹层电介质材料层收缩， 以对所述源极 / 漏极区施加拉伸应变。 8. 一种方法， 包括 ： 在非平面晶体管鳍片之上形成牺牲非平面晶体管栅极 ； 在所述牺牲非平面晶体管栅极和所述非平面晶体管鳍片之上沉积电介质材料层 ； 从所述电介质材料层的邻近所述牺牲非平面晶体管栅极的部分形成非平面晶体管栅 极隔离物 ； 形成源极 / 漏极区 ； 去除所述牺牲非平面晶体管栅极， 以在所述非平面晶体管栅极隔离物之间形成栅极沟 槽并露出所述非平面晶体管鳍片的一部分 ； 在所述栅极沟槽内邻近所述非平面晶体管鳍片形成栅极电介质 ； 在。
6、所述栅极沟槽内沉积导电栅极材料 ； 去除所述导电栅极材料的一部分， 以在所述非平面晶体管栅极隔离物之间形成凹陷 ； 在所述凹陷内形成覆盖电介质结构 ； 在所述源极 / 漏极区、 所述非平面晶体管栅极隔离物和所述覆盖电介质结构之上形成 第一夹层电介质材料层 ； 以及 氧化所述第一夹层电介质材料层 ； 以及 对所述第一夹层电介质材料层进行退火。 9. 根据权利要求 8 所述的方法， 其中， 形成所述第一夹层电介质材料层包括 ： 以旋涂技 术沉积所述第一夹层电介质材料层。 10. 根据权利要求 8 所述的方法， 进一步包括， 在形成所述第一夹层电介质材料层之 权 利 要 求 书 CN 1039754。
7、24 A 2 2/2 页 3 前， 邻近所述源极 / 漏极区并邻近至少一个栅极隔离物形成粘附衬垫。 11. 根据权利要求 8 所述的方法， 其中， 氧化所述第一夹层电介质材料层包括 ： 在蒸汽 气氛中加热所述第一夹层电介质材料层。 12. 根据权利要求 11 所述的方法， 其中， 在蒸汽气氛中加热所述第一夹层电介质材料 层包括 ： 在约 93蒸汽气氛中， 将所述第一夹层电介质材料层加热约 2 小时， 到约 410 摄氏 度的温度。 13. 根据权利要求 8 所述的方法， 其中， 对所述第一夹层电介质材料层进行退火包括 ： 在惰性气氛中借助高密度等离子体对所述第一夹层电介质材料层进行退火。 14。
8、. 根据权利要求 8 所述的方法， 进一步包括， 平面化所述第一夹层电介质材料层。 15. 根据权利要求 8 所述的方法， 进一步包括， 通过至少一个电介质材料形成触点， 以 接触所述源极 / 漏极区的至少部分。 16. 根据权利要求 8 所述的方法， 其中， 对所述第一夹层电介质材料层进行氧化和退火 使所述第一夹层电介质材料层收缩， 以对所述源极 / 漏极区施加拉伸应变。 17. 一种微电子晶体管， 包括 ： 晶体管栅极， 所述晶体管栅极包括邻近衬底形成的栅极电极和设置在所述栅极电极相 对侧上的一对栅极隔离物 ； 源极 / 漏极区， 所述源极 / 漏极区邻近所述晶体管栅极 ； 以及 第一夹层。
9、电介质材料层， 所述第一夹层电介质材料层邻近所述衬底、 邻近所述源极 / 漏极区并邻近至少一个栅极隔离物而形成， 其中， 所述第一夹层电介质材料层包括硬化部 分， 所述硬化部分形成在所述第一夹层电介质材料层的第一表面附近处。 18. 根据权利要求 17 所述的微电子晶体管， 其中， 所述晶体管栅极是非平面的。 19. 根据权利要求 17 所述的微电子晶体管， 其中， 所述源极 / 漏极区是非平面的。 20. 根据权利要求 17 所述的微电子晶体管， 进一步包括覆盖电介质结构， 所述覆盖电 介质结构被设置为邻近所述非平面栅极电极并位于一对栅极隔离物之间。 权 利 要 求 书 CN 1039754。
10、24 A 3 1/8 页 4 用于非平面晶体管的夹层电介质 技术领域 0001 本说明的实施例总体上涉及微电子器件制造的领域， 更具体地， 涉及在非平面晶 体管中的第一级夹层电介质 (interlayer dielectric) 材料层的制造。 附图说明 0002 在说明书的结束部分中特别指出并明确要求了本公开内容的主题。 依据以下的说 明和所附权利要求书并结合附图， 本公开内容的在前的及其他特征会变得更充分地显而易 见。 应当理解， 附图仅示出了根据本公开内容的几个实施例， 因此不应认为限制本公开内容 的范围。 通过使用附图， 将借助额外的特征和细节来描述本公开内容， 以便更易于确定本公 开。
11、内容的优点， 在附图中 ： 0003 图 1 是根据本说明的实施例的非平面晶体管的透视图。 0004 图 2 示出了形成在微电子衬底中或上的非平面晶体管鳍片的侧视截面图。 0005 图3示出了根据本说明的实施例的在图2的非平面晶体管鳍片之上沉积的牺牲材 料的侧视截面图。 0006 图 4 示出了根据本说明的实施例的沟槽的侧视截面图， 所述沟槽形成在所沉积的 牺牲材料中以露出图 3 的非平面晶体管鳍片的一部分。 0007 图 5 示出了根据本说明的实施例的在图 4 的沟槽中形成的牺牲栅极的侧视截面 图。 0008 图6示出了根据本说明的实施例的在去除了图5的牺牲材料之后的牺牲栅极的侧 视截面图。。
12、 0009 图7示出了根据本说明的实施例的在图6的牺牲栅极和微电子衬底之上沉积的保 形电介质层的侧视截面图。 0010 图8示出了根据本说明的实施例的从图7的保形电介质层形成的栅极隔离物的侧 视截面图。 0011 图9示出了根据本说明的实施例的在图8的栅极隔离物的任一侧上的非平面晶体 管鳍片中所形成的源极区和漏极区的侧视截面图。 0012 图 10 示出了根据本说明的实施例的在图 9 的结构上所形成的粘附层的侧视截面 图。 0013 图11示出了根据本说明的实施例的在图10的栅极隔离物、 牺牲栅极、 非平面晶体 管鳍片和微电子衬底之上沉积的第一夹层电介质材料层的侧视截面图。 0014 图12示。
13、出了根据本说明的实施例的被氧化和退火的图11的第一夹层电介质材料 层的侧视截面图。 0015 图13示出了根据本说明的实施例的图12的结构的侧视截面图， 其中， 一部分第一 夹层电介质材料层由图 13 的氧化和退火来硬化。 0016 图 14 示出了根据本说明的实施例的在使得第一夹层电介质材料层平面化以露出 牺牲栅极的顶表面之后的图 13 的结构的侧视截面图。 说 明 书 CN 103975424 A 4 2/8 页 5 0017 图 15 示出了根据本说明的实施例的在去除了牺牲栅极以形成栅极沟槽之后的图 14 的结构的侧视截面图。 0018 图 16 示出了根据本说明的实施例的在栅极隔离物之。
14、间邻近非平面晶体管鳍片形 成栅极电介质之后的图 15 的结构的侧视截面图。 0019 图17示出了根据本说明的实施例的在图16的栅极沟槽中沉积的导电栅极材料的 侧视截面图。 0020 图 18 示出了根据本说明的实施例的在去除了过量导电栅极材料以形成非平面晶 体管栅极之后的图 17 的结构的侧视截面图。 0021 图 19 示出了根据本说明的实施例的在蚀刻掉一部分非平面晶体管栅极以形成凹 陷的非平面晶体管栅极之后的图 18 的结构的侧视截面图。 0022 图 20 示出了根据本说明的实施例的在将覆盖 (capping) 电介质材料沉积到由凹 陷的非平面晶体管鳍片的形成所导致的凹陷中之后的图 1。
15、9 的结构的侧视截面图。 0023 图 21 示出了根据本说明的实施例的在去除了过量覆盖电介质材料以在非平面晶 体管栅极上形成覆盖结构之后的图 20 的结构的侧视截面图。 0024 图 22 示出了根据本说明的实施例的在图 21 的第一夹层电介质材料层、 栅极隔离 物和牺牲栅极顶表面之上沉积的第二夹层电介质材料层的侧视截面图。 0025 图23示出了根据本说明的实施例的在图22的第二电介质材料上构图的蚀刻掩模 的侧视截面图。 0026 图24示出了根据本说明的实施例的通过图23的第一和第二电介质材料层形成的 接触开口部的侧视截面图。 0027 图25示出了根据本说明的实施例的在去除了蚀刻掩模之。
16、后的图24的结构的侧视 截面图。 0028 图26示出了根据本说明的实施例的在图25的接触开口部中沉积的导电接触材料 的侧视截面图。 0029 图 27 示出了根据本说明的实施例的在去除了过量导电接触材料以形成源极 / 漏 极触点之后的图 25 的结构的侧视截面图。 0030 图 28 示出了根据本说明的一个实现方式的计算设备。 具体实施方式 0031 在以下的详细说明中参考了附图， 其以例示的方式示出了其中可以实施所要求保 护的主题的特定实施例。充分详细地说明了这些实施例， 以使得本领域技术人员能够实施 主题。应当理解， 尽管不同， 但多个实施例不一定是相互排斥的。例如， 在不脱离所要求主 。
17、题的精神和范围的情况下， 本文中结合一个实施例所述的特定特征、 结构或特性可以在其 他实施例中实施。在本说明书中对 “一个实施例” 、“实施例” 的提及表示结合该实施例说明 的特定的特征、 结构或特性包括在本发明所包含的至少一个实现方式中。因而， 短语 “一个 实施例” 或 “在实施例中” 的使用不一定指代同一实施例。另外， 应当理解， 在不脱离所要 求的主题的精神和范围的情况下， 可以修改每一个公开的实施例内的各个元件的位置或布 置。 因此， 以下的详细说明不应认为是限制意义上的， 主题的范围仅由适当理解的所附权利 要求书连同所附权利要求书所给与的全部等同形式来限定。在附图中， 相似的标记在。
18、几个 说 明 书 CN 103975424 A 5 3/8 页 6 附图通篇中指代相同或相似的元件或功能， 本文所示的元件相互不一定按照比例， 而是可 以放大或缩小单个元件以便更易于理解本说明的内容中的元件。 0032 在诸如三栅极晶体管和 FinFET 之类的非平面晶体管的制造中， 非平面半导体基 体可以用于形成能够以极小的栅极长度 ( 例如小于约 30nm) 完全耗尽的晶体管。这些晶体 管基体通常是鳍片形的， 因而通称为晶体管 “鳍片” 。例如， 在三栅极晶体管中， 晶体管鳍片 具有形成于本体半导体衬底或绝缘体上硅结构衬底上的顶表面和两个相对侧壁。 栅极电介 质可以形成于半导体基体的顶表面。
19、和侧壁上， 栅极电极可以形成于半导体基体的顶表面上 的栅极电介质之上， 并邻近半导体基体的侧壁上的栅极电介质。因而由于栅极电介质和栅 极电极邻近半导体基体的三个表面， 就形成了三个分离的沟道和栅极。由于形成了三个分 离的沟道， 在导通晶体管时， 可以完全耗尽半导体基体。关于 finFET 晶体管， 栅极材料和 电极仅接触半导体基体的侧壁， 以形成两个分离的沟道 ( 而不是三栅极晶体管中的三个沟 道 )。 0033 本说明的实施例涉及在非平面晶体管内形成第一级夹层电介质材料层的， 其可以 借助旋涂技术之后借助氧化和退火来形成。第一级夹层电介质材料层可以基本上没有空 隙， 并可以对非平面晶体管的源。
20、极 / 漏极区施加拉伸应变。 0034 图 1 是非平面晶体管 100 的透视图， 包括形成于至少一个晶体管鳍片上的至少一 个栅极， 所述晶体管鳍片形成于微电子衬底 102 上。在本公开内容的一个实施例中， 微电子 衬底 102 可以是单晶硅衬底。微电子衬底 102 也可以是其他类型的衬底， 例如绝缘体上硅 (“SOI” )、 锗、 砷化镓、 锑化铟、 碲化铅、 砷化铟、 磷化铟、 砷化镓、 锑化镓等， 其任何一个都可 以与硅组合。 0035 显示为三栅晶体管的每一个非平面晶体管可以包括至少一个非平面晶体管鳍片 112。非平面晶体管鳍片 112 可以具有顶表面和横向相对的侧壁对， 分别为侧壁 。
21、116 与相对 的侧壁 118。 0036 如图 1 进一步示出的， 可以在非平面晶体管鳍片 112 之上形成至少一个非平面晶 体管栅极122。 通过在非平面晶体管鳍片顶表面114上或邻近它， 并在非平面晶体管鳍片侧 壁 116 和相对的非平面晶体管鳍片侧壁 118 上或邻近它们形成栅极电介质层 124 来制造非 平面晶体管栅极 122。可以在栅极电介质层 124 上或邻近它形成栅极电极 126。在本公开 内容的一个实施例中， 非平面晶体管鳍片 112 可以在与非平面晶体管栅极 122 基本上垂直 的方向上延伸。 0037 可以由任何公知的栅极电介质材料来形成栅极电介质层 124， 所述栅极电。
22、介质材 料包括但不限于， 二氧化硅 (SiO2)、 氮氧化硅 (SiOxNy)、 氮化硅 (Si3N4) 和高 k 电介质材料， 所述高 k 电介质材料例如是， 二氧化铪、 硅酸铪、 氧化镧、 铝酸镧、 氧化锆、 硅酸锆、 氧化钽、 二氧化钛、 钛酸锶钡、 钛酸钡、 钛酸锶、 氧化钇、 氧化铝、 钽酸钪铅、 和铌酸锌铅。可以借助公 知的技术来形成栅极电介质层 124， 例如， 如同本领域技术人员应当理解的， 通过保形沉积 栅极电极材料， 随后以公知的光刻法和蚀刻技术来对栅极电极材料进行构图。 0038 栅极电极 126 可以由任何适合的栅极电极材料来形成。在本公开内容的实施例 中， 栅极电极 。
23、126 可以由包括但不限于以下的材料形成 ： 多晶硅、 钨、 钌、 钯、 铂、 钴、 镍、 铪、 锆、 钛、 钽、 铝、 碳化钛、 一碳化锆、 碳化钽、 碳化铪、 碳化铝、 其他金属碳化物、 金属氮化物、 和 金属氧化物。栅极电极 126 可以借助公知的技术来形成， 例如， 如同本领域技术人员应当理 说 明 书 CN 103975424 A 6 4/8 页 7 解的， 通过均厚沉积栅极电极材料， 随后以公知的光刻法和蚀刻技术来对栅极电极材料进 行构图。 0039 可以在栅极电极126的相对侧上的非平面晶体管鳍片112中形成源极区和漏极区 ( 图 1 中未示出 )。在一个实施例中， 可以通过掺杂。
24、非平面晶体管鳍片 112 来形成源极和漏 极区， 如同本领域技术人员应当理解的。 在另一个实施例中， 源极和漏极区的形成可以通过 去除部分非平面晶体管鳍片 112， 并以适当的材料代替这些部分， 以形成源极和漏极区， 如 同本领域技术人员应当理解的。在又一个实施例中， 可以通过在鳍片 112 上外延生长掺杂 的或未掺杂的应变层来形成源极和漏极区。 0040 图 2 26 示出了制造非平面晶体管的一个实施例的侧视截面图， 其中， 图 2 5 是沿图 1 的箭头 A-A 和 B-B 的视图， 图 6 15 是沿图 1 的箭头 A-A 的视图， 图 16 26 是 沿图 1 的箭头 C-C 的视图。。
25、 0041 如图 2 所示的， 可以通过借助本领域中公知的任何技术来蚀刻微电子衬底 102 或 在微电子衬底 102 上形成非平面晶体管鳍片 112 而形成非平面晶体管鳍片 112。如图 3 所 示的， 可以在非平面晶体管鳍片 112 上沉积牺牲材料 132， 如图 3 中所示的， 可以在牺牲材 料 132 中形成沟槽 134， 以露出一部分非平面晶体管鳍片 112， 如图 4 中所示的。牺牲材料 132 可以是本领域中公知的任何适当的材料， 可以通过本领域中公知的任何技术来形成沟 槽 134， 所述公知技术包括但不限于光刻掩模和蚀刻。 0042 如图 5 所示的， 可以在沟槽 134 中形成。
26、牺牲栅极 136( 参见图 4)。牺牲栅极 136 可 以是诸如多晶硅材料等之类的任何适当的材料， 并可以借助本领域中公知的任何技术沉积 在沟槽 134 中 ( 参见图 4)， 所述公知技术包括但不限于化学气相沉积 (“CVD” ) 和物理气 相沉积 (“PVD” )。 0043 如图 6 所示的， 可以借助本领域中公知的任何技术来去除图 5 的牺牲材料 132 以 露出牺牲栅极 136， 所述公知技术例如是选择性地蚀刻牺牲材料 132。如图 7 所示的， 保形 电介质层 142 可以沉积在牺牲栅极 136 和微电子衬底 102 上。保形电介质层 142 可以是任 何适当的材料， 所述材料包括。
27、但不限于氮化硅 (Si3N4) 和碳化硅 (SiC)， 并可以借助任何适 当的技术来形成， 所述技术包括但不限于原子层沉积 (“ALD” )。 0044 如图 8 所示的， 可以蚀刻图 7 的保形电介质层 142， 例如借助使用适当蚀刻剂的定 向蚀刻， 以在牺牲栅极 136 的侧壁 146 上形成一对栅极隔离物 144， 同时基本上去除邻近微 电子衬底 102 和牺牲栅极 136 的顶表面 148 的保形电介质层 142。应当理解， 在栅极隔离物 114 的形成过程中， 可以在非平面晶体管鳍片 112 的侧壁 116 和 118 上 ( 参见图 1) 同时形 成鳍片隔离物 ( 未示出 )。 0。
28、045 如图 9 所示的， 可以在栅极隔离物 144 的任一侧上形成源极区 150a 和漏极区 150b。在一个实施例中， 可以借助 N 型或 P 型离子掺杂剂的注入在非平面晶体管鳍片 112 中源极区150a和漏极区150b。 如本领域技术人员应当理解的， 掺杂剂注入是为了改变其导 电性和电子特性， 将杂质引入半导体材料的过程。这通常借助统称为 “掺杂剂” 的 P 型离子 或 N 型离子的离子注入来实现。在另一个实施例中， 可以借助诸如蚀刻的本领域中公知的 任何技术去除部分非平面晶体管鳍片 112， 并可以形成源极区 150a 和漏极区 150b 以代替 被去除的部分。在再另一个实施例中， 。
29、可以通过在鳍片 112 上外延生长掺杂或未掺杂的应 变层来形成源极和漏极区。在下文中将源极区 150a 和漏极区统称为 “源极 / 漏极区 150” 。 说 明 书 CN 103975424 A 7 5/8 页 8 如本领域技术人员应当理解的， 将具有 P 型源极和漏极的晶体管称为 “PMOS” 或 “p 沟道金 属氧化物半导体” 晶体管， 将具 N 型源极和漏极的晶体管称为 “NMOS” 或 “n 沟道金属氧化物 半导体” 晶体管。 0046 如图10所示的， 诸如二氧化硅的粘附衬垫(adhesion liner)152可以保形沉积在 栅极隔离物 144、 牺牲栅极顶表面 148、 非平面晶。
30、体管鳍片 112 和微电子衬底 102 上。粘附 衬垫152可以在随后形成的夹层电介质材料层于图9的结构(即栅极隔离物144、 牺牲栅极 顶表面 148、 非平面晶体管鳍片 112 和微电子衬底 102) 之间提供足够的粘附力。 0047 如图11所示的， 可以借助旋涂技术在粘附衬垫152上形成第一夹层电介质材料层 154， 这可以用于将基本上均匀的薄膜涂覆在衬底上。在本说明的一个实施例中， 可以在粘 附衬垫152上沉积过量的夹层电介质材料。 随后可以通常以高速旋转微电子衬底102， 借助 离心力将夹层电介质材料散布到微电子衬底 102 上 ； 从而形成第一夹层电介质材料层 154。 旋涂技术。
31、可以具有相对间隔尺寸(pitch size)的能力等级， 同时即使在高纵横比的情况下 仍实现了有效的间隙填充 ( 例如很少或基本上没有空隙形成 )。 0048 如图 12 所示的， 第一夹层电介质材料层 154 可以被氧化随后进行退火 ( 将氧化和 退火步骤示为箭头 156)。尽管以共同的箭头 156 在单一附图中示出了氧化和退火步骤， 但 这仅仅是为了举例说明中的简明。应当理解， 氧化和退火步骤可以由一个或多个处理步骤 间隔开。 0049 在一个实施例中， 在约 93蒸汽气氛中、 以约 410 摄氏度在垂直扩散炉中执行氧 化约 2 小时。氧化可以将溶剂从第一夹层电介质材料层 154 中驱除，。
32、 并可以导致约 10到 12之间的第一夹层电介质材料层 154 的体积收缩。这个收缩可以施加拉伸应变， 已经表 明由于沟道迁移率增强而将 NMOS 三栅极晶体管的驱动电流增大高达约 7， 如本领域技术 人员应当理解的。在一个实施例中， 可以借助氦气 ( 或其他此类惰性气体 ) 气氛在高密度 等离子体室中以两个步骤退火来实现退火。第一步骤可以包括在约六 (6) 分钟的持续时间 中将高密度等离子体室中的 RF 电极， 例如顶电极和侧电极， 加电到约 16kW。第二步骤可以 包括将高密度等离子体室 RF 电极， ( 例如顶电极和侧电极 ) 加电到约 6kW， 持续约两 (2) 分 钟的持续时间。 0。
33、050 如图 13 所示的， 作为前述氧化和退火步骤的结果， 可以硬化第一夹层电介质 154 的一部分 158。硬化的电介质部分 158 有助于在下游处理期间保护第一夹层电介质 154。 0051 如图 14 所示的， 可以使第一夹层电介质层 154 平面化， 以露出牺牲栅极顶表面 148。第一电介质材料层 154 的平面化可以借助本领域中公知的任何技术来实现， 包括但不 限于， 化学机械抛光(CMP)。 如图14所示的， 在平面化之后可以保留一部分硬化的电介质部 158。 0052 如图15所示的， 可以去除图14的牺牲栅极以形成栅极沟槽164。 可以借助诸如选 择性蚀刻的本领域中公知的任何。
34、技术去除牺牲栅极 136。如图 16 所示的， 可以形成同样在 图 1 中示出的栅极电介质层 124， 以临界非平面晶体管鳍片 112， 如前所述的。在前面已经 论述了形成栅极电介质 124 的材料和方法。 0053 如图 17 所示的， 导电栅极材料 166 可以沉积在栅极沟槽 164 中， 可以去除过量的 导电栅极材料 166( 例如不在图 16 的栅极沟槽 166 中的导电栅极材料 166)， 以形成非平面 晶体管栅极电极126(同样参见图1)， 如图18所示的。 在前面已经论述了形成栅极电极126 说 明 书 CN 103975424 A 8 6/8 页 9 的材料和方法。 可以借助本。
35、领域中公知的任何技术来实现去除过量栅极材料166， 所述公知 技术包括但不限于， 化学机械抛光 (CMP)、 蚀刻等。 0054 如图 19 所示的， 可以去除图 18 的一部分非平面晶体管栅极电极 126， 以形成凹陷 168 和凹陷的非平面晶体管栅极 172。可以借助任何公知的技术来完成去除， 所述公知技术 包括但不限于湿法或干法蚀刻。在一个实施例中， 凹陷的形成可以由干法蚀刻和湿法蚀刻 的组合所产生。 0055 如图 20 所示的， 可以沉积覆盖电介质材料 174 以填充图 19 的凹陷 168。覆盖电介 质材料 174 可以是任何适当的材料， 包括但不限于氮化硅 (Si3N4) 和碳化。
36、硅 (SiC)， 并可以 借助任何适当的沉积技术来形成。可以平面化覆盖电介质材料 174 以去除过量的覆盖电介 质材料 174( 例如不在图 19 的凹陷内的覆盖电介质材料 174)， 以便在凹陷的非平面晶体管 栅极 172 上和栅极隔离物 144 之间形成覆盖电介质结构 176， 如图 21 所示的。可以借助本 领域中公知的任何技术来实现去除过量覆盖电介质材料 174， 所述公知技术包括但不限于 化学机械抛光 (CMP)、 蚀刻等。 0056 如图22所示的， 可以在第一电介质材料层154、 栅极隔离物144和覆盖电介质结构 176 之上沉积第二夹层电介质层 178。第二夹层电介质层 178。
37、 可以借助任何公知的沉积技 术由任何适当的电介质材料形成， 所述电介质材料包括但不限于， 二氧化硅 (SiO2)、 氮氧化 硅 (SiOxNy) 和氮化硅 (Si3N4)。如图 23 所示的， 可以例如借助公知的光刻技术， 以在第二夹 层电介质层 178 上的至少一个开口部 184 来构图蚀刻掩模 182。 0057 如图 24 所示的， 可以借助蚀刻通过图 23 的蚀刻掩模开口部 184 以露出一部分源 极 / 漏极区 150 来通过第一夹层电介质层 154 和第二夹层电介质层 178 形成接触开口部 192。此后可以去除图 24 的蚀刻掩模 182， 如图 25 所示的。在一个实施例中， 。
38、第一夹层电 介质层 154 和第二电介质材料层 178 与栅极隔离物 144 和覆盖电介质结构 176 的电介质材 料都不同， 以使得第一夹层电介质层 154 和第二夹层电介质层 178 的蚀刻对于栅极隔离物 144 和覆盖电介质结构 176 有选择性 ( 即蚀刻得更快 )。这在本领域中称为自动对准。 0058 如图26所示的， 可以将导电接触材料196沉积在图25的接触开口部192中。 导电 接触材料 196 可以包括但不限于， 多晶硅、 钨、 钌、 钯、 铂、 钴、 镍、 铪、 锆、 钛、 钽、 铝、 碳化钛、 一碳化锆、 碳化钽、 碳化铪、 碳化铝、 其他金属碳化物、 金属氮化物、 和金。
39、属氧化物。应当理 解， 在沉积导电接触材料 196 之前， 可以在图 25 的接触开口部 192 中保形设置或形成多个 粘附层、 载体层、 硅化物层和 / 或导电层。 0059 如图 27 所示的， 可以去除图 26 的过量的导电接触材料 196( 例如不在图 24 的接 触开口部 192 内的导电接触材料 196) 以形成源极 / 漏极触点 198。过量导电接触材料 196 的去除可以借助本领域中公知的任何技术来实现， 公知技术包括但不限于， 化学机械抛光 (CMP)、 蚀刻等。 0060 如前所述， 在一个实施例中， 第一夹层电介质层154和第二夹层电介质层178与栅 极隔离物 144 和。
40、覆盖电介质结构 176 的电介质材料都不同， 以使得第一夹层电介质层 154 和第二夹层电介质层 178 的蚀刻对于栅极隔离物 144 和覆盖电介质结构 176 是选择性的 ( 即蚀刻得更快 )。因而在接触开口部 192 的形成过程中保护了凹陷的非平面晶体管 172。 这允许相对大尺寸的源极/漏极触点198的形成， 这可以增大晶体管驱动电流性能， 且没有 在源极 / 漏极触点 198 与凹陷的非平面晶体管栅极 172 之间的短路风险。 说 明 书 CN 103975424 A 9 7/8 页 10 0061 图28示出了根据本说明的一个实现方式的计算设备1000。 计算设备1000容纳板 10。
41、02。板 1002 可以包括多个组件， 包括但不限于， 处理器 1004 和至少一个通信芯片 1006。 处理器 1004 物理且电耦合到板 1002。在一些实现方式中， 至少一个通信芯片 1006 也物理 且电耦合到板 1002。在进一步的实现方式中， 通信芯片 1006 是处理器 1004 的一部分。 0062 取决于其应用， 计算设备1000可以包括其他组件， 其可以与板1002物理地且电性 地耦合或不耦合。这些其他组件包括但不限于， 易失性存储器 ( 例如， DRAM)、 非易失性存储 器 ( 例如 ROM)、 闪存、 图形处理器、 数字信号处理器、 加密处理器、 芯片组、 天线、 显。
42、示器、 触 摸屏显示器、 触摸屏控制器、 电池、 音频编码解码器、 视频编码解码器、 功率放大器、 全球定 位系统(GPS)设备、 指南针、 加速度计、 陀螺仪、 扬声器、 相机和大容量储存设备(例如， 硬盘 驱动器、 光盘 (CD)、 数字多用途盘 (DVD) 等等 )。 0063 通信芯片 1006 实现了无线通信， 用于往来于计算设备 1000 传送数据。术语 “无 线” 及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电 路、 设备、 系统、 方法、 技术、 通信信道等。 该术语并非暗示相关设备不包含任何导线， 尽管在 一些实施例中它们可以不包含。通信芯片 100。
43、6 可以实施多个无线标准或协议中的任意一 个， 包括但不限于， Wi-Fi(IEEE802.11 族 )、 WiMAX(IEEE802.16 族 )、 IEEE802.20、 长期演进 (LTE)、 Ev-DO、 HSPA+、 HSDPA+、 HSUPA+、 EDGE、 GSM、 GPRS、 CDMA、 TDMA、 DECT、 蓝牙、 其派生物， 以及被指定为 3G、 4G、 5G 及之后的任何其他无线协议。计算设备 1000 可以包括多个通信芯 片 1006。例如， 第一通信芯片 1006 可以专用于近距离无线通信， 例如 Wi-Fi 和蓝牙， 第二 通信芯片 1006 可以专用于远距离无线。
44、通信， 例如 GPS、 EDGE、 GPRS、 CDMA、 WiMAX、 LTE、 Ev-DO 等。 0064 计算设备 1000 的处理器 1004 包括封装在处理器 1004 内的集成电路晶片。在本 说明的一些实现方式中， 处理器的集成电路晶片包括一个或多个器件， 例如根据本说明的 实现方式构成的非平面晶体管。术语 “处理器” 可以指代任何设备或设备的部分， 其处理来 自寄存器和 / 或存储器的电子数据， 将该电子数据转变为可以存储在寄存器和 / 或存储器 中的其他电子数据。 0065 通信芯片 1006 也包括封装在通信芯片 1006 内的集成电路晶片。根据本说明的另 一个实现方式， 通。
45、信芯片的集成电路晶片包括一个或多个器件， 例如根据本说明的实现方 式构成的非平面晶体管。 0066 在进一步的实现方式中， 容纳在计算设备 1000 中的另一个组件可以包含集成电 路晶片， 其包括一个或多个器件， 例如根据本说明的实现方式构成的非平面晶体管。 0067 在多个实现方式中， 计算设备 1000 可以是膝上型电脑、 上网本电脑、 笔记本电脑、 超级本电脑、 智能电话、 平板电脑、 个人数字助理 (PDA)、 超移动 PC、 移动电话、 台式计算机、 服务器、 打印机、 扫描器、 监视器、 机顶盒、 娱乐控制单元、 数码相机、 便携式音乐播放器、 或 数码摄像机。在进一步的实现方式中。
46、， 计算设备 1000 可以是处理数据的任何其他电子设 备。 0068 应当理解， 本说明的主题不必然局限于图 1-28 所示的特定应用。如本领域技术人 员应当理解的， 该主题可以应用于其他微电子器件制造应用。 0069 如此详细说明了本发明的实施例， 应当理解， 由所附权利要求书限定的本发明不 受以上说明中阐述的特定细节的限制， 在不脱离其精神或范围的情况下， 其许多显而易见 说 明 书 CN 103975424 A 10 8/8 页 11 的变化是可能的。 说 明 书 CN 103975424 A 11 1/14 页 12 图 1 图 2 说 明 书 附 图 CN 103975424 A 。
47、12 2/14 页 13 图 3 图 4 图 5 说 明 书 附 图 CN 103975424 A 13 3/14 页 14 图 6 图 7 说 明 书 附 图 CN 103975424 A 14 4/14 页 15 图 8 图 9 说 明 书 附 图 CN 103975424 A 15 5/14 页 16 图 10 图 11 说 明 书 附 图 CN 103975424 A 16 6/14 页 17 图 12 图 13 说 明 书 附 图 CN 103975424 A 17 7/14 页 18 图 14 图 15 说 明 书 附 图 CN 103975424 A 18 8/14 页 19 图。
48、 16 图 17 说 明 书 附 图 CN 103975424 A 19 9/14 页 20 图 18 图 19 说 明 书 附 图 CN 103975424 A 20 10/14 页 21 图 20 图 21 说 明 书 附 图 CN 103975424 A 21 11/14 页 22 图 22 图 23 说 明 书 附 图 CN 103975424 A 22 12/14 页 23 图 24 图 25 说 明 书 附 图 CN 103975424 A 23 13/14 页 24 图 26 图 27 说 明 书 附 图 CN 103975424 A 24 14/14 页 25 图 28 说 明 书 附 图 CN 103975424 A 25 。