《碳化硅外延.pdf》由会员分享，可在线阅读，更多相关《碳化硅外延.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103946953 A (43)申请公布日 2014.07.23 CN 103946953 A (21)申请号 201280052855.8 (22)申请日 2012.10.23 1118502.2 2011.10.26 GB H01L 21/02(2006.01) (71)申请人 砧半导体有限公司 地址 英国沃里克郡 (72)发明人 P阔德 (74)专利代理机构 北京润平知识产权代理有限 公司 11283 代理人 黄志兴 李翔 (54) 发明名称 碳化硅外延 (57) 摘要 一种方法， 所述方法包括 ： 提供单晶体硅晶片 (11)， 该单晶体硅晶片具有主表面 (17。
2、)， 该主表 面支撑掩蔽层 (24)， 例如， 二氧化硅或多晶硅， 该 掩蔽层具有窗口 (25)， 该窗口用来暴露硅晶片的 对应区域， 在晶片的暴露区域上形成碳化硅种子 区域 (30)， 例如通过形成碳并且将该碳转化为碳 化硅， 和在所述碳化硅种子区域上生长单晶体碳 化硅 (31)。因此， 单晶体碳化硅能够选择性地形 成在硅晶片上， 这可以有助于避免晶片翘曲。 (30)优先权数据 (85)PCT国际申请进入国家阶段日 2014.04.25 (86)PCT国际申请的申请数据 PCT/GB2012/052627 2012.10.23 (87)PCT国际申请的公布数据 WO2013/061047 E。
3、N 2013.05.02 (51)Int.Cl. 权利要求书 3 页 说明书 7 页 附图 6 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书7页 附图6页 (10)申请公布号 CN 103946953 A CN 103946953 A 1/3 页 2 1. 一种方法， 所述方法包括 ： 提供单晶体硅晶片， 所述单晶体硅晶片具有主表面， 所述主表面支撑具有窗口的掩蔽 层， 所述窗口暴露所述硅晶片的对应区域 ； 在所述晶片的暴露区域上形成碳化硅种子区域 ； 和 在所述碳化硅种子区域上生长单晶体碳化硅。 2. 根据权利要求 1 的方法， 其中， 提供具有支撑。
4、掩蔽层的主表面的所述硅晶片包括 ： 提供单晶体硅晶片 ； 在所述硅晶片上形成掩蔽层， 所述掩蔽层直接覆盖在主层上 ； 在所述掩蔽层上提供具有窗口的蚀刻掩模 ； 和 通过所述蚀刻掩模中的所述窗口蚀刻所述掩蔽层以达到所述晶片的所述主表面。 3. 根据权利要求 1 或 2 的方法， 其中， 所述掩蔽层是电介质材料层。 4. 根据权利要求 3 的方法， 其中， 所述掩蔽层是碳化硅层。 5. 根据权利要求 4 的方法， 其中， 形成的所述碳化硅层是热氧化物层。 6. 根据权利要求 1 或 2 的方法， 其中， 所述掩蔽层是半导体层或传导材料层。 7. 根据权利要求 1 或 2 的方法， 其中， 所述掩蔽。
5、层是多晶硅层。 8. 根据任何前述权利要求的方法， 其中， 所述掩蔽层包括双层， 所述双层包括第一双层 层和第二双层层。 9. 根据任何前述权利要求的层， 其中， 所述掩蔽层具有范围在 2000 到 10000 埃之间的 厚度。 10. 根据任何前述权利要求的层， 其中， 所述掩蔽层具有范围在 4000 到 6000 埃之间的 厚度。 11. 根据任何前述权利要求的方法， 其中， 所述主表面是第一主表面并且所述掩蔽层是 第一掩蔽层， 并且所述硅晶片具有支撑第二掩蔽层的相对的第二主表面。 12. 根据权利要求 11 的方法， 其中， 所述第一掩蔽层和所述第二掩蔽层包括相同的材 料。 13. 根据。
6、任何前述权利要求的方法， 其中， 形成所述碳化硅种子区域包括 ： 将碳沉积在所述晶片的暴露区域上 ； 和 将所述碳转化为碳化硅。 14. 根据任何前述权利要求的方法， 其中， 生长所述碳化硅包括生长具有至少 0.5m、 可选择地至少 1m、 可选择地至少 2m、 和 / 或可选择地至少 5m 的厚度的碳化硅。 15. 根据任何前述权利要求的方法， 其中， 生长所述碳化硅层包括生长具有不超过 5m 或不超过 10m 的厚度的碳化硅。 16. 根据任何前述权利要求的方法， 其中， 生长所述碳化硅层包括生长三阶立方碳化 硅。 17. 根据任何前述权利要求的方法， 其中， 所述晶片具有至少 4 英寸 。
7、(101.6mm) 或 100mm 的直径。 18. 根据任何前述权利要求的方法， 其中， 所述晶片具有至少 500m 的厚度。 19. 根据任何前述权利要求的方法， 还包括 ： 处理所述碳化硅以形成半导体装置。 权 利 要 求 书 CN 103946953 A 2 2/3 页 3 20. 根据任何前述权利要求的方法， 还包括 ： 在所述窗口之间切割所述掩蔽层和所述硅晶片以形成裸片。 21. 根据任何前述权利要求的方法， 其中， 所述窗口具有第一宽度， 所述第一宽度显著 大于所述窗口之间的第二宽度。 22.根据任何前述权利要求的方法， 其中， 所述窗口具有范围在5mm到20mm之间的宽度 和 。
8、/ 或长度。 23. 根据任何前述权利要求的方法， 其中， 所述窗口通过小于 1mm、 小于 500m 或小于 200m 的宽度隔开。 24. 根据任何前述权利要求的方法， 其中， 所述窗口通过大约 100m 的宽度隔开。 25. 一种形成半导体裸片的方法， 所述方法包括根据任何前述权利要求的方法。 26. 一种方法， 所述方法包括 ： 根据权利要求 25 形成半导体裸片 ； 和 封装所述半导体裸片。 27. 一种硅半导体结构， 所述硅半导体结构包括 ： 具有主表面的单晶体硅晶片 ； 和 直接布置在所述晶片的所述主表面上的间隔开的单晶体碳化硅层。 28. 根据权利要求 27 的半导体结构， 其。
9、中， 每一个碳化硅层包括 ： 碳化硅种子区域， 所述碳化硅种子区域直接形成在所述硅晶片的所述主表面上 ； 和 单晶体碳化硅层， 所述单晶体碳化硅层直接布置在所述碳化硅种子区域上。 29. 根据权利要求 27 或 28 的半导体结构， 其中， 所述碳化硅层包括三阶立方碳化硅。 30. 根据权利要求 27 到 29 中的任意一项的半导体结构， 还包括 ： 掩蔽层， 所述掩蔽层被支撑在所述硅晶片的所述主表面上， 所述掩蔽层具有窗口， 所述 窗口使得所述单晶体碳化硅层被间隔开。 31. 根据权利要求 27 到 30 中的任意一项的半导体结构， 还包括 ： 多晶体碳化硅层， 所述多晶体碳化硅层布置在所述。
10、碳化硅层之间。 32. 根据权利要求 31 的半导体结构， 其中， 多晶体和单晶体碳化硅层形成在单个碳化 硅层的不同区域。 33. 一种半导体装置， 所述半导体装置包括 ： 单晶体硅基片， 所述单晶体硅基片具有主表面和周边， 所述硅基片包括邻近所述基片 的周边延伸的外部环形区域以及布置在所述外部区域内的内部区域 ； 和 单晶体碳化硅层， 所述单晶体碳化硅层直接布置在所述基片的处于所述内部区域的所 述主表面上， 但不布置在所述基片的处于所述外部区域或超出所述外部区域的所述主表面 上。 34. 根据权利要求 33 的半导体装置， 其中， 所述碳化硅层包括 ： 单晶体碳化硅种子区域， 所述单晶体碳化。
11、硅种子区域直接形成在所述硅基片的所述主 表面上 ； 和 单晶体碳化硅层， 所述单晶体碳化硅层直接布置在所述碳化硅种子区域上。 35. 根据权利要求 33 或 34 的半导体装置， 其中， 所述碳化硅层包括三阶立方碳化硅。 36. 根据权利要求 33 到 35 中的任意一项的半导体装置， 还包括 ： 权 利 要 求 书 CN 103946953 A 3 3/3 页 4 掩蔽层， 所述掩蔽层支撑在所述硅基片的处于所述外部区域但不处于所述内部区域的 所述主表面上。 37. 根据权利要求 33 到 36 中的任意一项的半导体装置， 还包括 ： 多晶体碳化硅层， 所述多晶体碳化硅层布置在所述外部区域上但。
12、不布置在所述内部区 域上。 38. 根据权利要求 37 的半导体装置， 其中， 多晶体单晶体碳化硅层形成在单个碳化硅 层的不同区域中。 39. 根据权利要求 33 到 38 中的任意一项的半导体装置， 其中， 所述内部区域具有范围 在 5mm 到 20mm 之间的宽度和 / 或长度。 权 利 要 求 书 CN 103946953 A 4 1/7 页 5 碳化硅外延 技术领域 0001 本发明涉及碳化硅外延。 背景技术 0002 碳化硅是用于将来的功率电子应用的有前途的材料， 因为它可以维持比硅高得多 的电压并且具有类似于铜的热传导性。 0003 根据硅和碳双分子层的堆叠的顺序， 碳化硅以数种不。
13、同晶体形式 ( 或 “多型” ) 存 在。 0004 最常用的多型碳化硅是四阶六边形堆叠顺序碳化硅 (4H-SiC)， 因为它可以以单晶 体形式生长它并且产生半导体材料的晶片。然而， 这些晶体通过物理蒸汽输运 (PVT) 工艺 生产， 其中碳化硅的粉末在大约 2200被升华， 产生蒸汽， 该蒸汽行进并且然后在晶种上凝 结。这种工艺是非常耗能的， 并且因此生产碳化硅晶片比生产硅晶片昂贵得多。 0005 另一种多型碳化硅， 三阶立方碳化硅 (3C-SiC)， 在原则上可以外延地生长在硅晶 片上， 因为它们共享立方晶体形式。在这种情况下， 可以比制造 4H-SiC 晶片更廉价地实现 用于装置制造的一。
14、层碳化硅。然而， 在硅上外延生长一层三阶立方碳化硅 ( 即， 3C-SiC/Si 异质外延 ) 存在两个重大的挑战。 0006 首先， 在三阶立方碳化硅和硅晶片种子之间存在晶格失配。 0007 第二， 碳化硅和硅具有不同的热膨胀系数。当一层碳化硅在高温下生长在硅上并 且然后冷却到室温时， 碳化硅比硅以更快的速率收缩， 由此导致结构翘曲。 0008 如 JP10135140A 中描述的， 当在刚玉或碳化硅基片上生长氮化铟镓铝 (InGaAlN) 时， 通过在基片上形成一层二氧化硅并且通过在基片的暴露部分上的二氧化硅层中的开口 选择性地生长 InGaAlN， 可以减少扭曲或破裂。InGaAlN 通。
15、常在不超过大约 600的温度下 生长， 该温度远远低于基片的熔点。然而， 碳化硅通常在超过 1200的温度下生长。此外， 使用气体混合物生长碳化硅， 该气体混合物在这种高温下蚀刻二氧化硅。 0009 如 WO03069657A 中描述的， 已经做出了通过在单晶硅 - 锗基片 ( 具有 5到 20 之间的 Ge 含量 ) 上生长碳化硅来解决碳化硅层中的破裂问题的尝试。 发明内容 0010 本发明设法解决当在尤其是具有延长的距离(例如， 超过1mm)上的界面的硅上生 长碳化硅以便制造包括一个或更多个竖直类型的晶体管的硅上碳化硅半导体装置时的晶 片翘曲问题和 / 或其它机械缺陷。 0011 根据本发。
16、明的第一个方面， 提供一种方法， 该方法包括 ： 提供单晶体硅晶片， 所述 单晶体硅晶片具有主表面， 所述主表面支撑具有窗口的掩蔽层， 所述窗口暴露所述硅晶片 的对应区域， 在所述晶片的暴露区域上形成碳化硅种子区域， 和在所述碳化硅种子区域上 生长单晶体碳化硅。术语 “硅晶片” 旨在排除硅 - 锗晶片。 0012 这种方法可以有助于减小由碳化硅和硅的热膨胀的差异引起的跨越硅晶片的翘 说 明 书 CN 103946953 A 5 2/7 页 6 曲引起的力。此外， 多晶体和 / 或非晶态碳化硅的区域可以形成在单晶体碳化硅层之间， 这 可以有助于减小应力， 并且因此有助于减小翘曲引起的力。 001。
17、3 形成碳化硅种子区域优选地包括在每一个暴露区域上形成相应的碳化硅种子层。 形成碳化硅层优选地包括在每一个碳化硅种子区域上生长相应的单晶体碳化硅层。 0014 提供具有支撑掩蔽层的主表面的硅晶片可以包括 ： 提供硅晶片 ； 在所述硅晶片上 形成掩蔽层以使得所述掩蔽层直接覆盖在主表面上 ； 在所述掩蔽层上提供具有窗口的蚀刻 掩模 ； 和通过所述蚀刻掩模中的所述窗口蚀刻所述掩蔽层以达到所述晶片的所述主表面。 0015 掩蔽层可以包括电介质层。电介质层可以是二氧化硅层。二氧化硅层可以是热氧 化物层或沉积的二氧化硅层。掩蔽层可以包括双层， 该双层包括第一和第二双层层， 例如， 一层二氧化硅 ( 最靠近。
18、晶片 ) 和一层氮化硅 ( 最远离晶片 )。掩蔽层可以具有范围在 2000 到 10000 埃之间的， 例如 4000 到 6000 埃之间的厚度。所述主表面可以是第一主表面并且 所述掩蔽层可以是第一掩蔽层， 并且所述硅晶片可以具有支撑第二掩蔽层的第二相对主表 面。 第二掩蔽层优选地不被图案化。 晶片的背部上的掩蔽层的存在可以有助于加强该晶片。 第一掩蔽层和第二掩蔽层可以包括相同的材料， 例如二氧化硅。 掩蔽层可以包括半导体层。 该半导体可以是多晶硅。 0016 掩蔽层可以随后在反应器室中时在高温下被供给气体部分地或完全地蚀刻。 即使 掩蔽层可以被部分地或完全地消耗， 掩蔽层仍然可以用于防止或。
19、抑制单晶体碳化硅生长在 位于下面的硅的区域上， 例如， 通过引起多晶体和 / 或非晶态碳化硅形成在单晶体碳化硅 层之间。 0017 单晶体碳化硅层和多晶体和 / 或非晶态碳化硅区域可以是共面的 ( 即， 形成在相 同的层中)。 由于多晶体和/或非晶态碳化硅区域形成在掩蔽层上， 单晶体碳化硅层和多晶 体和 / 或非晶态碳化硅区域可以位于不同的平面中。 0018 如较早提及的， 多晶体和 / 或非晶态碳化硅区域可以有助于减小应力。 0019 形成碳化硅种子区域可以包括将碳沉积在晶片的暴露区域上并且将该碳转化为 碳化硅， 例如， 通过碳与位于下面的硅反应。生长单晶体碳化硅可以包括生长具有至少 0.5。
20、m、 至少 1m、 至少 2m、 或至少 5m 的厚度的碳化硅。生长碳化硅可以包括生长具 有不超过 2m， 不超过 5m， 或不超过 10m 的厚度的碳化硅。生长碳化硅层可以包括生 长三阶立方碳化硅。 0020 硅晶片可以具有至少 4 英寸 (101.6mm) 或 100mm 的直径。所述晶片可以具有至少 500m 的厚度。可以使用绝缘体上硅 (silicon-on-insulator) 晶片。硅晶片可以包括外 延生长的硅层。硅晶片和 / 或外延生长的硅层 ( 如果存在 ) 可以是掺杂的， 例如， n 型或 p 型。 0021 该方法还可以包括处理碳化硅层以形成半导体装置。 该方法还可包括在所。
21、述窗口 之间切割所述掩蔽层和所述硅晶片以形成裸片。 0022 根据本发明的第二个方面， 提供一种硅半导体结构， 该硅半导体结构包括 ： 具有主 表面的单晶体硅晶片 ； 和直接布置在该晶片的主表面上的间隔开的单晶体碳化硅层。 0023 每一个单晶体碳化硅层可以包括 ： 碳化硅种子区域， 该碳化硅种子区域直接形成 在硅晶片的主表面上 ； 和碳化硅层， 该碳化硅层直接布置在碳化硅种子区域上。 0024 单晶体碳化硅层可以包括三阶立方碳化硅。 说 明 书 CN 103946953 A 6 3/7 页 7 0025 该窗口可以具有第一宽度 (w1)， 该第一宽度显著大于窗口之间的第二宽度 (w2)。 该。
22、窗口可以具有至少 1mm、 至少 2mm 或至少 5mm 的宽度 (w1) 和 / 或长度 (l1)。该窗口可以 具有不超过 5mm、 不超过 10mm 或不超过 20mm 的宽度 (w1) 和 / 或长度 (l1)。该窗口可以具 有范围在 5mm 到 20mm 之间的宽度 (w1) 和 / 或长度 (l1)。该窗口可以通过不超过 500m 或 不超过 200m 的宽度 (w2) 隔开。该窗口可以通过大约 100m 的宽度 (w2) 隔开。 0026 该方法可以包括在每一个窗口内形成多个晶体管。 0027 根据本发明的第三个方面， 提供一种形成半导体裸片 ( 或 “完整的半导体装置” ， “最。
23、终处理的半导体装置” )的方法， 该方法包括在单晶体硅上形成单晶体碳化硅的方法。 该 半导体裸片可以提供离散部件或集成电路。 0028 根据本发明的第四方面， 提供一种方法， 该方法包括形成半导体裸片并且封装半 导体裸片以形成封装的裸片 ( 或 “封装的芯片” )。 0029 根据本发明的第五个方面， 提供一种半导体装置， 该半导体装置包括 ： 单晶体硅基 片， 所述单晶体硅基片具有主表面和周边 ( 或 “边缘” )， 所述硅基片包括邻近周边的外部区 域， 和布置在所述外部区域内的内部区域 ； 单晶体碳化硅层， 所述单晶体碳化硅层直接布置 在基片的所述内部区域上但不在基片的所述外部区域上的所述。
24、主表面上。 0030 单晶体碳化硅层可以包括 ： 碳化硅种子区域， 该碳化硅种子区域直接形成在硅基 片的主表面上 ； 和碳化硅层， 该碳化硅层直接布置在碳化硅种子区域上。 0031 单晶体碳化硅层可以包括三阶立方碳化硅。 0032 单晶体碳化硅优选地与内部区域内的硅基片的大部分直接接触。例如， 单晶体碳 化硅可以与内部区域内的硅基片的至少 20、 至少 50或至少 80直接接触。 0033 该半导体装置可以包括至少一个竖直晶体管， 诸如竖直场效应晶体管或竖直绝缘 栅双极晶体管。 0034 该半导体装置可以包括形成在内部区域内的单个晶体管 ( 例如， 单个功率晶体 管 )， 即， 每个裸片单个晶。
25、体管。该半导体装置可以包括形成在内部区域内的多个晶体管 ( 例如， 超过 4 个、 至少 10 个、 或至少 100 个、 多达 1000 个或更多个 )。 0035 内部区域可以具有范围在 5mm 和 20mm 之间的宽度和 / 或长度。外部区域可以通 过小于 500m 或小于 100m 的内部区域和周边之间的宽度分隔。外部区域的宽度可以是 大约 50m。 附图说明 0036 现在将参考附图通过实施例的方式描述本发明的某些实施方式， 其中 ： 0037 图 1a 到 1e 示出异质外延的第一工艺期间的阶段 ； 0038 图2a到2j示出包括异质外延的第二工艺的制造碳化硅半导体装置的方法期间的。
26、 阶段 ； 0039 图 3 是图 2a 到 2j 中示出的制造方法的流程图 ； 0040 图 4a 示出通过图 2a 到 2j 中示出的制造方法形成的第一半导体装置裸片 ； 0041 图 4b 示出第二半导体装置裸片， 其中掩蔽层被完全消耗 ； 并且 0042 图 5 示意性地示出碳化硅半导体装置。 说 明 书 CN 103946953 A 7 4/7 页 8 具体实施方式 0043 在描述本发明的实施方式之前， 将参考图 1a 到 1e 描述碳化硅 / 硅异质外延工艺， 这对于理解本发明可能是有用的。 0044 图 1a 示出处于室温 ( 大约 25 ) 的单晶硅晶片 1。硅晶片 1 用作。
27、种子晶片， 在该 种子晶片上， 可以外延地生长三阶立方碳化硅 (3C-SiC) 层。硅晶片 1 具有直径 d。 0045 硅晶片 1 被放置在碳化硅外延反应器 ( 未示出 ) 中并且被加热到大约 1350。如 图 1b 中 ( 以高度示意性的形式 ) 示出的， 硅晶片 1 在被加热时膨胀。已加热的晶片具有直 径 d ， 直径 d 大于室温下的晶片的直径 d。 0046 参考图 1c， 已加热的硅晶片 1 在化学蒸汽沉积 (CVD) 工艺中被暴露到硅和碳活性 组分的蒸汽 2 中。蒸汽 2 吸附在硅晶片 1 上， 形成三阶立方碳化硅。虽然， 碳化硅和硅的晶 格常数通常不同， 但三阶立方碳化硅的外延。
28、层 3 通过晶格错位 ( 未示出 ) 生长在匹配硅的 晶格常数的硅基片 1 上， 并且形成如图 1d 中示出的复合结构 4。 0047 然而， 如图 1e 中所示， 当允许复合结构 4 冷却时， 碳化硅外延层 3 以比位于下面的 硅晶片 3 更快的速率收缩， 并且因此结构 4 翘曲。 0048 对于具有 150mm 的直径的硅晶片 1， 晶片的边缘可以相对于晶片的中心升高距离 s( 大约 10mm)。 0049 本发明设法解决这个问题。 0050 参考图2a到2j以及图3， 将描述根据本发明的制造包括碳化硅/硅异质外延的碳 化硅半导体装置的方法的实施方式。 0051 图 2a 示出处于室温的单。
29、晶硅晶片 11。 0052 硅晶片 11 可以具有离轴 111 晶体取向并且可以在一个或两个侧面 12， 13 上被 磨光。侧面 12， 13 也可以称为 “表面” 或 “面” 。可以使用其它晶体取向， 诸如 100 轴上或 离轴。硅晶片 11 具有厚度 tl和直径 dl( 未示出 )。在这个实施例中， tl 500m 并且 dl 100mm。硅晶片 11 具有小于 25m 的晶片翘曲， 并且因此可以认为基本上没有翘曲。 0053 硅晶片 11 用作晶体基质， 在该晶体基质上， 单晶三阶立方碳化硅层可以外延地生 长在单晶硅表面区域 14 上的晶片 11 的第一侧面 12( 下面称为 “上表面”。
30、 ) 上。在一些实 施例中， 可以使用绝缘体上的硅并且因此单晶硅表面区域 14 可以采取设置在二氧化硅层 上的单晶硅层的形式， 例如， 该单晶硅层具有大约 50nm 到 200nm 的厚度。然而， 可以使用 具有不同层结构的其它晶片， 但该其它晶片主要地或占优势地包括硅或由硅组成。 例如， 可 以使用主要包括硅但具有一层或数层非硅材料嵌在其中的晶片。因此， 用于晶片层或晶片 区域的非硅材料的总厚度 ( 或体积 ) 可以构成为不超过晶片的大约 1、 0.1， 或者甚至 0.01。 0054 在异质外延之前， 可以处理硅晶片11， 例如， 通过图案化和蚀刻上表面12和/或下 表面 13。 0055。
31、 特别地参考图 2b， 第一掩蔽层 15 和第二掩蔽层 16 形成在硅晶片 11 的上表面 12 和下表面 13( 图 2a)( 步骤 S2)。 0056 掩蔽层 15， 16 不包括单晶硅。掩蔽层 15， 16 可以包括电介质材料。然而， 可以使 用非电介质材料 ( 即， 半导体或传导性材料 )。此外， 可以使用硅， 但该硅为单晶硅的形式。 0057 每一个掩蔽层 15， 16 采取热氧化物层的形式， 并且具有大约 0.5m 的厚度。在大 说 明 书 CN 103946953 A 8 5/7 页 9 约 800到 1200之间的温度下通过湿氧化， 可以生长热氧化物层 15， 16。在热氧化期。
32、间， 硅被牺牲性地转化并且因此形成新的第一硅表面17和第二硅表面18。 这里， 新的第一硅表 面 17 和第二硅表面 18 被称为 “主表面” 。 0058 可以使用其它电介质材料， 诸如氮化硅 (Si3N4)。层 15， 16 可以使用其它工艺 ( 诸 如化学蒸汽沉积 (CVD) 而形成。应当理解， 如果电介质材料被沉积并且硅不被牺牲地消 耗， 则 ( 原始 ) 硅表面 12， 13 形成晶片 11 的主表面 17， 18。掩蔽层 15， 16 各可以包括两个 层 ( 即， 每一个可以是双层 )， 该两个层包括例如二氧化硅层和位于上面的氮化硅层。掩蔽 层 15， 16 不需要为相同厚度并且可。
33、以更薄或更厚。通过例行试验可以发现合适的层厚度。 0059 第二掩蔽层 16 的存在可以有助于加强晶片 11。此外， 在后续处理步骤期间， 第二 掩蔽层 15 可以以促进减小晶片翘曲的方式促进 “平衡” 第一掩蔽层 15。 0060 参考图 2c， 蚀刻掩模 19 形成在第一掩蔽层 15 的上层 20 上。蚀刻掩模 19 采取光 阻材料的形式。蚀刻掩模 19 采取矩形网格的形式， 该矩形网格限定矩形窗口 21 的阵列， 该 矩形窗口暴露掩蔽层 15 的上表面 20。 0061 特别地参考图2d， 第一掩蔽层15的未掩蔽区域22被蚀刻以便把蚀刻掩模19的图 案转印到第一掩蔽层 15 中 ( 步骤。
34、 S3)。可以使用干蚀刻或湿蚀刻来蚀刻掩蔽层 15， 干蚀刻 诸如基于例如 CHF3的活性离子蚀刻 (RIE)， 湿蚀刻使用缓冲氢氟酸 (BHF)。在蚀刻之后， 移 除掩模 19。 0062 特别地参考图 2e， 由此形成的有图案的晶片 23 包括硅晶片 11， 该晶片 11 的上表 面 17 上支撑有图案的掩蔽层 24。 0063 掩蔽层 24 采取网格的形式， 该网格限定窗口 25 的阵列， 该窗口暴露晶片 11 的上 表面 17。窗口 25 基本上为矩形 ( 例如， 正方形 )， 其宽度 w1和 ( 在垂直方向上 ) 长度 l1( 未 示出 ) 在大约 5mm 到 20mm 之间的范围中。
35、。窗口 25 被具有大约 100m 的宽度 w2的掩蔽层 材料 24 的条状物 26 间隔开， 该条状物可以在之后限定划线通道。 0064 有图案的晶片 23 例如使用过氧硫酸蚀刻 (Piranha etch) 被清洁， 并且被放置在 反应器(未示出)中， 该反应器诸如由LPE S.p.A.,Baranzate,Italy在市场上出售的ACiS M10。反应器室 ( 未示出 ) 在大约 500下经受高真空烘焙， 并且填充大约 100 毫巴的氢气。 有图案的晶片 23 通过感受器 ( 未示出 ) 的感应加热而被加热。 0065 有图案的晶片 23 可以在大约 1100的温度 T1下通过氢气 (H。
36、2) 在原处被清洁大 约 2 分钟。 0066 有图案的晶片 23 在含碳气体的流中被尽可能快地加热到 1370的温度 T2， 该含 碳气体诸如稀释在氢气 (H2) 中的乙烯 (C2H4)。 0067 特别地参考图2f， 在温度升高期间， 在窗口25中， 薄的(即， 一个、 两个或数个单层 厚度 ) 碳层 29 直接沉积在硅晶片 11 的上表面 17 上。碳也可以沉积在掩蔽层 24 上。 0068 也参考图 2g， 通过使碳与晶片 11 中的位于下面的硅反应， 薄的碳层 29( 图 2f) 被 转化为碳化硅 (SiC) 的对应的薄的层 30( 步骤 S5)。由此形成的薄的硅碳层 30 为碳化硅。
37、的 后续沉积提供种子层。 0069 掩蔽层 24 可以继续存在或可以在高温下被富氢气氛消耗或部分地消耗。 0070 在温度升高期间或之后， 供给气体从用于碳化的那些气体改变到用于碳化硅外延 的那些气体。 说 明 书 CN 103946953 A 9 6/7 页 10 0071 参考图 2h， 在 1370的高温 T2下使用合适的带有硅的气体 ( 诸如三氯硅烷 SiHCl3)和合适的带有碳的气体(诸如乙烯C2H4)生长碳化硅， 导致窗口25中的单晶三阶立 方碳化硅的层 31 和多晶体层 32 与热氧化物层 24 上的多类型碳化硅混合 ( 步骤 S6)。带有 碳的气体可以是乙烯， 丙烷(C3H8)。
38、或其它类似气体。 带有硅的气体可以是硅烷(诸如(甲) 硅烷 (SiH4)， 氯硅烷 ( 诸如三氯硅烷 SiHCl3)， 或另一种合适的带有硅的气体。可以使用包 括硅和碳的更复杂的前体气体实现碳化硅生长。 0072 如之前说明的， 掩蔽层 24 可以被富氢气氛 ( 部分地或完全地 ) 消耗。即使掩蔽层 24 不继续存在， 它仍然可以用于抑制窗口 25 之间的区域中的硅晶片 11 上的碳化硅的外延 ( 即， 单晶生长 )。例如， 碳化硅的沉积可以导致在窗口 25 之间的区域中的硅晶片 11 上形 成多晶碳化硅。 0073 碳化硅层 31 可以是无掺杂的 ( 例如， 具有 1014cm-3量级的本底。
39、掺杂 )， 轻度掺杂的 或掺杂的具有氮 (N) 或磷 (P) 的 n 型， 或具有铝 (Al) 或硼 (B) 的 p 型。 0074 反应器室 ( 未示出 ) 被清洗并且温度降低。当已处理的晶片 33 冷却时， 它不翘曲 ( 或至少不过度翘曲 )， 这是因为热应力仅作用在窗口 25 的范围上， 而不是整个晶片直径。 此外， 外延层 31 和位于下面的硅晶片 11 不分层。外延层 31 表现出低密度的缺陷， 例如， 小 于 100mm-2。 0075 在不希望受理论约束的情况下， 由于一个或更多个原因， 过度生长的晶片 33 不翘 曲。首先， 硅和碳化硅的差异热膨胀引起的力作用在较小距离 ( 即。
40、， 窗口 25) 上， 而不是作 用在整个晶片上。第二， 多晶碳化硅 32 的存在可以有助于减轻应变。 0076 碳化硅层 31 可以被处理以形成半导体装置， 例如， 功率电子装置或微 / 纳米电机 械系统 (MEMS/NEMS) 装置。 0077 处理可以包括 ： 高温处理步骤， 诸如栅极氧化， 植入物退火等等 ； 和低温处理， 诸 如薄膜沉积， 光刻， 干蚀刻等等 ( 步骤 S7)。已处理的晶片 34 在图 2i 中被示出。 0078 如图 2j 中所示， 在处理已经完成之后， 已处理的晶片 34 可以通过沿划线通道 26 切割被分成裸片 35( 步骤 S8)。 0079 然后， 裸片 3。
41、5 被封装并且导线粘结到该裸片 ( 未示出 )。 0080 参考图 4a， 裸片 35 包括具有周边 42 的基片 41。裸片 35 和基片 41 在平面图中是 矩形的 ( 即， 在 x-y 平面中是矩形的 )。基片 41 包括内部芯部分 43 和外部环形部分 44。外 部部分 44 邻近基片 41 的周边 43 延伸并且具有至少 50m， 通常大约 100 微米 ( 即， 大约一 半划线通道宽度 ) 的环形宽度。形成在基片 41 的外部部分 44 上的任何碳化硅 32 是多晶 体和 / 或非晶体。然而， 形成在基片 41 的内部部分 43 上的碳化硅 31 是单晶体。 0081 如之前说明的。
42、， 在温度升高、 碳化、 C 到 SiC 转化和 / 或 SiC 生长阶段期间， 可以蚀 刻掩蔽层 24。 0082 参考图 4b， 示出裸片 35， 其中多晶体和 / 或非晶体碳化硅 32 直接形成在基片 41 的外部部分 44 上。因此， 单晶体和多晶体和 / 或非晶体碳化硅形成在相同的层 45 中， 但层 45 的内部区域 31 是单晶体并且外部环形区域 32 是多晶体和 / 或非晶体。因此， 单晶体和 多晶体碳化物区域横向地间隔。 0083 参考图 5， 示出以绝缘栅双极晶体管 (IGBT) 的形式的半导体装置 51 的实施例。 0084 装置 51 具有使用上面描述的工艺生长的第一三。
43、阶立方碳化硅外延层 52a 和第 说 明 书 CN 103946953 A 10 7/7 页 11 二三阶立方碳化硅外延层 52b。碳化硅外延层 52a,52b 包括 ： 重度掺杂的 p 型层 52a， 它被 支撑在 p 型硅基片 53 上并且提供 p 型集电极 ； 和轻度掺杂的 n 型层 52b， 它提供漂移区域 并且被支撑在 p 型碳化硅层 52a 上。外延层 52 的表面 55 处的 p 型阱 54 提供本体区域 54。 P 型阱 54 内的 n 型阱 56 提供接触区域。通道 57 形成在使用栅电介质层 59 分离的栅 58 下 面。 0085 由于在外延漂移区域 31 中使用碳化硅，。
44、 图 5 中示出的 IGBT 能够支撑更大的击穿 电压。 0086 将理解， 可以对前面描述的实施方式作出许多修改。 0087 可以使用不同的晶片直径和厚度。例如， 可以使用具有 150mm、 200mm、 300mm 或更 大的直径的晶片。 0088 可以改变和优化生长条件， 例如温度、 压力和 / 或初期形式。 0089 除了硅外的材料可以用于种子晶片。因此， 可以使用由 ( 或主要由 ) 无机半导体 组成的晶片。 0090 该工艺不需要涉及生长半导体材料的单晶体层 ( 即， 异质外延 )， 但可能涉及生长 非单晶体层， 例如， 半导体材料的多晶体层。 0091 晶片的上表面或面可以称为晶。
45、片的 “前表面” 、“前面” 、“顶表面” 或 “顶面” 。同样， 下表面或面可以称为晶片的 “背表面” 、“后表面” 、“背面” 、“后面” 、“底表面” 、“底面” 。 说 明 书 CN 103946953 A 11 1/6 页 12 图 1 说 明 书 附 图 CN 103946953 A 12 2/6 页 13 图 2 说 明 书 附 图 CN 103946953 A 13 3/6 页 14 图 2 说 明 书 附 图 CN 103946953 A 14 4/6 页 15 图 3 说 明 书 附 图 CN 103946953 A 15 5/6 页 16 图 4a 图 4b 说 明 书 附 图 CN 103946953 A 16 6/6 页 17 图 5 说 明 书 附 图 CN 103946953 A 17 。