《肖特基二极管半导体器件及其制备方法.pdf》由会员分享，可在线阅读，更多相关《肖特基二极管半导体器件及其制备方法.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103956388 A (43)申请公布日 2014.07.30 CN 103956388 A (21)申请号 201410102567.X (22)申请日 2014.03.19 H01L 29/872(2006.01) H01L 29/06(2006.01) H01L 21/329(2006.01) (71)申请人 中航 （重庆） 微电子有限公司 地址 400000 重庆市沙坪坝区西永镇西永路 367 号四楼 (72)发明人 陈世杰 黄晓橹 沈健 蒋建 陈逸清 (74)专利代理机构 上海申新律师事务所 31272 代理人 吴俊 (54) 发明名称 肖特基二极管半导体。
2、器件及其制备方法 (57) 摘要 本发明涉及一种用于整流器的二极管分离器 件， 更确切的说， 本发明旨在提供一种带有沟槽结 构的肖特基二极管半导体器件及制备方法。沟槽 包括沟槽上部和沟槽下部， 填充有导电材料， 肖特 基势垒金属覆盖于衬底上表面和覆盖在沟槽上 方， 在沟槽上部和沟槽下部各自的内壁上内衬有 绝缘层， 并且沟槽下部以旁向膨胀的方式至其侧 壁凸出于沟槽上部沿垂直方向延伸的侧壁。 (51)Int.Cl. 权利要求书 2 页 说明书 6 页 附图 10 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书6页 附图10页 (10)申请公布号 CN 103。
3、956388 A CN 103956388 A 1/2 页 2 1. 一种肖特基二极管半导体器件， 其特征在于， 包括 ： 形成在衬底中的沟槽， 所述沟槽包括沟槽上部和沟槽下部 ； 填充在沟槽内的导电材料 ； 覆盖于衬底上表面和覆盖在沟槽上方的肖特基势垒金属层 ； 其中， 在沟槽上部和沟槽下部各自的内壁上内衬有绝缘层， 并且沟槽下部以旁向膨胀 的方式至其侧壁凸出于沟槽上部沿垂直方向延伸的侧壁。 2. 如权利要求 1 所述的肖特基二极管半导体器件， 其特征在于， 反向偏置势垒金属层 和衬底间肖特基二极管时， 籍由旁向膨胀的沟槽下部， 沟槽的沟槽下部附近产生的耗尽区 向四周扩展， 促使任一沟槽的沟。
4、槽下部附近形成的耗尽区与相邻的另一沟槽的沟槽下部附 近形成的耗尽区之间的夹角的角部， 远离衬底上表面。 3. 如权利要求 1 所述的肖特基二极管半导体器件， 其特征在于， 势垒金属层包括 Ti、 TiN、 TiSix、 Ni、 NiSix、 Cr、 Pt、 Al、 Mo、 NiPt、 Co、 W、 Ta 中的一种或多种。 4. 如权利要求 1 所述的肖特基二极管半导体器件， 其特征在于， 设置沟槽下部与沟槽 长度方向正交的竖截面为圆形。 5. 一种制备肖特基二极管半导体器件的方法， 其特征在于， 包括以下步骤 ： 步骤 S1、 在一衬底中形成沟槽的沟槽上部 ； 步骤 S2、 刻蚀沟槽上部下方的。
5、衬底形成位于沟槽上部下方的沟槽下部， 沟槽下部以旁 向膨胀的方式至其侧壁凸出于沟槽上部沿垂直方向延伸的侧壁， 籍此制备包括沟槽上部和 沟槽下部的沟槽 ； 步骤 S3、 生成绝缘层附着在沟槽上部和沟槽下部的内壁上 ； 步骤 S4、 在沟槽内填充导电材料 ； 步骤 S5、 沉积肖特基势垒金属层覆盖在衬底上表面和沟槽上方。 6.如权利要求5所述的方法， 其特征在于， 在步骤S1S2中制备沟槽上部和沟槽下部 的步骤包括 ： 利用带有开口图形的掩膜层刻蚀衬底以形成沟槽上部， 然后在沟槽上部的侧壁和底部 生成第一牺牲衬垫层 ； 制备第二牺牲衬垫层， 覆盖在第一牺牲衬垫层和掩膜层之上 ； 各向异性刻蚀第二牺。
6、牲衬垫层， 除去第二牺牲衬垫层位于沟槽上部底部的部分 ； 刻蚀去除第一牺牲衬垫层位于沟槽上部底部处从第二牺牲衬垫层中裸露的部分 ； 刻蚀暴露在沟槽上部的底部下方的衬底， 形成沟槽下部， 剥离第一、 第二牺牲衬垫层。 7. 如权利要求 6 所述的方法， 其特征在于， 利用各向同性干法或湿法刻蚀沟槽上部下 方的衬底， 形成沟槽下部， 使沟槽下部与沟槽长度方向正交的竖截面为圆形。 8. 如权利要求 6 所述的方法， 其特征在于， 各向异性刻蚀第二牺牲衬垫层时， 掩膜层和 其上方的第二牺牲衬垫层构成的复合层， 在刻蚀步骤中被减薄 ； 并在刻蚀去除位于沟槽上部的底部处的第一牺牲衬垫层时， 以剩余的复合层。
7、和第二牺 牲衬垫层保留在沟槽上部侧壁上的部分作为刻蚀掩膜。 9. 如权利要求 5 所述的方法， 其特征在于， 在步骤 S3 S4 中 ： 先在沟槽上部和沟槽下部的内壁上以及衬底的上表面上生成一个绝缘层， 然后再在绝 缘层上沉积导电材料， 导电材料同时还填充在沟槽内 ； 权 利 要 求 书 CN 103956388 A 2 2/2 页 3 之后移除绝缘层上方的导电材料， 和移除衬底上表面上方的绝缘层。 10. 如权利要求 5 所述的方法， 其特征在于， 在步骤 S1 S2 中制备沟槽上部和沟槽下 部的步骤包括 ： 利用带有开口图形的掩膜层刻蚀衬底以形成沟槽上部， 然后在沟槽上部侧壁和底部生 成第。
8、一牺牲衬垫层 ； 各向异性刻蚀第一牺牲衬垫层， 除去第一牺牲衬垫层位于沟槽上部的底部的部分 ； 各向同性刻蚀暴露在沟槽上部底部下方的衬底， 形成沟槽下部， 剥离第一牺牲衬垫层。 11. 如权利要求 5 所述的方法， 其特征在于， 在步骤 S1 S2 中制备沟槽上部和沟槽下 部的步骤包括 ： 利用带有开口图形的掩膜层刻蚀衬底以形成沟槽上部， 并剥离掩膜层， 然后在衬底上 表面生成第一牺牲衬垫层， 以及在沟槽上部的侧壁和底部生成第一牺牲衬垫层 ； 制备第二牺牲衬垫层， 覆盖在第一牺牲衬垫层之上 ； 各向异性刻蚀第二牺牲衬垫层， 除去第二牺牲衬垫层位于沟槽上部底部的部分， 和将 交叠在衬底上表面上方。
9、的第一牺牲衬垫层除去， 仅仅保留位于沟槽上部侧壁上的第二牺牲 衬垫层 ； 刻蚀去除第一牺牲衬垫层位于沟槽上部底部处从第二牺牲衬垫层中裸露的部分 ； 刻蚀暴露在沟槽上部的底部下方的衬底， 形成沟槽下部， 剥离第一、 第二牺牲衬垫层。 权 利 要 求 书 CN 103956388 A 3 1/6 页 4 肖特基二极管半导体器件及其制备方法 技术领域 0001 本发明涉及一种用于整流器的二极管分离器件， 更确切的说， 本发明旨在提供一 种带有沟槽结构的肖特基二极管半导体器件及制备方法。 背景技术 0002 在交流到直流的转换器中， 一般要求整流器具有单向导通的能力， 具体而言， 体现 在整流器必须在。
10、正向导通时开启电压比较低， 导通电阻小， 但在反向偏置时要求阻断电压 高， 反向漏电流小。 0003 肖特基二极管作为整流器件已经在电源管理中广泛使用， 较之 PN 结二极管而言， 肖特基二极管的某些正面优势显而易见， 例如具有正向开启电压低和开关速度快， 其自身 的诸多优势使其常见于开关电源以及高频场合。另外， 肖特基二极管的反向恢复时间非常 短， 这一点是 PN 结二极管无法比拟的， 其反向恢复时间很大程度上主要取决于整流器件的 寄生电容， 而不像 PN 结二极管那样是由少子的复合时间来主导的。因此， 集成肖特基二极 管的整流器件可以有效的降低开关功率损耗。 0004 金属 - 半导体结的。
11、肖特基二极管是利用金属与半导体接触来制作的。传统的平面 型肖特基二极管的结构大致如下 ： 硅片通常由位于下方的具有一定掺杂浓度的 N+ 衬底和 位于衬底上方的低掺杂浓度的 N- 外延生长层构成， 高掺杂浓度的 N+ 衬底底面沉积下金属 层形成欧姆接触， 构成肖特基二极管的阴极 ； 低掺杂浓度的 N- 外延生长层顶面沉积上金属 层形成肖特基接触， 构成肖特基二极管的阳极。构成阳极的金属与 N 型单晶硅的功函数差 形成势垒， 该势垒的高低决定了肖特基二极管的特性， 即较低的势垒可以降低正向导通开 启电压， 但是会使反向漏电流增大， 反向阻断电压降低 ； 但是， 较高的势垒会增大正向导通 开启电压，。
12、 同时使反向漏电流减小， 反向阻断能力增强。然而， 与 PN 结二极管相比， 传统的 平面型肖特基二极管反向漏电流大， 反向阻断电压低， 尤其是温度系数对漏电流有较大的 负面影响， 直接导致反向击穿电压能力降低。 0005 沟槽式肖特基势垒二极管整流器件具有低正向导通开启电压的同时， 克服了上述 平面型肖特基二极管的缺点， 然而， 现有技术条件下沟槽式肖特基二极管仍然具有反向耐 压能 力不足的缺陷。基于当前技术这些劣势， 本发明提供了各种解决方案。 发明内容 0006 在本发明的一种实施例中， 提供了一种肖特基二极管 （SBD） 半导体器件中， 包括 ： 形成在衬底中的沟槽， 所述沟槽包括沟槽。
13、上部和沟槽下部 ； 填充在沟槽内的导电材料 ； 覆 盖于衬底上表面和覆盖在沟槽上方的肖特基势垒金属层 ； 其中， 在沟槽上部和沟槽下部各 自的内壁上内衬有绝缘层， 并且沟槽下部以旁向膨胀的方式至其侧壁凸出于沟槽上部沿垂 直方向延伸的侧壁。 0007 上述 SBD 半导体器件， 反向偏置势垒金属层和衬底间肖特基二极管时， 籍由旁向 膨胀的沟槽下部， 沟槽的沟槽下部附近产生的耗尽区向四周扩展， 促使任一沟槽的沟槽下 说 明 书 CN 103956388 A 4 2/6 页 5 部附近形成的耗尽区与相邻的另一沟槽的沟槽下部附近形成的耗尽区之间的夹角的角部， 远离衬底上表面。 0008 在一些可选实施。
14、例中， 上述 SBD 半导体器件， 势垒金属层包括 Ti、 TiN、 TiSix、 Ni、 NiSix、 Cr、 Pt、 Al、 Mo、 NiPt、 Co、 W、 Ta 中的一种或多种。在一些可选实施例中， 上述 SBD 半 导体器件， 设置沟槽下部与沟槽长度方向正交的竖截面为圆形。 0009 在本发明的一种实施例中， 提供了一种肖特基二极管 （SBD） 的制备方法， 包括以下 步骤 ： 步骤 S1、 在一衬底中形成沟槽的沟槽上部 ； 步骤 S2、 刻蚀沟槽上部下方的衬底形成位 于沟槽上部下方的沟槽下部， 沟槽下部以旁向膨胀的方式至其侧壁凸出于沟槽上部沿垂直 方向延伸的侧壁， 籍此制备包括沟槽。
15、上部和沟槽下部的沟槽 ； 步骤 S3、 生成绝缘层附着在 沟槽上部和沟槽下部的内壁上 ； 步骤 S4、 在沟槽内填充导电材料 ； 步骤 S5、 沉积肖特基势垒 金属层覆盖在衬底上表面和沟槽上方。 0010 上述方法， 在步骤S1S2中制备沟槽上部和沟槽下部的步骤包括 ： 利用带有开口 图形的掩膜层刻蚀衬底以形成沟槽上部， 然后在沟槽上部的侧壁和底部生成第一牺牲衬垫 层 ； 制备第二牺牲衬垫层， 覆盖在第一牺牲衬垫层和掩膜层之上 ； 各向异性刻蚀第二牺牲 衬垫层， 除去第二牺牲衬垫层位于沟槽上部底部的部分 ； 刻蚀去除第一牺牲衬垫层位于沟 槽上部底部处从第二牺牲衬垫层中裸露的部分 ； 刻蚀暴露在。
16、沟槽上部的底部下方的衬底， 形成沟槽下部， 剥离第一、 第二牺牲衬垫层。 0011 在一些可选实施例中， 上述方法， 利用各向同性干法或湿法刻蚀沟槽上部下方的 衬底， 形成沟槽下部， 使沟槽下部与沟槽长度方向正交的竖截面为圆形。 0012 上述方法， 各向异性刻蚀第二牺牲衬垫层时， 掩膜层和其上方的第二牺牲衬垫层 构成 的复合层， 在刻蚀步骤中被减薄 ； 并在刻蚀去除位于沟槽上部的底部处的第一牺牲衬 垫层时， 和在刻蚀衬底从沟槽上部的底部处暴露的部分时， 以剩余的复合层和第二牺牲衬 垫层保留在沟槽上部侧壁上的部分作为刻蚀掩膜。 0013 上述方法， 在步骤S3S4中 ： 先在沟槽上部和沟槽下部。
17、的内壁上以及衬底的上表 面上生成一个绝缘层， 然后再在绝缘层上沉积导电材料， 导电材料同时还填充在沟槽内 ； 之 后移除绝缘层上方的导电材料， 和移除衬底上表面上方的绝缘层。 0014 上述方法， 在步骤 S1 S2 中制备沟槽上部和沟槽下部的步骤包括 ： 利用带有开 口图形的掩膜层刻蚀衬底以形成沟槽上部， 然后在沟槽上部侧壁和底部生成第一牺牲衬垫 层 ； 各向异性刻蚀第一牺牲衬垫层， 除去第一牺牲衬垫层位于沟槽上部的底部的部分 ； 各 向同性刻蚀暴露在沟槽上部底部下方的衬底， 形成沟槽下部， 剥离第一牺牲衬垫层。 0015 在一个实施例中， 在步骤 S1 S2 中制备沟槽上部和沟槽下部的步骤。
18、包括 ： 利用 带有开口图形的掩膜层刻蚀衬底以形成沟槽上部， 并剥离掩膜层， 然后在衬底上表面生成 第一牺牲衬垫层， 以及在沟槽上部的侧壁和底部生成第一牺牲衬垫层 ； 制备第二牺牲衬垫 层， 覆盖在第一牺牲衬垫层之上 ； 各向异性刻蚀第二牺牲衬垫层， 除去第二牺牲衬垫层位于 沟槽上部底部的部分， 和将交叠在衬底上表面上方的第一牺牲衬垫层除去， 仅仅保留位于 沟槽上部侧壁上的第二牺牲衬垫层 ； 刻蚀去除第一牺牲衬垫层位于沟槽上部底部处从第二 牺牲衬垫层中裸露的部分 ； 刻蚀暴露在沟槽上部的底部下方的衬底， 形成沟槽下部， 剥离第 一、 第二牺牲衬垫层。 说 明 书 CN 103956388 A 。
19、5 3/6 页 6 附图说明 0016 参考所附附图， 以更加充分的描述本发明的实施例。 然而， 所附附图仅用于说明和 阐述， 并不构成对本发明范围的限制。 0017 图 1A 1L 是本发明的方法流程示意图。 0018 图 2A 是肖特基二极管半导体器件的剖面图。 0019 图 2B 是肖特基二极管半导体器件的立体图。 0020 图 3A 3E 是基于图 1A 1L 流程但形成沟槽下部的方法不同。 具体实施方式 0021 图 1A 展示了半导体衬底 101， 衬底 101 的导电类型通常是 N 型， 可理解为衬底 101 包含重掺杂的 N+ 型底部衬底， 和包括在底部衬底上外延生长的相对底部。
20、衬底的掺杂浓度 而相对较低的N-型外延层。 先在衬底101的上表面形成一层掩膜层200， 通过涂覆在其 上 的光刻胶， 依本领域技术人员所熟知的光刻技术， 实施光刻工艺和刻蚀工艺之后， 可在掩膜 层 200 中刻蚀出多个开口， 然后利用带有开口图形的掩膜层 200 作为刻蚀掩膜， 再对衬底 101 执行刻蚀， 形成多个平行排列的沟槽上部 102a 或称沟槽顶部， 注意此时其并非是完整 意义上的整体性沟槽， 后续还将进一步形成沟槽上部下方的沟槽下部， 它们对接在一起才 构成完整的沟槽。 在一些可选但非限制的实施例中， 掩膜层200可以是单层结构， 例如SiN， 也可以是多层结构， 例如包括依次由。
21、下至上的 SiO2 和 SiN。 0022 在图 1B 中， 先在沟槽上部 102a 裸露的侧壁和底部生成一层第一牺牲衬垫层 103， 可利用热氧化法， 来形成较薄的第一牺牲衬垫层 103， 如 SiO2， 厚度可以是 5 15 纳米。之 后如图 1C 所示， 再沉积一层第二牺牲衬垫层 104， 第二牺牲衬垫层 104 同时覆盖在第一牺 牲衬垫层 103 和覆盖在衬底 101 上表面上方的掩膜层 200 之上， 第二牺牲衬垫层 104 也较 薄， 大致在 10 40 纳米， 注意沟槽上部 102a 并未被第一、 第二牺牲衬垫层 103、 104 完全 填充满， 而是保留了沟槽上部 102a 内。
22、的腔体。此步骤中很重要的一点是， 掩膜层 200 和它 上方的第二牺牲衬垫层 104 整合构成一个复合层 200， 它比原始所沉积的第二牺牲衬垫层 104要厚一些， 例如比覆盖在第一牺牲衬垫层103之上的、 位于沟槽上部102a的侧壁和底部 上的第二牺牲衬垫层 104 要厚一些， 本发明在后续步骤中将会利用厚度值存在差异这一特 性， 来刻蚀打开位于沟槽上部102a底部的第二牺牲衬垫层104， 但又不损伤衬底101的上表 面。 0023 在图 1D 中， 以垂直的单向性回刻蚀的方式， 对 SiN 实施刻蚀， 将第二牺牲衬垫层 104位于沟槽上部102a底部的部分刻蚀去除掉， 具体而言， 通常是将。
23、第二牺牲衬垫层104位 于沟槽上部 102a 底部处的水平部分刻蚀掉， 但第二牺牲衬垫层 104 位于沟槽上部 102a 侧 壁处的垂直部分被保留。至此， 第一牺牲衬垫层 103 位于沟槽上部 102a 底部处的部分， 将 会从第二牺牲衬垫层 104 中形成在沟槽上部 102a 底部处的开口中裸露出来。各向同性刻 蚀带来的优势是， 可以保障第二牺牲衬垫层 104 存留在沟槽上部 102a 的侧壁上， 不受刻蚀 的影响。此阶段， 复合层 200 同样也会因遭受刻蚀的缘故， 同步变薄， 减薄的程度与第二牺 牲衬垫层 104 的原始厚度大体相当， 但是复合层 200 不会被完全刻蚀掉， 所以衬底 1。
24、01 的 上表面并不会裸露出来。 0024 在图 1E 中， 继续执行刻蚀的步骤， 对 SiO2 实施刻蚀， 以便将第一牺牲衬垫层 103 说 明 书 CN 103956388 A 6 4/6 页 7 位于沟槽上部102a底部处的部分移除掉， 被刻蚀掉的区域也即是从第二牺牲衬垫层104中 暴露出来的部分。 第二牺牲衬垫层104、 剩余的复合层200可以抵御对第一牺牲衬垫层103 执行的刻蚀工艺。 至此， 沟槽上部102a底部正下方的衬底101， 便从第一、 第二 牺牲衬垫层 103、 104 各自形成在沟槽上部 102a 底部处的开口中裸露出来。 0025 在图1F中， 利用沟槽上部102a侧。
25、壁上保留的第二牺牲衬垫层104和衬底101上表 面上剩下的复合层 200 作为刻蚀屏蔽层， 对衬底 101 裸露在沟槽上部 102a 底部处的部分 实施各向同性的刻蚀， 湿法干法皆可， 以便形成沟槽上部 102a 正下方的沟槽下部 102b， 又 称沟槽底部， 此时沟槽上部 102a、 沟槽下部 102b 两者对接便可构成完整的沟槽 102。沟槽 下部 102b 因为是通过各向同性刻蚀而来， 所以显现出来的是圆孔结构， 具体体现在与沟槽 102 长度方向正交的竖截面为圆形。刻蚀制备沟槽下部 102b 直至它旁向膨胀， 使得它的侧 壁凸出于沟槽上部 102a 沿垂直方向延伸的垂直侧壁， 这里垂直。
26、方向是指与晶圆或衬底所 在平面正交的方向。 此处的刻蚀步骤， 并不会影响到衬底101的上表面， 剩余的复合层200 足以保障衬底上表面不会存在硅的损失。 0026 在图1G中， 以湿法腐蚀的方式， 腐蚀掉位于沟槽上部102a的侧壁上的第二牺牲衬 垫层 104 和剩余的复合层 200， 并腐蚀掉沟槽上部 102a 的侧壁上的第一牺牲衬垫层 103。 衬底 101 中多个沟槽 102 平行排列设置， 任意相邻的两个沟槽 102 之间， 它们两者的沟槽下 部 102b 间隙宽度 W2 小于两者的沟槽上部 102a 间隙宽度 W1。 0027 在图 1H 中， 生成绝缘层 105 覆盖沟槽 102 的。
27、内壁， 包括附着在沟槽上部 102a 和沟 槽下部 102b 它们各自的内壁上， 绝缘层 105 例如生成的 50 300 纳米厚的二氧化硅， 优选 80 200 纳米， 绝缘层 105 需要承受一定的电场强度， 所以厚度值要求比较厚。 0028 在图 1I 中， 沉积导电材料 115， 如多晶硅被沉积覆盖在衬底 101 上方的绝缘层 105 之上， 导电材料 115 还填充在沟槽 102 内部。然后如图 1J 所示， 回刻或研磨导电材料 115， 移除绝缘层 105 上方的导电材料 115， 并回刻或研磨绝缘层 105， 移除衬底 101 上表面上方 的绝缘层 105， 使衬底 101 的上。
28、表面裸露出来。 0029 在图 1K 中， 沉积肖特基势垒金属层 106 覆盖在衬底 101 上表面之上， 和覆盖在各 个沟槽 102 上方， 势垒金属层 106 例如 10 300 纳米， 优选 30 80 纳米， 势垒金属层 106 不仅与衬底 101 间形成肖特基接触， 还与沟槽 102 内的导电材料间形成电性连接。势垒金 属层 106 有多种选择， 例如包括 Ti、 TiN、 TiSix、 Ni、 NiSix、 Cr、 Pt、 Al、 Mo、 NiPt、 Co、 W、 Ta 中的一种或多种。之后形成顶部金属层 107 覆盖在势垒金属层 106 之上， 作为阳极， 顶部金 属层 107 。
29、的材质如 AiSiCu， 虽然图 1K 中未示出， 但通常还需要在衬底 101 的下表面溅射或 沉积底部金属层来作为阴极。 0030 在不增加器件整体尺寸的条件下， 传统提高反向电压的方式主要通过增加沟槽内 壁上介质层的厚度值来实现， 但增加介质层的厚度值会导致势垒金属与衬底上表面接触的 有效 区域面积减少， 给肖特基二极管的关键参数带来负面影响， 使得正向导通电压抬升， 从而导致肖特基二极管功耗变高， 开关速度降低。本发明未增加绝缘层 105 的厚度， 反向耐 压能力得到极大提升， 但正向导通电压并未受到影响。 0031 在图 2A 中， 肖特基二极管 （Schottky Barrier D。
30、iode， SBD） 半导体器件在阳极端 A 和阴极端 C 之间具有并联的多个沟槽式 SBD 晶胞， 覆盖在衬底 101 的下表面的底部金属层 108 作为阴极端 C， 覆盖在势垒金属层 106 上方的顶部金属层 107 作为阳极端 A， 图 2B 显示 说 明 书 CN 103956388 A 7 5/6 页 8 了 SBD 的立体结构。SBD 被反向偏置时， 形成了耗尽层 125， 整个耗尽层 125 一般起始形成 在衬底 101 的较顶部， 围绕在各个沟槽 102 的周围， 图中所示的界面 1250 为耗尽层 125 在 衬底 101 中大体上的边界线。耗尽层 125 的界面 1250 。
31、距离衬底 101 上表面势垒最近的地 方决定了反向击穿电压， 即 SBD 器件的耐压程度。 0032 为了详细解释本发明的发明精神， 在图 2A 中， 任选一对相邻的沟槽 102、 102” 作 为研究对象， 反向偏置势垒金属层 106 和衬底 101 间肖特基二极管时， 除了沟槽 102、 102” 之间的衬底 101 部分被耗尽外， 在其中一者 （沟槽 102） 的沟槽下部 102b 附近的衬底 101 中形成的一个耗尽区 125a， 在另一者 （沟槽 102” ） 的沟槽下部 102” b 附近的衬底 101 中形 成的另一耗尽区 125” a。其中， 鉴于沟槽下部的圆形结构， 耗尽区 。
32、125a 与耗尽区 125” a 之 间会相交， 并形成界面 1250 处的夹角， 夹角的角部 X2 的实际位置如图 2A 所示， 角部 X2 到 衬底 101 上表面的距离为 D2， 实质上 D2 就是界面 1250 到衬底 101 的上表面的最小距离。 0033 为了区别于现有技术， 并进一步阐明本发明是如何增加衬底 101 中整个耗尽层 105 的界面 1250 到衬底 101 上表面的最小距离， 先假定偏压值是固定的。依现有技术的方 案， 试想如果沟槽下部 102b、 沟槽下部 102” b 的旁向膨胀特征不复存在 （即每个沟槽的沟 槽上部、 下部之间基本等宽） ， 则图示的耗尽区 1。
33、25a、 耗尽区 125” a 分别会沿朝着沟槽下 部 102b、 沟槽下部 102” b 的方向而向内收缩， 直接诱引它们之间相交的重叠区域比较小， 导致它们之间夹角的角部 X1 的实际位置如图 2A 所示， 角部 X1 到衬底 101 上表面的距离为 D1。显而易见， D2 比 D1 要大得多。本发明则不同， 由于存在旁向膨胀特性， 耗尽区 125a、 耗尽区 125” a 均向四周扩展， 尤其是横向扩展得比较远， 导致耗尽区 125a、 耗尽区 125” a 相交而重叠融合的区域更大， 使夹角的位置 （体现在角部 X2） 沿着背离衬底 101 上表面的方 向移动。 0034 所以， 籍由。
34、旁向膨胀的沟槽下部 102b， 让每个沟槽 102 的沟槽下部 102b 附近产生 的耗尽区向四周扩展， 促使任意一个沟槽102的沟槽下部102b附近形成的耗尽区， 与相 邻 的另一沟槽 102 的沟槽下部 102b 附近形成的另一个耗尽区之间的夹角的角部， 远离衬底 101上表面， 来增大SBD的反向击穿电压。 采用新型的沟槽结构可明显改善电压反偏时的耗 尽区的分布， 使反向击穿电压提高， 同时， 该结构并没有增加沟槽开口的宽度， 使得表面形 成肖特基接触和金属连线的面积没有减少从而保证了正向压降不会升高。 0035 虽然图1A1L披露了较佳的实施例， 在另外一些实施例中， 还有一些其他方式。
35、可 以实现本发明的结构， 例如， 制备沟槽上部 102a 和沟槽下部 102b 的步骤包括 ： 利用带有开 口图形的掩膜层200刻蚀衬底101以形成沟槽上部102a， 然后在沟槽上部102a侧壁和底部 生成第一牺牲衬垫层 103， 但并不额外制备的第二牺牲衬垫层 104， 而是直接各向异性刻蚀 第一牺牲衬垫层 103 位于沟槽上部 102a 底部的水平部分， 利用第一牺牲衬垫层 103 形成在 沟槽上部 102a 底部出的开口， 来暴露出衬底 101 位于沟槽上部 102a 下方的部分， 然后以掩 膜层 200 和第一牺牲衬垫层 103 保留在沟槽上部 102a 侧壁上的垂直部分作为刻蚀掩膜，。
36、 各 向同性刻蚀衬底101暴露在沟槽上部102a底部下方的部分， 以此来形成圆孔状的沟槽下部 102b， 之后才剥离第一牺牲衬垫层 103 和掩膜层 200， 这同样可得到图 1G 所示的结构。 0036 在另一种实施例中， 基于图1A1F的方案， 如图3A3E， 但是在衬底101中制备 沟槽上部 102a 之后， 用于制备沟槽上部的硬质刻蚀掩膜层 200 就可以剥离掉。然后制备第 二牺牲衬垫层 104 和第一牺牲衬垫层 103 内衬沟槽上部 102a 的底部及侧壁， 和覆盖在衬底 说 明 书 CN 103956388 A 8 6/6 页 9 101 上表面上方。 0037 具体步骤如下 ： 。
37、在沟槽上部 102a 的底部及侧壁， 和在衬底 101 上表面这些裸露的 表面上生成一层第一牺牲衬垫层 103， 可利用热氧化法， 来形成较薄的如 SiO2， 如图 2B。然 后再沉积第二牺牲衬垫层 104 覆盖住第一牺牲衬垫层 103。其中， 第二牺牲衬垫层 104 也 沉积在沟槽上部 102a 的底部和侧壁上， 和沉积在衬底 101 上表面上方， 并覆盖在第一牺牲 衬垫层 103 之上， 如图 3C。再用各向异性刻蚀第二牺牲衬垫层 104， 如干法刻蚀， 除去第二 牺牲衬垫层 104 位于沟槽上部 102a 底部的部分， 和将交叠在衬底 101 上表面上方的第一牺 牲衬垫层 104 除去，。
38、 仅仅保留位于沟槽上部 102a 侧壁上的第二牺牲衬垫层 104， 如图 3D 所 示。此时衬底 101 上表面的第一牺牲衬垫层 103 会裸露出来， 而且由于刻蚀沟槽上部 102a 底部处的第二牺牲衬垫层 104， 形成了第二牺牲衬垫层 104 中位于沟槽上部 102a 底部处的 开口图案， 所以导致沟槽上部102a底部处的第一牺牲衬垫层103也会从这些开口图案中裸 露出来。 0038 继续利用各向同性的干法刻蚀， 刻蚀去除第一牺牲衬垫层 103 位于沟槽上部 102a 底 部处的、 并从第二牺牲衬垫层 104 中裸露的部分， 使得衬底 101 在沟槽上部 102a 的底部 下方的区域暴露出。
39、来。注意因为衬底 101 上表面的第一牺牲衬垫层 103 与第一牺牲衬垫层 103 位于沟槽上部 102a 底部处的部分的刻蚀速率并不一致， 所以即便第一牺牲衬垫层 103 位于沟槽上部102a底部处被刻蚀贯穿， 但在衬底101上表面仍然有部分厚度的第一牺牲衬 垫层 103 剩余， 以保护衬底 101 上表面不会被刻蚀损耗。 0039 之后， 干法刻蚀暴露在沟槽上部 102a 的底部下方的衬底 101， 采用各向同性形成 沟槽下部 102b， 并腐蚀 （如湿法刻蚀） 剥离掉沟槽上部 102a 侧壁处的第一牺牲衬垫层 103 和剥离掉衬底 101 上表面上方处的第一牺牲衬垫层 103， 也将附着。
40、在沟槽上部 102a 侧壁处 第二牺牲衬垫层 104 腐蚀剥离掉。如此一来， 便可制备图 1G 所示的结构， 籍此制备包括沟 槽上部 102a 和沟槽下部 102b 的沟槽 102。其他的步骤与图 1G 1L 的步骤完全一致， 不再 赘述。 0040 以上， 通过说明和附图， 给出了具体实施方式的特定结构的典型实施例， 上述发明 提出了现有的较佳实施例， 但这些内容并不作为局限。 对于本领域的技术人员而言， 阅读上 述说明后， 各种变化和修正无疑将显而易见。 因此， 所附的权利要求书应看作是涵盖本发明 的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内 容， 都应认为。
41、仍属本发明的意图和范围内。 说 明 书 CN 103956388 A 9 1/10 页 10 图 1A 图 1B 说 明 书 附 图 CN 103956388 A 10 2/10 页 11 图 1C 图 1D 说 明 书 附 图 CN 103956388 A 11 3/10 页 12 图 1E 图 1F 说 明 书 附 图 CN 103956388 A 12 4/10 页 13 图 1G 图 1H 说 明 书 附 图 CN 103956388 A 13 5/10 页 14 图 1I 图 1J 说 明 书 附 图 CN 103956388 A 14 6/10 页 15 图 1K 图 1L 说 明 书 附 图 CN 103956388 A 15 7/10 页 16 图 2A 说 明 书 附 图 CN 103956388 A 16 8/10 页 17 图 2B 图 3A 说 明 书 附 图 CN 103956388 A 17 9/10 页 18 图 3B 图 3C 说 明 书 附 图 CN 103956388 A 18 10/10 页 19 图 3D 图 3E 说 明 书 附 图 CN 103956388 A 19 。