半导体元件及其制造方法.pdf

一种制造半导体元件的方法，所述半导体元件具有由氧化镓形成的衬底和形成在所述衬底上的半导体层。该方法包括：第一分割步骤，其中将具有在其上形成的半导体层的衬底沿着衬底的第一解理面分割成晶条；和第二分割步骤，其中在垂直于第一解理面的方向上分割晶条。

1.  一种制造半导体元件的方法，所述半导体元件包括由氧化镓形成的衬底和形成在所述衬底上的半导体层，该方法包括：
第一分割步骤，将具有在其上形成的半导体层的衬底沿着衬底的第一解理面分割成晶条；和
第二分割步骤，在垂直于第一解理面的方向上分割晶条。

2.  根据权利要求1的方法，其中：
所述半导体层形成在垂直于衬底的第一解理面并且平行于衬底的第二解理面的晶面上。

3.  根据权利要求2的方法，其中：
所述第二分割步骤包括：
标记步骤，其中标记形成在晶条的半导体层形成晶面或形成在与晶条的半导体层形成晶面相对的晶面上；和
划刻步骤，其中利用所述标记作为参照位置，在垂直于第一解理面的方向上划刻所述晶条。

4.  根据权利要求3的方法，其中：
所述标记步骤包括浅划刻所述衬底的半导体层形成晶面。

5.  根据权利要求3的方法，其中：
所述划刻步骤包括将晶条的一个解理面划刻至预定深度的第一划刻步骤和划刻与晶条的第一解理面相对的另一解理面的第二划刻步骤。

6.  根据权利要求1的方法，其中：
所述半导体层由III族氮化物基化合物半导体形成。

7.  一种半导体元件，包括：
衬底，其由氧化镓形成并具有预定晶面方向；和
形成在衬底上的半导体层，
其中所述半导体元件是芯片形式，并且还包括沿着衬底的解理面形成的第一端面和垂直于第一端面形成的第二端面，并且
所述第一端面具有比所述第二端面更强的解理性。

8.  根据权利要求7的半导体元件，其中：
所述衬底由β-Ga₂O₃形成。

9.  根据权利要求7的半导体元件，其中：
所述第二端面通过划刻形成。

10.  根据权利要求7的半导体元件，其中：
所述第二端面通过照射具有预定波长激光的激光加工来形成。

11.  根据权利要求7的半导体元件，其中：
所述预定晶面方向包括(100)、(001)、(010)和(801)晶面方向之一。

12.  一种制造半导体元件的方法，包括以下步骤：
在具有预定晶面方向的氧化镓衬底上形成半导体层；
将氧化镓衬底沿其解理面劈开成晶条；和
利用除劈开以外的过程，沿垂直于解理面的方向切割晶条。

13.  根据权利要求12的方法，其中：
所述过程包括划刻过程。

14.  根据权利要求12的方法，其中：
所述过程包括照射具有预定波长激光的激光加工。

15.  根据权利要求14的方法，其中：
所述预定波长包括低于400nm的波长。

16.  根据权利要求14的方法，其中：
所述预定波长包括通过包括YAG三次谐波的激光或准分子激光得到的波长。

17.  根据权利要求12的方法，其中：
所述预定晶面方向包括(100)、(001)、(010)和(801)晶面方向的至少之一。

18.  一种制造半导体元件的方法，包括：
元件形成步骤，其中第一导电型半导体层和第二导电型半导体层在由氧化镓(Ga₂O₃)形成的衬底上；和
划刻步骤，其中通过对各个划刻部分实施多个划刻过程，将具有第一和第二导电型半导体层的衬底分割成半导体元件。

19.  一种制造半导体元件的方法，包括：
元件形成步骤，其中第一导电型半导体层和第二导电型半导体层在由氧化镓(Ga₂O₃)形成的衬底上；
第一划刻步骤，其中沿第一方向划刻衬底；和
第二划刻步骤，沿与第一方向相反的第二方向划刻衬底，从而将具有第一和第二导电型半导体层的衬底分割成半导体元件。

20.  一种制造半导体元件的方法，包括：
元件形成步骤，其中第一导电型半导体层和第二导电型半导体层在由氧化镓(Ga₂O₃)形成的衬底上；
第一划刻步骤，其中沿第一方向以第一划刻宽度划刻衬底；和
第二划刻步骤，其中沿第一方向以第二划刻宽度划刻衬底，从而将具有第一和第二导电型半导体层的衬底分割成半导体元件。

21.  根据权利要求19的方法，其中：
以相同的划刻宽度进行所述第一和第二划刻步骤。

22.  根据权利要求20的方法，其中：
所述第一划刻宽度大于所述第二划刻宽度。

半导体元件及其制造方法
本申请基于日本专利申请No.2005-360441、2006-055332和2006-187478，上述申请的全部内容通过引用并入本文。
技术领域
本发明涉及制造半导体元件的方法，具体涉及制造包含氧化镓(Ga₂O₃)衬底和形成在其上的半导体层的半导体元件(芯片)。本发明还涉及利用该方法制造的半导体元件。
背景技术
III族氮化物基化合物半导体用于制造短波长发光元件(或LED元件)。该发光元件使用透明蓝宝石衬底。然而，因为蓝宝石衬底不导电，因此发光元件需要具有水平电极结构，这就要求在衬底上形成半导体层之后进行蚀刻加工。
因此，希望获得适合在其上生长III族氮化物基化合物半导体的导电和透明的衬底。
为了满足这种要求，已经提出了氧化镓(Ga₂O₃)衬底(例如，JP-A-2005-217437和JP-A-2004-56098)。氧化镓是单斜晶体结构并具有导电性。特别地，因为氧化镓与III族氮化物基化合物半导体的晶格匹配比三角系蓝宝石更好，因此可以在由块状单晶氧化镓形成的衬底上形成高结晶质量的III族氮化物基化合物半导体。
另一方面，晶片分裂通常是由使用划刻机的划刻过程造成的。另一种已知的晶片分裂过程是具有形成在其上的n-型层和p-型层的单晶SiC晶片利用解理性质分离成晶块(或晶粒)(例如JP-A-2002-255692)。
而且，已知的晶片分裂过程是氧化物单晶例如铌化锂单晶晶片利用解理性质和由短脉冲激光辐射产生的热应力被分离成晶块(或片)(例如JP-A-10-305420和JP-A-11-224865)。
本发明人研究了由氧化镓形成的半导体元件的晶片分裂过程，并发现以下问题。
氧化镓尤其是β-Ga₂O₃具有强解理性质，并且其(100)晶面和(001)晶面具有解理性。因而，当晶片分割成晶块时，衬底可能剥离从而损坏芯片。换句话说，即使可以在衬底上形成高质量的III族氮化物基化合物半导体，也很难使晶片分裂成晶块。
这样，因为氧化镓衬底在解理性上随着晶面方向而有显著差异，很难通过划刻方法来高产率地分割晶片。具体的说，β-Ga₂O₃还在与形成半导体层的衬底表面平行的方向上具有解理性。因此，当通过划刻方法切割晶片时，很容易在切割面附近产生剥离和裂纹。
公开在JP-A-2002-255692、JP-A-10-305420和JP-A-11-224865中的上述晶片分裂方法是在晶片所有表面上利用解理性将晶片分割成晶块。所以，这些方法不适合使用氧化镓衬底的半导体晶片的分裂过程，因为氧化镓衬底在解理强度上随晶面方向不同而存在显著差异。
发明内容
根据本发明的实施方案的目的是提供一种制造半导体元件的方法，该方法能够以高产率生产包括氧化镓(Ga₂O₃)的衬底和形成在其上的半导体层的半导体元件(例如芯片)，而不在加工部位附近引起剥离和裂纹。
(1)根据本发明的一个实施方案，一种制造包括由氧化镓形成的衬底和形成在衬底上的半导体层的半导体元件的方法，包括：
第一分割步骤，将在其上形成半导体层的衬底沿着衬底的第一解理面分割成晶条(strip bar)；和
第二分割步骤，在垂直于第一解理面的方向上分割晶条。
根据以上实施方案的方法(1)，主动利用第一解理面的解理性质分割衬底，得到晶条。因此，解理性质不是分割衬底的阻碍。
接着，在将晶条分割成晶块时，如果象在现有划刻方法中那样垂直于半导体层形成面(或相对面)切割晶条，则在第二解理面方向(垂直于第一解理面且平行于半导体层形成面)上施加应力。这样，衬底可能剥离或者半导体层可能经受过大应力。相反，在以上实施方案的方法(1)中，垂直于第一解理面切割晶条，因此可以显著减少在第二解理面方向上的应力。这样，可以防止衬底剥离以及可以减少施加在半导体层上的应力。因此，可以平滑地进行元件分割，并且可以高生产能力和高产率制造元件。
在以上实施方案的方法(1)中，优选第二分割步骤包括标记步骤。通过标记步骤提供的标记限定晶条的分割线和用作对分割线的参照。例如，分割线形成在半导体层形成晶条表面的一侧，然后利用分割线作为引导垂直于第一解理面切割晶条。
分割线(＝标记)可以提供为通过在本实施方案中稍后提及的划刻所形成的浅沟槽，或者提供为绘制线，如果从晶条的侧面(＝第一解理面)可以识别的话。而且，绘制线可以形成在晶条的侧面。另外，因为芯片尺寸是预定的，所以通过提供一定的参考点，就可以在芯片尺寸与参考点的间隔处连续进行芯片切割。参考点可以通过划刻或绘制来提供。再者，可以通过激光或干蚀刻来进行标记。标记还可以形成在半导体层形成面的背面。
第二分割步骤包括划刻步骤。在划刻步骤中，垂直于第一解理面对晶条划刻(第一划刻步骤)。这样将晶条划刻至距离一侧面(＝第一解理面)预定深度，反转180度，再从另一侧面(第二解理面)划刻，从而完成晶条的分割。在此，形成在晶条表面(＝半导体层形成面)上的标记可以允许对第一和第二解理面的方便和精确的定位。通过这样从对侧面方向对晶条划刻，可以减少对于衬底或半导体层的应力。
在以上实施方案的方法(1)中，通过对经由已知方法例如EFG和FZ得到的块晶切片，将氧化镓衬底制成晶片，并且在氧化镓晶体中具有β结构。对于β-Ga₂O₃，选择衬底表面具有(100)、(010)、(001)或(801)晶面。无论β-Ga₂O₃的晶面方向如何，其都是导电和透明的。
在氧化镓衬底上可以外延生长高质量的III族氮化物基化合物半导体。III族氮化物基化合物半导体由作为四元素体系的以下通式表示：Al_xGa_yIn_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)，并且包括二元素体系例如GaN和InN以及三元素体系例如Al_xGa_1-xN、Al_xIn_1-xN和Ga_xIn_1-xN(均为0＜x＜1)。部分III族元素可以被硼(B)、铊(Ta)等替换，部分氮(N)可以被磷(P)、砷(As)、锑(Sb)、铋(Bi)等替换。
III族氮化物基化合物半导体层之外的半导体层也可以生长在氧化镓衬底上。
根据本发明的另一实施方案，一种半导体元件包括：
由氧化镓形成并具有预定晶面方向的衬底；和
形成在衬底上的半导体层，
其中半导体元件是芯片形式，还包括沿着衬底的解理面形成的第一端面和垂直于第一端面形成的第二端面，以及
第一端面具有比第二端面更强的解理性。
在以上实施方案(2)中，可以采取以下改进和变化。
(i)衬底由β-Ga₂O₃形成。
(ii)第二端面通过划刻形成。
(iii)第二端面通过照射具有预定波长的激光的激光加工来形成。
(iv)预定晶面方向包括(100)、(001)、(010)和(801)晶面方向之一。
(3)根据本发明的另一实施方案，一种制造半导体元件的方法包括以下步骤：
在具有预定晶面方向的氧化镓衬底上形成半导体层；
将氧化镓衬底沿其解理面劈开成晶条；和
利用除劈开(cleaving)以外的过程，沿垂直于解理面的方向切割晶条。
在以上实施方案(3)中，可以采取以下改进和变化。
(v)所述过程包括划刻过程。
(vi)所述过程包括照射具有预定波长的激光的激光加工。
(vii)预定波长包括低于400nm的波长。
(viii)预定波长包括通过包括YAG三次谐波的激光或准分子激光得到的波长。
(ix)预定晶面方向包括(100)、(001)、(010)和(801)晶面方向的至少之一。
(4)根据本发明的另一实施方案，一种制造半导体元件的方法包括以下步骤：
元件形成步骤，在由氧化镓(Ga₂O₃)形成的衬底上形成第一导电型半导体层和第二导电型半导体层；和
划刻步骤，通过对各个划刻部分实施多个划刻过程将具有第一和第二导电型半导体层的衬底分割成半导体元件。
(5)根据本发明的另一实施方案，一种制造半导体元件的方法包括以下步骤：
元件形成步骤，在由氧化镓(Ga₂O₃)形成的衬底上形成第一导电型半导体层和第二导电型半导体层；
第一划刻步骤，沿第一方向对衬底划刻；和
第二划刻步骤，沿与第一方向相反的第二方向对衬底划刻从而将具有第一和第二导电型半导体层的衬底分割成半导体元件。
(6)根据本发明的另一实施方案，一种制造半导体元件的方法包括以下步骤：
元件形成步骤，在由氧化镓(Ga₂O₃)形成的衬底上形成第一导电型半导体层和第二导电型半导体层；
第一划刻步骤，沿第一方向以第一划刻宽度对衬底划刻；和
第二划刻步骤，沿第一方向以第二划刻宽度对衬底划刻从而将具有第一和第二导电型半导体层的衬底分割成半导体元件。
在以上实施方案(5)或(6)中，可以采取以下改进和变化。
(x)以相同的划刻宽度(例如20μm)进行第一和第二划刻步骤。
(xi)第一划刻宽度(例如50μm)大于第二划刻宽度(例如20μm)。术语定义
在此处，“划刻(dicing)”是指形成类似于晶片中晶格的切割沟槽从而将晶片分成晶块(或芯片)的过程。“刮片(scribing)”是指通过金刚石切割机等在晶片表面上形成刮痕(刮线)，同时利用晶片的解理面从而将晶片分成晶块(或芯片)的过程。“裂片(breaking)”是指沿着形成在晶片上的切割沟槽或刮痕折断晶片从而将晶片分成晶块(或晶粒)的过程。
附图说明
以下将参考附图说明根据本发明的优选实施方案，其中：
图1是表示本发明第一和第三优选实施方案中的具有β-Ga₂O₃衬底和形成在其上的半导体层的半导体元件(作为晶片或芯片)的截面图；
图2A和2B是表示第一实施方案中的第一分割步骤的示意图；
图3是表示第一实施方案中的第二分割步骤(即标记步骤)的示意透视图；
图4是表示第一实施方案中的另一个第二分割步骤(即第一划刻步骤)的示意透视图；
图5是表示第一实施方案中的另一个第二分割步骤(即第二划刻步骤)的示意透视图；
图6是表示本发明第二优选实施方案中的在其上形成发光元件的氧化镓衬底的透视图；
图7是表示MOCVD方法的图示；
图8是表示LED元件的截面图；
图9是表示沿预定解理区劈开具有形成在其上的半导体层的β-Ga₂O₃衬底以得到具有β-Ga₂O₃衬底的晶条的过程的透视图；
图10是表示利用金刚石刀将通过劈开制得的晶条分割成芯片的过程的透视图；
图11是说明利用激光加工代替金刚石刀将通过劈开制得的晶条分割成芯片的过程的透视图；
图12A-12E是表示本发明第三优选实施方案中的半导体元件(LED元件)的制造方法的截面图；
图13A-13C是说明利用划刻刀将具有Ga₂O₃衬底的晶条(或晶棒)分割成芯片的截面图；
图14A-14C是表示本发明第四优选实施方案中的半导体元件(LED元件)的制造方法的截面图；和
图15是表示第三或第四实施方案的改进的晶面图。
具体实施方式
第一实施方案
以下将说明第一实施方案中的半导体元件制造方法。
半导体层的形成
将β-Ga₂O₃晶片放置在MOCVD设备中并首先对其表面进行氮化。氮化方法不作具体限制，例如可以在氨气氛中加热β-Ga₂O₃晶片。接着，通过常用方法在其(100)晶面上形成III族氮化物基化合物半导体。
在该实施方案中，半导体元件具有以下提及的层结构，从而构成发光元件(或LED元件)(见图1)。图1示出该层结构并且没有精确显示其各层的厚度。
层：组成
p-接触层16：p⁺-GaN
p-覆层15：p-AlGaN
MQW发光层14：InGaN/GaN
n-覆层13：n-AlGaN
n-接触层12：n⁺-GaN
缓冲层11：Al_xGa_1-xN(0.5≤x≤1)
衬底10：β-Ga₂O₃
如前所述，在600-1100℃下在氨气氛中加热β-Ga₂O₃衬底几分钟。由此氮化表面。
缓冲层通过MOCVD法利用氢气作为载气并在约350-550℃的较低温度下形成。Al_xGa_1-xN缓冲层希望的是Al富余。
虽然在本实施方案中n-型层由GaN形成，但是其可以由其他III族氮化物基化合物半导体例如AlGaN、InGaN和AlInGaN形成。掺杂到n-型层中的n-型掺杂剂可以是Si、Ge、Se、Te、C等。
P-型层也可以由上述III族氮化物基化合物半导体形成。掺杂到p-型层中的p-型掺杂剂可以是Mg、Zn、Be、Ca、Sr、Ba等。
虽然在本实施方案中III族氮化物基化合物半导体通过MOCVD法制备，但是其也可以通过MBE(分子束外延)、HVPE(卤化物气相外延)、溅射、离子注入、电子簇射等制备。
在p-接触层上形成ITO(氧化铟锡)的电流扩散层17，在电流扩散层17上形成金的p-侧电极18。在β-Ga₂O₃衬底10的背面(与在其上形成半导体层的表面相对的表面)上形成n-侧电极19。因为β-Ga₂O₃衬底10是导电的，所以p-侧电极18和n-侧电极19可以垂直形成，从而可以简化LED元件的制造过程。
第一分割步骤
将具有半导体层的β-Ga₂O₃晶片沿着其(001)晶面分割(或分离)成类似条状物，从而得到晶条10A。晶条10A之一具有等于元件(或芯片)宽度的宽度。换句话说，以一个尺寸连续连接元件(或芯片)就构成了晶条10A。当标记晶条10A时，形成从晶片表面(即半导体层形成表面)到达衬底的刮线60。刮线60沿着衬底的第一解理面形成。然后，将晶片沿着刮线60裂片分割成条形晶条10A。
因为第一分割步骤是沿着衬底的第一解理面进行的，所以施加到衬底的应力很小。因此，可以防止对衬底和半导体层的损伤。
第二分割步骤(标记步骤)
首先，如图3所示，在个晶条10A的表面侧上利用划刻刀30形成浅沟槽33。沟槽33是标记，用作对随后进行的划刻过程的定位指导。沟槽33的深度不作具体限制，只要其深度例如不对衬底施加任何应力即可。例如，沟槽33的深度d1优选为0≤d1≤0.5t1，其中t1是衬底10的厚度。
沟槽33形成在切割部位即芯片的边缘上，沿着沟槽33将晶条10A切割成芯片。
在图3中，用附图标记m1指示第一切割平面(即第一解理面)。
第二分割步骤(第一划刻步骤)
将具有在其上形成的浅沟槽33标记的晶条10A旋转90度，从而使第一切割平面m1朝上(图4)。在第一切割平面m1侧上进行划刻。第一划刻步骤中的待划刻区域用附图标记40指示。划刻时，沟槽33用作引导。这样，可以精确和方便地在划刻中定位。如果不形成沟槽33，则由于第一释放表面是平坦的，因而难以精确确定芯片的分割位置。
在第一划刻步骤上所形成的沟槽的深度d2优选为0.2t2≤d2≤0.8t2，其中t2是图4所示的晶条10A的宽度。
第二分割步骤(第二划刻步骤)
接着，如图5所示，将晶条10A旋转180度，使第一切割平面m1朝下。然后，在晶条10A的另一侧平面m2(该平面m2对应于第一切割平面)上进行划刻。在此，沟槽33用作引导以便精确划刻。第二划刻步骤中的待划刻区域用附图标记50指示。在第二划刻步骤上所形成的沟槽的深度d3优选为0.2t2≤d3≤0.8t2，其中t2是图4所示的晶条10A的宽度。
这样就完成了划刻。接着，通过裂片将晶条10A分割(分离)成芯片。
然后，可以将由此制造的芯片根据用途直接或通过基台安装在导线基板上。
第二实施方案
氧化镓衬底
图6示出在其上形成发光元件(LED元件)的氧化镓衬底。
作为氧化镓衬底的β-Ga₂O₃衬底10是加工成具有预定晶面方向的衬底，对于β-Ga₂O₃衬底10，衬底表面设定为(100)、(010)、(001)晶面或(801)晶面。如上所述，当衬底表面设定为(100)、(010)、(001)晶面或(801)晶面时，还可以在(001)晶面上识别解理性质。
当在β-Ga₂O₃衬底10上形成发光元件时，衬底表面设定为(100)晶面或(801)晶面，以有利于晶片加工和发光元件的形成。在此，利用解理性使晶片沿着(001)晶面裂开并利用划刻等沿(010)晶面切割，使得形成在β-Ga₂O₃衬底10上的大量发光元件被分割成裸芯片。
优选形成识别部分1a，例如凹口、沟槽和取向平面，以识别β-Ga₂O₃衬底10的晶面方向。
发光元件的形成
图7示出MOCVD方法。MOCVD设备100包括：连接具有真空泵和排气装置(均未示出)的排气部分106的反应器101；其上安置β-Ga₂O₃衬底10的基座102；加热基座102的加热器103；控制基座102的转动和垂直移动的控制轴104；与β-Ga₂O₃衬底10倾斜或水平地供应源气的石英喷嘴105；和产生各种源气的气体发生器，例如TMG(三甲基镓)气体发生器111、TMA(三甲基铝)气体发生器112和TMI(三甲基铟)气体发生器113。根据需要，可以增加或减少气体发生器的数量。NH₃用作氮源且H₂用作载气。TMG和NH₃用来生长GaN膜，TMA、TMG和NH₃用来生长AlGaN膜，TMI、TMG和NH₃用来生长InGaN膜。
通过MOCVD设备100的膜形成进行如下，将β-Ga₂O₃衬底10安装在基座102上，其中膜形成表面朝上并安置在反应室101中。
在此，将β-Ga₂O₃衬底10安装在基座102上使得可以在被解理区2和划刻区3包围的矩形区域即发光元件区域4中的预定位置处形成发光元件(见图6)。
LED元件的结构
图8示出LED元件1的结构。
LED元件1包括：顺序形成在具有n-型导电性的β-Ga₂O₃衬底10上的Si掺杂的n⁺-GaN层12；Si掺杂的n-AlGaN层13；具有由InGaN/GaN形成的多量子阱结构的MQW(多量子阱)14；Mg掺杂的p-AlGaN层15、Mg掺杂的p⁺-GaN层16；由ITO(氧化铟锡)形成的p-电极18；和形成在β-Ga₂O₃衬底10下方的n-电极19。
n⁺-GaN层12和p⁺-GaN层16分别通过在1100℃的生长温度下，向放置β-Ga₂O₃衬底10的反应器中供应NH₃和TMG以及作为载体的H₂来生长。此外，对于n⁺-GaN层12，将单硅烷(SiH₄)用作Si源(n-掺杂剂)来产生n-型导电性。对于p⁺-GaN层16，将环戊二烯镁(Cp₂Mg)用作Mg源(p-掺杂剂)来产生p-型导电性。n-AlGaN层13和p-AlGaN层15通过向反应器中供应TMA以及NH₃和TMG而形成。
MQW14通过在1100℃的生长温度下，向反应器中供应TMI和TMG以及NH₃、作为载气的N₂来生长。具体地，供应TMI和TMG以及NH₃来形成InGaN，并且供应TMG以及NH₃来形成GaN。
LED元件的制造过程(晶片形式)
首先，在MOCVD设备的基座上放置β-Ga₂O₃衬底10。
接着，升温至预定温度(400℃)并向其中供应N₂。随后，反应器中的温度升至1100℃并保持该温度。此时，供应60sccm的TMG从而形成1μm厚的n⁺-GaN层12。然后，停止向反应器供应N₂并且供应H₂。
接着，顺序生长n-AlGaN层13、MQW14、p-AlGaN层15、p⁺-GaN层16、p-电极18和n-电极19。省略其生长过程的说明。
Ga₂O₃衬底的劈开分割
检查制造好的具有形成在其上的半导体层的β-Ga₂O₃衬底10的电特性和缺陷，随后利用解理性质劈开。
图9是表示劈开过程的透视图，其中具有形成在其上的半导体层的β-Ga₂O₃衬底10沿着预定解理区被劈开，从而得到具有β-Ga₂O₃衬底的条形芯片。β-Ga₂O₃衬底10固定在固定基座120的预定位置处，同时通过识别部位1a来识别解理方向。将劈刀(或裂刀)121的位置与解理区2对准，随后将劈刀121压下，对解理区2施加预定的剪切力，将晶片沿解理区2劈开。重复这些步骤，将具有在其上形成半导体层的β-Ga₂O₃衬底10分割成条形芯片5(见图10)。
Ga₂O₃衬底的划刻分割
图10是表示划刻过程的透视图，其中通过劈开制造的条形芯片5通过金刚石刀130切成芯片。在这个过程中，金刚石刀130沿划刻区3切割条形芯片5，同时旋转金刚石刀130。切割方向或区域设定为小解理性或无解理的方向。这样，可以将条形芯片5划刻分割成芯片，每个芯片构成发光元件，而不引起任何缺陷，例如碎屑。
(改进)Ga₂O₃衬底的划刻分割
图11是表示利用激光加工代替划刻过程(通过金刚石刀)将通过劈开制得的条状晶块5分割成芯片的过程的透视图。
作为光源的YAG激光器140在给定条件下驱动，发射激光束141。其通过连续Q开关振荡来驱动。发射的激光束141通过波长转换器142转换成具有355nm波长的三次谐波，通过准直器透镜143处理成平行光，在反射镜144上反射并控制聚焦在条形芯片5的表面或通过在光轴方向上移动聚光透镜143从其表面聚焦到Y方向上的预定位置。
通过适当调节激光器输出、振荡频率、X方向和Y方向上的加工速度以及扫描次数来进行激光加工。例如，如图11所示，在Y方向上移动X-Y台146，使得激光束141以预定扫描次数照射条形芯片5表面，以形成给定数目的用于分裂和切割的加工沟槽5a，同时对于各个沟槽5a，激光束141在X方向上移动。
YAG激光器的三次谐波具有355nm波长，根据β-Ga₂O₃的透过光谱，其约30％被β-Ga₂O₃吸收。结果，照射在条状芯片5表面上的激光束141不仅贡献热加工以加热和熔融所处理的部分，而且贡献激光烧蚀以切割至少一部分β-Ga₂O₃的分子间键，通过气化和破裂成微细颗粒来使得所处理的部分被分散和移除。
来自光源140的激光束141的加工波长不限于355nm，并且可以为400nm或以下范围，该范围导致光学吸收，使得上述衬底的激光加工成为可能。
通过沿加工出的沟槽5a施加给定力，可以将条状芯片5分割成具有必要形状的芯片。相反，当加工沟槽5a穿过条状芯片5时，可以将条状芯片5分割成具有必要形状的芯片，而不需要施加给定力。
作为选择，对于晶片10而不是条状芯片5来说，通过激光束141加工在X或Y方向上分裂或切割所需的给定数目的沟槽5a之后，可随后在垂直于上述方向的Y或X方向上移动X-Y台146，使得激光束141照射在晶片10表面上，以在X或Y方向上形成给定数目的沟槽5a。这样，用于分裂或切割的加工沟槽5a可以象晶格一样形成在晶片10的表面上。随后，通过沿加工沟槽5a施加给定力，可以将晶片10分割成具有必要形状的芯片。
组装发光元件
由此通过劈开、分裂或切割从β-Ga₂O₃衬底10(晶片形式)得到的裸晶块被用于组装发光元件。
将包含β-Ga₂O₃衬底10、n-电极19、外延层26和p-电极18的发光元件(或芯片)通过导电金属糊安装在具有引线针脚29的基台28上，所述引线针脚29将插入电路板等。基台28由作为齐纳二极管的n-型硅衬底构成，以保护LED元件10不受静电影响。n-电极19电连接至形成在基台28上的p-型半导体层28a。p-电极18通过接合电极24、接合部25和接合导线27电连接至基台28。这样来组装可以安装在电路板等上的发光器件。
第二实施方案的效果
在第二实施方案中，形成在氧化镓衬底上的发光元件(芯片形式)可被分割而不引起所加工部位附近的剥离或裂纹。特别是在具有不同解理强度的晶面的β-Ga₂O₃衬底的情况下，首先将衬底沿一个晶面(具有高解理性)通过劈开分割以提供平滑表面，随后沿另一晶面(具有低解理性)通过划刻或激光加工来分割。由此，可以提高产品产率以增加生产能力。这样，本实施方案的特征在于，对于包含氧化镓(Ga₂O₃)和在其上形成的半导体层的半导体元件(晶片形式)，通过在强解理性方向劈开和通过在弱解理性方向进行除劈开外的划刻等来进行分割过程。虽然在第二实施方案中，发光元件是LED元件，但是通过相同的过程形成激光元件。在此，其解理面可用作光学谐振腔。
第三实施方案
图1是表示本发明第三优选实施方案中的氮化物半导体元件即III族氮化物基化合物半导体发光元件(以下简称为“发光元件”)的截面图。
发光元件结构
发光元件1是在垂直方向上布置p-和n-侧电极的垂直型发光元件，包括：Ga₂O₃衬底10，作为用于在其上生长III族氮化物基化合物半导体的生长衬底；和顺序形成在Ga₂O₃衬底10上的AlN缓冲层11；Si掺杂的n⁺-GaN层12；Si掺杂的n-AlGaN层13；具有由InGaN/GaN形成的多量子阱结构的MQW(多量子阱)14；Mg掺杂的p-AlGaN层15、Mg掺杂的p⁺-GaN层16和由ITO(氧化铟锡)形成的电流扩散层17以将电流扩散至p⁺-GaN层16。AlN缓冲层11-p⁺-GaN层16均通过MOCVD(金属有机化学气相沉积)生长。
发光元件1还包括形成在电流扩散层17上的金的p-电极18和形成在Ga₂O₃衬底10下方的铝的n-电极19。
本实施方案的Ga₂O₃衬底10具有在蓝光-紫外范围的透明性，并通过EFG或FZ方法由作为直径2英寸的块状单晶得到的β-Ga₂O₃形成。
AlN缓冲层11通过向安置Ga₂O₃衬底10的反应器中供应NH₃和TMA(三甲基铝)以及作为载气的H₂而生长。
n⁺-GaN层12和p⁺-AlGaN层16通过向放置Ga₂O₃衬底10的反应器中供应NH₃和TMG(三甲基镓)以及作为载体的H₂来生长。此外，对于n⁺-GaN层12，将单硅烷(SiH₄)用作Si源(n-掺杂剂)来产生n-型导电性。对于p⁺-GaN层16，将环戊二烯镁(Cp₂Mg)用作Mg源(p-掺杂剂)来产生p-型导电性。n-AlGaN层13和p-AlGaN层15通过向反应器中供应TMA以及NH₃和TMG而生长。
MQW14通过向反应器中供应TMI和TMG以及NH₃、作为载气的N₂来生长。具体地，供应TMI和TMG以及NH₃来形成InGaN，并且供应TMG以及NH₃来形成GaN。
图12A-12E是表示本发明第三优选实施方案中的半导体元件(LED元件)的制造方法的截面图。
首先，如图12A所示，提供由块状单晶β-Ga₂O₃形成的Ga₂O₃衬底10(晶片形式)并将其放置在反应器中的基座上。
接着，如图12B所示，在400℃的生长温度下向放置在反应器中的Ga₂O₃衬底10的表面上供应TMA和NH₃以及作为载体的H₂来生长AlN缓冲层11。
然后，如图12C所示，GaN基半导体层，n⁺-GaN层12-p⁺-GaN层16透过MOCVD生长在AlN缓冲层11上，并且电流扩散层17通过溅射形成在p⁺-GaN层16上。
然后，如图12D所示，金的p-侧电极18通过沉积形成在电流扩散层17上。
然后，如图12E所示，铝的n-侧电极19形成在Ga₂O₃衬底10的背面(在其上没有形成半导体层)上。同时，将具有GaN基半导体层的晶片反转以形成n-侧电极19。
图2A-2B是表示具有GaN基半导体层的Ga₂O₃衬底10(晶片形式)的分割步骤的示意平面图。图2A示出分割Ga₂O₃衬底10前的状态，图2B示出分割Ga₂O₃衬底10后的状态。
分割晶片Ga₂O₃衬底10时，首先分割成条以暴露β-Ga₂O₃的解理面。具体地，如图2A所示，刮线60沿Ga₂O₃衬底10的解理方向形成。随后，如图2B所示，将具有刮线60的Ga₂O₃衬底10通过分裂来分割(或破裂)成具有根据刮痕宽度的尺寸的条，以形成晶条10A。
图13A-13C是说明将具有Ga₂O₃衬底的晶条(或晶棒)分割成芯片的截面图。
首先，如图13A所示，在晶条10A中利用金刚石划刻刀20形成沟槽(＝切割部21)，其具有从p-侧电极18至Ga₂O₃衬底10的约一半厚度的深度并且金刚石划刻刀20具有20μm的厚度。
随后，如图13B所示，将晶条10A反转，将划刻刀20放置在对应于如图13A所示形成的切割部21的位置处，并且利用划刻刀20在p-侧电极19和Ga₂O₃衬底10中从切割部21的反面形成另一沟槽。
通过对晶条10A形成沟槽，晶条10A如图13C所示被分割成发光元件1。
第三实施方案的效果
在第三实施方案中，具有GaN基半导体层的Ga₂O₃衬底10(晶条形式)透过划刻刀20以逐步而不是一步的方式切割。由此，可以防止产生破裂，所述破裂是由于划刻所致的内应力局部集中引起的。本发明人发现可以通过在每一划刻步骤中在衬底厚度上的两个方向上(或相反方向上)划刻衬底或划刻约一半的衬底厚度来防止发生破裂。而且，发现划刻深度d(对于每一划刻步骤)在0.2t≤d≤0.8t范围内有效，其中t是衬底厚度。
虽然在本实施方案中，发光元件1的电极结构是垂直的，但是其可以是水平的。在后一种情况下，反转晶片的步骤在电极形成过程中不是必需的。
在第三实施方案中，通过劈开具有GaN基半导体层的Ga₂O₃衬底10(晶片形式)形成的晶条10A通过沿晶条10A的厚度上的相反方向划刻来分割成芯片。然而，划刻可以是在晶条10A厚度上的相同方向上。
第四实施方案
图14A-14C是表示本发明第四优选实施方案中的半导体元件的制造方法的截面图。
首先，如图14A所示，在晶条10A中利用金刚石划刻刀22形成沟槽(＝切割部21)，其具有从p-侧电极18至Ga₂O₃衬底10的约一半厚度的深度并且金刚石划刻刀22具有50μm的厚度。
随后，如图14B所示，另一沟槽利用金刚石划刻刀23从切割部21底部至晶条10A的底面形成在Ga₂O₃衬底10和p-侧电极19的剩余厚度上，并且金刚石划刻刀23具有20μm的厚度，其比第一划刻刀22的厚度要薄。
通过对晶条10A形成沟槽，晶条10A如图14C所示被分割成发光元件1。
第四实施方案的效果
在第四实施方案中，具有GaN基半导体层的Ga₂O₃衬底10(晶片形式)以逐步而不是一步的方式在透过划刻刀22形成衬底一半厚度的沟槽之后切割，随后利用厚度更薄的划刻刀23对其底面形成沟槽。由此，可以防止产生破裂，所述破裂是由于划刻所致的内应力局部集中引起的。
其它实施方案
图15是表示第三或第四实施方案的改进的平面图。虽然在第三和第四实施方案中，通过划刻来分割晶条10A，但是Ga₂O₃衬底10(晶片形式)也可以通过以晶格形式(见图15)如第三和第四实施方案中所教导的从其正面和/或背面划刻而分割成芯片。
本发明可应用于发光元件例如LED和LD以及光接收元件例如光二极管、光晶体管和LDR。
虽然本发明已经相对于特定实施方案进行了完整和清楚的说明，但是所附权利要求并不限于此，而是包括本领域技术人员可得到的基本落入本文所提出的基本教导中的所有更改和替换结构。