阵列基板及其制作方法、显示装置.pdf

上传人:柴****2 文档编号:4750111 上传时间:2018-11-05 格式:PDF 页数:10 大小:3.91MB
返回 下载 相关 举报
摘要
申请专利号:

CN201210466167.8

申请日:

2012.11.16

公开号:

CN102929060A

公开日:

2013.02.13

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效IPC(主分类):G02F 1/1362申请日:20121116|||公开

IPC分类号:

G02F1/1362; G02F1/1368; G02F1/1343; G02F1/1333

主分类号:

G02F1/1362

申请人:

京东方科技集团股份有限公司; 北京京东方显示技术有限公司

发明人:

刘家荣; 姚之晓; 林鸿涛

地址:

100015 北京市朝阳区酒仙桥路10号

优先权:

专利代理机构:

北京路浩知识产权代理有限公司 11002

代理人:

王莹

PDF下载: PDF下载
内容摘要

本发明公开了一种阵列基板,涉及显示技术领域,该阵列基板包括形成在基板上的多条公共电极线、栅线、数据线以及所述栅线和数据线之间形成的若干像素单元,所述像素单元中包括:像素电极、第一薄膜晶体管及公共电极,所述栅极和数据线通过第一薄膜晶体管驱动像素电极,所述公共电极线连接公共电极,所述公共电极线与所述数据线不交叠,所述公共电极线与所述栅线之间间隔有绝缘层。本发明还公开了一种制作上述阵列基板的方法及包括上述阵列基板的显示装置。本发明将公共电极线和数据线设计成不交叠的形式,不会产生公共电极线和数据线的寄生电容,从而减轻了由于该寄生电容导致的画面泛绿现象。

权利要求书

权利要求书一种阵列基板,包括形成在基板上的多条公共电极线、栅线、数据线以及所述栅线和数据线之间形成的若干像素单元,所述像素单元中包括:像素电极、第一薄膜晶体管及公共电极,所述栅极和数据线通过第一薄膜晶体管驱动像素电极,所述公共电极线连接公共电极,其特征在于,所述公共电极线与所述数据线不交叠,所述公共电极线与所述栅线之间间隔有绝缘层。
如权利要求1所述的阵列基板,其特征在于,所述公共电极线与所述数据线平行。
如权利要求1或2所述的阵列基板,其特征在于,所述像素单元中设有一用于公共电极线与所述公共电极连接的第二薄膜晶体管,所述第二薄膜晶体管的栅极连接所述栅线,源漏极分别连接所述公共电极和公共电极线。
如权利要求3所述的阵列基板,其特征在于,所述公共电极线与所述数据线位于同一层。
一种阵列基板制作方法,其特征在于,包括步骤:
在基板上形成包括栅线、第一栅极及栅绝缘层的图形;
形成包括第一有源层、第一源极、第一漏极、数据线、公共电极及公共电极线的图形,使公共电极线连接所述公共电极,且与所述数据线不交叠;
形成包括钝化层、过孔及像素电极的图形。
如权利要求5所述的阵列基板制作方法,其特征在于,所述公共电极线与所述数据线平行。
如权利要求5所述的阵列基板制作方法,其特征在于,在形成第一栅极的同时还形成第二栅极的图形,在形成第一有源层的同时还形成第二有源层的图形;在形成第一源极、第一漏极和数据线的同时还形成第二源极、第二漏极和公共电极线的图形;公共电极线连接第二源极,在形成第二源极、第二漏极和公共电极线的图形后形成公共电极的图形,公共电极连接第二漏极。
一种显示装置,其特征在于,包括如权利要求1~4中任一项所述的阵列基板。

说明书

说明书阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
传统的边缘场开关模式(Fringe Field Switching,FFS)、高级超维场转换(Advanced super Dimension Switch,ADS)模式显示技术中,公共电极线和栅线使用相同材料,同时沉积在TFT基板上,且公共电极线与栅线平行,同时与数据线有交叠部分,因而产生寄生电容Cdc(数据线和公共电极线之间的寄生电容)。
公共电极线电压是通过DC直流直接输送到每个亚像素的公共电极上,由于公共电极线受到Cdc的影响,容易发生画面泛绿(greenish)问题,影响显示效果,且在FFS或ADS模式下,面板尺寸越大,该问题越严重。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:如何减轻或避免FFS或ADS模式的显示面板出现画面泛绿现象
(二)技术方案
为解决上述技术问题,本发明提供了一种阵列基板,包括形成在基板上的多条公共电极线、栅线、数据线以及所述栅线和数据线之间形成的若干像素单元,所述像素单元中包括:像素电极、第一薄膜晶体管及公共电极,所述栅极和数据线通过第一薄膜晶体管驱动像素电极,所述公共电极线连接公共电极,所述公共电极线与所述数据线不交叠,所述公共电极线与所述栅线之间间隔有绝缘层。
其中,所述公共电极线与所述数据线平行。
其中,所述像素单元中设有一用于公共电极线与所述公共电极连接的第二薄膜晶体管,所述第二薄膜晶体管的栅极连接所述栅线,源漏极分别连接所述公共电极和公共电极线。
其中,所述公共电极线与所述数据线位于同一层。
本发明还提供了一种阵列基板制作方法,包括步骤:
在基板上形成包括栅线、第一栅极及栅绝缘层的图形;
形成包括第一有源层、第一源极、第一漏极、数据线、公共电极及公共电极线的图形,使公共电极线连接所述公共电极,且与所述数据线不交叠;
形成包括钝化层、过孔及像素电极的图形。
其中,所述公共电极线与所述数据线平行。
其中,在形成第一栅极的同时还形成第二栅极的图形,在第一有源层的同时还形成第二有源层的图形;在形成第一源极、第一漏极和数据线的同时还形成第二源极、第二漏极和公共电极线的图形;公共电极线连接第二源极,在形成第二源极、第二漏极和公共电极线的图形后形成公共电极的图形,公共电极连接第二漏极。
本发明还提供了一种显示装置,包括如上述任一项所述的阵列基板。
(三)有益效果
本发明的阵列基板将公共电极线和数据线设计成不交叠的形式,不会产生公共电极线和数据线的寄生电容,从而减轻了由于该寄生电容导致的画面泛绿现象。
附图说明
图1是本发明实施例1的一种阵列基板结构示意图;
图2是本发明实施例2的一种阵列基板结构示意图;
图3是图2中沿A‑A线的剖面图;
图4是制作实施例2的阵列基板时在基板上形成栅线和栅极的示意图,其中(a)为平面示意图,(b)为沿(a)中沿A‑A向的截面图;
图5是在图4的基础上形成栅绝缘层的示意图,其中(a)为平面示意图,(b)为沿(a)中沿A‑A向的截面图;
图6是在图5的基础上形成两个薄膜晶体管的示意图,其中(a)为平面示意图,(b)为沿(a)中沿A‑A向的截面图;
图7是在图6的基础上形成公共电极的示意图,其中(a)为平面示意图,(b)为沿(a)中沿A‑A向的截面图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
实施例1
如图1所示,本实施例的阵列基板包括:栅线1、数据线2、公共电极线6以及栅线1和数据线2之间形成的若干像素单元。像素单元中包括:薄膜晶体管3、条状像素电极4和公共电极5。薄膜晶体管3的栅极连接栅线1,源漏极分别连接数据线2和条状像素电极4。公共电极5与条状像素电极4间隔有绝缘层(通常为钝化层)。为了减轻由于公共电极线6和数据线2的寄生电容导致的画面泛绿现象,本实施例中,在阵列基板上,将公共电极线6与数据线2平行设置,使公共电极线6与数据线2不产生交叠,避免了公共电极线6和数据线2形成的寄生电容。公共电极线6与公共电极5直接连接,且公共电极线6与栅线1之间间隔有栅绝缘层。
本实施例中,由于公共电极线6与栅线1交叠,同样会产生公共电极线6与栅线1的寄生电容,但是栅线通常采用逐行扫描的形式,同一时刻不是所有的栅线都有电压,因此,画面泛绿现象会减轻。
实施例2
实施例1中由于公共电极线6与栅线1会发生交叠,而产生寄生电容,为了避免该寄生电容的产生,本实施例中,在阵列基板的每个像素单元中还设置了薄膜晶体管7,如图2和3所示,包括栅极71、有源层72、源极73及漏极74。薄膜晶体管7的栅极71连接栅线1,源极73和漏极74分别连接公共电极线6和公共电极5。
如果没有薄膜晶体管7,亚像素(即像素单元)的公共电极5和公共电极线6是直接相连的,那么当前行的栅线1关闭,其他行栅线1在依次不断开关的同时,由于栅线1和公共电极线6的交叠电容的存在,会影响到公共电极线6的信号稳定性,进而影响到亚像素的公共电极5的电压;薄膜晶体管7的存在可以有效的减小该影响,当薄膜晶体管7关闭时,栅线对公共电极线6的耦合影响不会直接作用在亚像素的公共电极5上,从而减小对亚像素的公共电极5的影响。
实施例3
本实施例提供了一种制作阵列基板的方法,包括:
在基板上形成包括栅线、第一栅极及栅绝缘层的图形;
形成包括第一有源层、第一源极、第一漏极、数据线、公共电极及公共电极线的图形,使公共电极线连接所述公共电极,且与所述数据线不交叠;
形成包括钝化层、过孔及像素电极的图形。其中,公共电极线与所述数据线平行。
对于实施例2的阵列基板,在形成第一栅极的同时还形成第二栅极的图形,在第一有源层的同时还形成第二有源层的图形;在形成第一源极、第一漏极和数据线的同时还形成第二源极、第二漏极和公共电极线的图形;公共电极线连接第二源极,形成第二源极、第二漏极和公共电极线的图形后形成公共电极的图形,公共电极连接第二漏极。
下面以制作实施例2的阵列基板为例详细说明,其制作过程如图4~7所示,包括:
步骤一:在基板上形成包括栅线1、第一栅极31、第二栅极71及栅绝缘层9的图形。具体制作过程如图4中(a)(b)所示,在基板8(通常是玻璃基板)上沉积(也可以是涂敷、溅射等多种方式)栅金属薄膜,通过构图工艺(构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)在基板8上形成包括栅线1、第一栅极31及第二栅极71的图形。如图5中(a)(b)所示,形成栅线1、第一栅极31及第二栅极71的图形后,在沉积栅绝缘薄膜以形成栅绝缘层9。
步骤二:形成包括第一有源层32、第一源极33、第一漏极34、数据线2、第二有源层72、第二源极73、第二漏极74、公共电极5及公共电极线6的图形,使公共电极线6连接公共电极5,且与数据线2不交叠。具体制作过程如图6中(a)(b)所示。
在步骤一的基板的基础上沉积半导体薄膜,通过构图工艺形成第一有源层32及第二有源层72。
沉积源漏金属薄膜,通过构图工艺形成第一源极33、第一漏极34、数据线2、第二源极73、第二漏极74和公共电极线6的图形(第一有源层32、第一源极33、第一漏极34、数据线2、第一有源层32、第二源极73、第二漏极74和公共电极线6也可采用灰调或半调掩膜板只进行一次构图工艺形成)。第二漏极74连接公共电极线6。由于公共电极线6和数据线2在同一层形成。为了避免公共电极线6与数据线2交叠,本实施例中公共电极线6与数据线2平行。
如图7中(a)(b)所示,沉积透明导电薄膜(如:ITO薄膜),通过构图工艺形成公共电极5的图形,公共电极5与第二漏极74连接。其中(a)中未示出所有层级结构。
步骤三:如图2和3所示,形成包括钝化层10、过孔11(图3中虚线框所示)及像素电极4的图形。其中图2中未示出所有层级结构。具体制作过程为:在步骤二的基板的基础上沉积绝缘薄膜,通过构图工艺在像素电极4与第一漏极34接触的区域刻蚀过孔11,并形成钝化层10。沉积透明导电薄膜(如:ITO薄膜),通过构图工艺形成像素电极4的图形。
实施例4
本实施例中提供了一种显示装置,包括实施例1或2中的阵列基板。所述显示装置可以为:液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
由于采用了实施例1或2中的阵列基板,本实施例的显示装置的泛绿现象得到了很好的改善,极大地提高了显示效果。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。

阵列基板及其制作方法、显示装置.pdf_第1页
第1页 / 共10页
阵列基板及其制作方法、显示装置.pdf_第2页
第2页 / 共10页
阵列基板及其制作方法、显示装置.pdf_第3页
第3页 / 共10页
点击查看更多>>
资源描述

《阵列基板及其制作方法、显示装置.pdf》由会员分享,可在线阅读,更多相关《阵列基板及其制作方法、显示装置.pdf(10页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 102929060 A (43)申请公布日 2013.02.13 CN 102929060 A *CN102929060A* (21)申请号 201210466167.8 (22)申请日 2012.11.16 G02F 1/1362(2006.01) G02F 1/1368(2006.01) G02F 1/1343(2006.01) G02F 1/1333(2006.01) (71)申请人 京东方科技集团股份有限公司 地址 100015 北京市朝阳区酒仙桥路 10 号 申请人 北京京东方显示技术有限公司 (72)发明人 刘家荣 姚之晓 林鸿涛 (74)专利代理机构 北。

2、京路浩知识产权代理有限 公司 11002 代理人 王莹 (54) 发明名称 阵列基板及其制作方法、 显示装置 (57) 摘要 本发明公开了一种阵列基板, 涉及显示技术 领域, 该阵列基板包括形成在基板上的多条公共 电极线、 栅线、 数据线以及所述栅线和数据线之间 形成的若干像素单元, 所述像素单元中包括 : 像 素电极、 第一薄膜晶体管及公共电极, 所述栅极 和数据线通过第一薄膜晶体管驱动像素电极, 所 述公共电极线连接公共电极, 所述公共电极线与 所述数据线不交叠, 所述公共电极线与所述栅线 之间间隔有绝缘层。本发明还公开了一种制作上 述阵列基板的方法及包括上述阵列基板的显示装 置。本发明将。

3、公共电极线和数据线设计成不交叠 的形式, 不会产生公共电极线和数据线的寄生电 容, 从而减轻了由于该寄生电容导致的画面泛绿 现象。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 4 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 4 页 1/1 页 2 1. 一种阵列基板, 包括形成在基板上的多条公共电极线、 栅线、 数据线以及所述栅线和 数据线之间形成的若干像素单元, 所述像素单元中包括 : 像素电极、 第一薄膜晶体管及公共 电极, 所述栅极和数据线通过第一薄膜晶体管驱动像素电极, 所述公共电极线连接公共电 极, 。

4、其特征在于, 所述公共电极线与所述数据线不交叠, 所述公共电极线与所述栅线之间间 隔有绝缘层。 2. 如权利要求 1 所述的阵列基板, 其特征在于, 所述公共电极线与所述数据线平行。 3.如权利要求1或2所述的阵列基板, 其特征在于, 所述像素单元中设有一用于公共电 极线与所述公共电极连接的第二薄膜晶体管, 所述第二薄膜晶体管的栅极连接所述栅线, 源漏极分别连接所述公共电极和公共电极线。 4. 如权利要求 3 所述的阵列基板, 其特征在于, 所述公共电极线与所述数据线位于同 一层。 5. 一种阵列基板制作方法, 其特征在于, 包括步骤 : 在基板上形成包括栅线、 第一栅极及栅绝缘层的图形 ; 。

5、形成包括第一有源层、 第一源极、 第一漏极、 数据线、 公共电极及公共电极线的图形, 使 公共电极线连接所述公共电极, 且与所述数据线不交叠 ; 形成包括钝化层、 过孔及像素电极的图形。 6. 如权利要求 5 所述的阵列基板制作方法, 其特征在于, 所述公共电极线与所述数据 线平行。 7. 如权利要求 5 所述的阵列基板制作方法, 其特征在于, 在形成第一栅极的同时还形 成第二栅极的图形, 在形成第一有源层的同时还形成第二有源层的图形 ; 在形成第一源极、 第一漏极和数据线的同时还形成第二源极、 第二漏极和公共电极线的图形 ; 公共电极线连 接第二源极, 在形成第二源极、 第二漏极和公共电极线。

6、的图形后形成公共电极的图形, 公共 电极连接第二漏极。 8. 一种显示装置, 其特征在于, 包括如权利要求 14 中任一项所述的阵列基板。 权 利 要 求 书 CN 102929060 A 2 1/4 页 3 阵列基板及其制作方法、 显示装置 技术领域 0001 本发明涉及显示技术领域, 特别涉及一种阵列基板及其制作方法、 显示装置。 背景技术 0002 传统的边缘场开关模式 (Fringe Field Switching, FFS) 、 高级超维场转换 (Advanced super Dimension Switch, ADS) 模式显示技术中, 公共电极线和栅线使用相同 材料, 同时沉积在。

7、 TFT 基板上, 且公共电极线与栅线平行, 同时与数据线有交叠部分, 因而 产生寄生电容 Cdc(数据线和公共电极线之间的寄生电容) 。 0003 公共电极线电压是通过 DC 直流直接输送到每个亚像素的公共电极上, 由于公共 电极线受到 Cdc的影响, 容易发生画面泛绿 (greenish) 问题, 影响显示效果, 且在 FFS 或 ADS 模式下, 面板尺寸越大, 该问题越严重。 发明内容 0004 (一) 要解决的技术问题 0005 本发明要解决的技术问题是 : 如何减轻或避免 FFS 或 ADS 模式的显示面板出现画 面泛绿现象 0006 (二) 技术方案 0007 为解决上述技术问题。

8、, 本发明提供了一种阵列基板, 包括形成在基板上的多条公 共电极线、 栅线、 数据线以及所述栅线和数据线之间形成的若干像素单元, 所述像素单元中 包括 : 像素电极、 第一薄膜晶体管及公共电极, 所述栅极和数据线通过第一薄膜晶体管驱动 像素电极, 所述公共电极线连接公共电极, 所述公共电极线与所述数据线不交叠, 所述公共 电极线与所述栅线之间间隔有绝缘层。 0008 其中, 所述公共电极线与所述数据线平行。 0009 其中, 所述像素单元中设有一用于公共电极线与所述公共电极连接的第二薄膜晶 体管, 所述第二薄膜晶体管的栅极连接所述栅线, 源漏极分别连接所述公共电极和公共电 极线。 0010 其。

9、中, 所述公共电极线与所述数据线位于同一层。 0011 本发明还提供了一种阵列基板制作方法, 包括步骤 : 0012 在基板上形成包括栅线、 第一栅极及栅绝缘层的图形 ; 0013 形成包括第一有源层、 第一源极、 第一漏极、 数据线、 公共电极及公共电极线的图 形, 使公共电极线连接所述公共电极, 且与所述数据线不交叠 ; 0014 形成包括钝化层、 过孔及像素电极的图形。 0015 其中, 所述公共电极线与所述数据线平行。 0016 其中, 在形成第一栅极的同时还形成第二栅极的图形, 在第一有源层的同时还形 成第二有源层的图形 ; 在形成第一源极、 第一漏极和数据线的同时还形成第二源极、 。

10、第二漏 极和公共电极线的图形 ; 公共电极线连接第二源极, 在形成第二源极、 第二漏极和公共电极 说 明 书 CN 102929060 A 3 2/4 页 4 线的图形后形成公共电极的图形, 公共电极连接第二漏极。 0017 本发明还提供了一种显示装置, 包括如上述任一项所述的阵列基板。 0018 (三) 有益效果 0019 本发明的阵列基板将公共电极线和数据线设计成不交叠的形式, 不会产生公共电 极线和数据线的寄生电容, 从而减轻了由于该寄生电容导致的画面泛绿现象。 附图说明 0020 图 1 是本发明实施例 1 的一种阵列基板结构示意图 ; 0021 图 2 是本发明实施例 2 的一种阵列。

11、基板结构示意图 ; 0022 图 3 是图 2 中沿 A-A 线的剖面图 ; 0023 图4是制作实施例2的阵列基板时在基板上形成栅线和栅极的示意图, 其中 (a) 为 平面示意图,(b) 为沿 (a) 中沿 A-A 向的截面图 ; 0024 图 5 是在图 4 的基础上形成栅绝缘层的示意图, 其中 (a) 为平面示意图,(b) 为沿 (a) 中沿 A-A 向的截面图 ; 0025 图6是在图5的基础上形成两个薄膜晶体管的示意图, 其中 (a) 为平面示意图,(b) 为沿 (a) 中沿 A-A 向的截面图 ; 0026 图 7 是在图 6 的基础上形成公共电极的示意图, 其中 (a) 为平面示。

12、意图,(b) 为沿 (a) 中沿 A-A 向的截面图。 具体实施方式 0027 下面结合附图和实施例, 对本发明的具体实施方式作进一步详细描述。以下实施 例用于说明本发明, 但不用来限制本发明的范围。 0028 实施例 1 0029 如图 1 所示, 本实施例的阵列基板包括 : 栅线 1、 数据线 2、 公共电极线 6 以及栅线 1 和数据线 2 之间形成的若干像素单元。像素单元中包括 : 薄膜晶体管 3、 条状像素电极 4 和公共电极 5。薄膜晶体管 3 的栅极连接栅线 1, 源漏极分别连接数据线 2 和条状像素电极 4。公共电极 5 与条状像素电极 4 间隔有绝缘层 (通常为钝化层) 。为。

13、了减轻由于公共电极 线 6 和数据线 2 的寄生电容导致的画面泛绿现象, 本实施例中, 在阵列基板上, 将公共电极 线 6 与数据线 2 平行设置, 使公共电极线 6 与数据线 2 不产生交叠, 避免了公共电极线 6 和 数据线 2 形成的寄生电容。公共电极线 6 与公共电极 5 直接连接, 且公共电极线 6 与栅线 1 之间间隔有栅绝缘层。 0030 本实施例中, 由于公共电极线 6 与栅线 1 交叠, 同样会产生公共电极线 6 与栅线 1 的寄生电容, 但是栅线通常采用逐行扫描的形式, 同一时刻不是所有的栅线都有电压, 因 此, 画面泛绿现象会减轻。 0031 实施例 2 0032 实施例。

14、 1 中由于公共电极线 6 与栅线 1 会发生交叠, 而产生寄生电容, 为了避免该 寄生电容的产生, 本实施例中, 在阵列基板的每个像素单元中还设置了薄膜晶体管 7, 如图 2 和 3 所示, 包括栅极 71、 有源层 72、 源极 73 及漏极 74。薄膜晶体管 7 的栅极 71 连接栅线 1, 源极 73 和漏极 74 分别连接公共电极线 6 和公共电极 5。 说 明 书 CN 102929060 A 4 3/4 页 5 0033 如果没有薄膜晶体管7, 亚像素 (即像素单元) 的公共电极5和公共电极线6是直接 相连的, 那么当前行的栅线 1 关闭, 其他行栅线 1 在依次不断开关的同时,。

15、 由于栅线 1 和公 共电极线6的交叠电容的存在, 会影响到公共电极线6的信号稳定性, 进而影响到亚像素的 公共电极 5 的电压 ; 薄膜晶体管 7 的存在可以有效的减小该影响, 当薄膜晶体管 7 关闭时, 栅线对公共电极线 6 的耦合影响不会直接作用在亚像素的公共电极 5 上, 从而减小对亚像 素的公共电极 5 的影响。 0034 实施例 3 0035 本实施例提供了一种制作阵列基板的方法, 包括 : 0036 在基板上形成包括栅线、 第一栅极及栅绝缘层的图形 ; 0037 形成包括第一有源层、 第一源极、 第一漏极、 数据线、 公共电极及公共电极线的图 形, 使公共电极线连接所述公共电极,。

16、 且与所述数据线不交叠 ; 0038 形成包括钝化层、 过孔及像素电极的图形。其中, 公共电极线与所述数据线平行。 0039 对于实施例 2 的阵列基板, 在形成第一栅极的同时还形成第二栅极的图形, 在第 一有源层的同时还形成第二有源层的图形 ; 在形成第一源极、 第一漏极和数据线的同时还 形成第二源极、 第二漏极和公共电极线的图形 ; 公共电极线连接第二源极, 形成第二源极、 第二漏极和公共电极线的图形后形成公共电极的图形, 公共电极连接第二漏极。 0040 下面以制作实施例 2 的阵列基板为例详细说明, 其制作过程如图 47 所示, 包括 : 0041 步骤一 : 在基板上形成包括栅线 1。

17、、 第一栅极 31、 第二栅极 71 及栅绝缘层 9 的图 形。具体制作过程如图 4 中 (a) (b) 所示, 在基板 8(通常是玻璃基板) 上沉积 (也可以是涂 敷、 溅射等多种方式) 栅金属薄膜, 通过构图工艺 (构图工艺通常包括光刻胶涂敷、 曝光、 显 影、 刻蚀、 光刻胶剥离等工艺) 在基板 8 上形成包括栅线 1、 第一栅极 31 及第二栅极 71 的图 形。如图 5 中 (a) (b) 所示, 形成栅线 1、 第一栅极 31 及第二栅极 71 的图形后, 在沉积栅绝 缘薄膜以形成栅绝缘层 9。 0042 步骤二 : 形成包括第一有源层32、 第一源极33、 第一漏极34、 数据线。

18、2、 第二有源层 72、 第二源极 73、 第二漏极 74、 公共电极 5 及公共电极线 6 的图形, 使公共电极线 6 连接公 共电极 5, 且与数据线 2 不交叠。具体制作过程如图 6 中 (a) (b) 所示。 0043 在步骤一的基板的基础上沉积半导体薄膜, 通过构图工艺形成第一有源层 32 及 第二有源层 72。 0044 沉积源漏金属薄膜, 通过构图工艺形成第一源极 33、 第一漏极 34、 数据线 2、 第二 源极 73、 第二漏极 74 和公共电极线 6 的图形 (第一有源层 32、 第一源极 33、 第一漏极 34、 数 据线2、 第一有源层32、 第二源极73、 第二漏极7。

19、4和公共电极线6也可采用灰调或半调掩膜 板只进行一次构图工艺形成) 。第二漏极 74 连接公共电极线 6。由于公共电极线 6 和数据 线 2 在同一层形成。为了避免公共电极线 6 与数据线 2 交叠, 本实施例中公共电极线 6 与 数据线 2 平行。 0045 如图 7 中 (a) (b) 所示, 沉积透明导电薄膜 (如 : ITO 薄膜) , 通过构图工艺形成公共 电极 5 的图形, 公共电极 5 与第二漏极 74 连接。其中 (a) 中未示出所有层级结构。 0046 步骤三 : 如图 2 和 3 所示, 形成包括钝化层 10、 过孔 11(图 3 中虚线框所示) 及像 素电极 4 的图形。。

20、其中图 2 中未示出所有层级结构。具体制作过程为 : 在步骤二的基板的 基础上沉积绝缘薄膜, 通过构图工艺在像素电极 4 与第一漏极 34 接触的区域刻蚀过孔 11, 说 明 书 CN 102929060 A 5 4/4 页 6 并形成钝化层10。 沉积透明导电薄膜 (如 : ITO薄膜) , 通过构图工艺形成像素电极4的图形。 0047 实施例 4 0048 本实施例中提供了一种显示装置, 包括实施例 1 或 2 中的阵列基板。所述显示装 置可以为 : 液晶面板、 电子纸、 液晶电视、 液晶显示器、 数码相框、 手机、 平板电脑等任何具有 显示功能的产品或部件。 0049 由于采用了实施例 。

21、1 或 2 中的阵列基板, 本实施例的显示装置的泛绿现象得到了 很好的改善, 极大地提高了显示效果。 0050 以上实施方式仅用于说明本发明, 而并非对本发明的限制, 有关技术领域的普通 技术人员, 在不脱离本发明的精神和范围的情况下, 还可以做出各种变化和变型, 因此所有 等同的技术方案也属于本发明的范畴, 本发明的专利保护范围应由权利要求限定。 说 明 书 CN 102929060 A 6 1/4 页 7 图 1 说 明 书 附 图 CN 102929060 A 7 2/4 页 8 图 2 图 3 说 明 书 附 图 CN 102929060 A 8 3/4 页 9 图 4 图 5 说 明 书 附 图 CN 102929060 A 9 4/4 页 10 图 6 图 7 说 明 书 附 图 CN 102929060 A 10 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 物理 > 光学


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1