《堆叠半导体器件.pdf》由会员分享，可在线阅读，更多相关《堆叠半导体器件.pdf（20页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103035629 A (43)申请公布日 2013.04.10 CN 103035629 A *CN103035629A* (21)申请号 201210371028.7 (22)申请日 2012.09.28 13/268,681 2011.10.07 US H01L 25/065(2006.01) H01L 23/48(2006.01) H01L 23/367(2006.01) (71)申请人 飞思卡尔半导体公司 地址 美国得克萨斯 (72)发明人 佩里H派莱伊 凯文J埃斯 迈克尔B麦克沙恩 (74)专利代理机构 中原信达知识产权代理有限 责任公司 11219 代理。
2、人 李佳 穆德骏 (54) 发明名称 堆叠半导体器件 (57) 摘要 一种堆叠半导体器件 (300,800)， 包括第一 和第二半导体器件。包括所述有源电路的每个 所述第一半导体器件和所述第二半导体器件的第 一主表面直接面向彼此。每个所述器件的所述 第一主表面包括位于至少一个边缘上的斜面边缘 (114)， 以及延伸到所述斜面边缘的探针垫 (118 或 120)。第一开口 (810) 在所述堆叠半导体器件 的垂直边上位于所述第一和第二器件的所述斜面 边缘之间。 (30)优先权数据 (51)Int.Cl. 权利要求书 5 页 说明书 10 页 附图 4 页 (19)中华人民共和国国家知识产权局 (。
3、12)发明专利申请 权利要求书 5 页 说明书 10 页 附图 4 页 1/5 页 2 1. 一种堆叠半导体器件， 包括 ： 第一半导体器件， 所述第一半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第一半导体器件的所述第一主表面具有 ： 有源电路 ; 斜面边缘， 所述斜面边缘位于所述第一半导体器件的至少一个边缘上 ； 以及 探针垫， 所述探针垫延伸到所述第一半导体器件的所述斜面边缘上 ； 以及 第二半导体器件， 所述第二半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第二半导体器件的所述第一主表面具有 ： 有源电路 ; 斜面边缘， 所述斜面边缘位于所述。
4、第二半导体器件的至少一个边缘上 ； 以及 探针垫， 所述探针垫延伸到所述第二半导体器件的所述斜面边缘上 ； 其中 ： 所述第一半导体器件的所述第一主表面面向所述第二半导体器件的所述第一主表面， 使得所述第一半导体器件和所述第二半导体器件的所述第一主表面位于所述第一半导体 器件和所述第二半导体器件的所述第二主表面之间， 并且其中所述第一半导体器件的所述 斜面边缘面向所述第二半导体器件的所述斜面边缘， 使得在所述堆叠半导体器件的第一垂 直边上的所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间形成第一开口。 2. 根据权利要求 1 所述的堆叠半导体器件， 其中所述第一开口的所述斜面边缘能够将。
5、 探针尖端对齐到所述第一半导体器件的所述探针垫。 3. 根据权利要求 1 所述的堆叠半导体器件， 其中 ： 所述第一半导体器件的所述探针垫电耦合于所述第一半导体器件的所述有源电路 ； 所述第二半导体器件的所述探针垫电耦合于所述第二半导体器件的所述有源电路 ； 4. 根据权利要求 1 所述的堆叠半导体器件， 其中所述第一半导体器件和所述第二半导 体器件中的每个包括导电面， 其中 ： 所述第一半导体器件的所述探针垫电耦合于所述第一半导体器件的所述导电面 ； 以及 所述第二半导体器件的所述探针垫电耦合于所述第二半导体器件的所述导电面。 5. 根据权利要求 4 所述的堆叠半导体器件， 还包括 ： 散热。
6、器 (806)， 所述散热器 (806) 被附着到所述堆叠半导体器件的所述第一垂直边上， 所述散热器具有 : 第一突出部分， 所述第一突出部分插入到位于所述第一半导体器件和所述第二半导体 器件的所述斜面边缘之间的所述第一开口中， 并且与所述第一半导体器件和所述第二半导 体器件中每一个的所述探针垫相接触。 6. 根据权利要求 1 所述的堆叠半导体器件， 还包括 ： 多个连续导电通孔， 其中所述多个连续导电通孔的每个连续导电通孔从所述第一半导 体器件的所述第二主表面、 穿过所述第一半导体器件延伸到所述第二半导体器件的所述第 一主表面。 7. 根据权利要求 6 所述的堆叠半导体器件， 其中所述多个连。
7、续导电通孔的至少一个连 续导电通孔 (802) 耦合于所述第一半导体器件和所述第二半导体器件中每一个的所述有 源电路 (103)。 权 利 要 求 书 CN 103035629 A 2 2/5 页 3 8. 根据权利要求 6 所述的堆叠半导体器件， 其中 ： 所述第一半导体器件的所述有源电路包括熔丝， 所述熔丝耦合于所述第一半导体器件 的所述探针垫和所述多个连续导电通孔的第一连续导电通孔 ; 以及 所述第二半导体器件的所述有源电路包括熔丝， 所述熔丝耦合于所述第二半导体器件 的所述探针垫和所述多个连续导电通孔的第二连续导电通孔。 9. 根据权利要求 1 所述的堆叠半导体器件， 其中所述第一半导。
8、体器件和所述第二半导 体器件中的每一个的进一步特征是存储器器件。 10. 根据权利要求 1 所述的堆叠半导体器件， 其中 ： 所述第一半导体器件的所述第一主表面在所述第一半导体器件的第二边缘处具有第 二斜面边缘， 以及具有延伸到所述第一半导体器件所述第二斜面边缘上的第二探针垫 ； 以 及 所述第二半导体器件的所述第一主表面在所述第二半导体器件的第二边缘处具有第 二斜面边缘， 以及具有延伸到所述第二半导体器件所述第二斜面边缘上的第二探针垫。 11. 根据权利要求 1 所述的堆叠半导体器件， 还包括 ： 第三半导体器件， 所述第三半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述。
9、第三半导体器件的所述第一主表面具有 ： 有源电路 ; 斜面边缘， 所述斜面边缘位于所述第三半导体器件的至少一个边缘上 ； 以及 探针垫， 所述探针垫延伸到所述第二半导体器件的所述斜面边缘上 ； 第四半导体器件， 所述第四半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第四半导体器件的所述第一主表面具有 ： 有源电路 ; 斜面边缘， 所述斜面边缘位于所述第四半导体器件的至少一个边缘上 ； 以及 探针垫， 所述探针垫延伸到所述第四半导体器件的所述斜面边缘上 ； 其中 ： 所述第三半导体器件的所述第一主表面面向所述第四半导体器件的所述第一主表面， 使得所述第三半导体器件和所述第四。
10、半导体器件的所述第一主表面位于所述第三半导体 器件和所述第四半导体器件的所述第二主表面之间， 并且其中所述第三半导体器件的所述 斜面边缘面向所述第四半导体器件的所述斜面边缘， 使得在所述堆叠半导体器件的第一垂 直边上的所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间形成第二开口 ； 以及 所述第二半导体器件的所述第二主表面面向所述第三半导体器件的所述第二主表面， 使得所述第二半导体器件和第三半导体器件的所述第二主表面位于所述第二半导体器件 和第三半导体器件的所述第一主表面之间。 12. 根据权利要求 11 所述的堆叠半导体器件， 其中所述第三半导体器件和所述第四半 导体器件中的每一个包。
11、括导电面， 其中 ： 所述第三半导体器件的所述探针垫电耦合于所述第三半导体器件的所述导电面 ； 所述第四半导体器件的所述探针垫电耦合于所述第四半导体器件的所述导电面。 13. 根据权利要求 12 所述的堆叠半导体器件， 还包括 ： 权 利 要 求 书 CN 103035629 A 3 3/5 页 4 散热器， 所述散热器被附着到所述堆叠半导体器件的所述第一垂直边上， 所述散热器 具有 ： 第二突出部分， 所述第二突出部分插入到位于所述第三半导体器件和所述第四半导体 器件的所述斜面边缘之间的所述第二开口， 并且与所述第三半导体器件和所述第四半导体 器件中每一个的所述探针垫相接触。 14. 一种用。
12、于探测堆叠半导体器件的方法， 包括 ： 提供堆叠半导体器件， 所述堆叠半导体器件包括 ： 第一半导体器件， 所述第一半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第一半导体器件的所述第一主表面具有 ： 有源电路 ； 斜面边缘， 所述斜面边 缘位于所述第一半导体器件的至少一个边缘上 ； 以及， 探针垫， 所述探针垫延伸到所述第一 半导体器件的所述斜面边缘上 ； 第二半导体器件， 所述第二半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第二半导体器件的所述第一主表面具有 ： 有源电路 ； 斜面边缘， 所述斜面边 缘位于所述第二半导体器件的至少一个边缘上 ；。
13、 以及， 探针垫， 所述探针垫延伸到所述第二 半导体器件的所述斜面边缘上， 其中 ： 所述第一半导体器件的所述第一主表面面向所述第二半导体器件的所述第一主表面， 使得所述第一半导体器件和所述第二半导体器件的所述第一主表面位于所述第一半导体 器件和所述第二半导体器件的所述第二主表面之间， 并且其中所述第一半导体器件的所述 斜面边缘面向所述第二半导体器件的所述斜面边缘， 使得在所述堆叠半导体器件的第一垂 直边上的所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间形成第一开口 ； 以及 通过将第一探针尖端 (805) 插入到所述第一开口来探测所述堆叠半导体器件， 其中所 述第一探针尖端耦合于所。
14、述第一半导体器件的探针垫和所述第二半导体器件的所述探针 垫中的至少一个。 15. 根据权利要求 14 所述的方法， 其中 ： 所述第一半导体器件的所述有源电路包括熔丝， 所述熔丝耦合于所述第一半导体器件 的所述探针垫 ； 以及 所述第二半导体器件的所述有源电路包括熔丝， 所述熔丝耦合于所述第二半导体器件 的所述探针垫 ； 以及所述方法还包括 ： 通过将信号选择性地施加到所述第一半导体器件和所述第二半导体器件的每个探针 垫， 来编程所述第一半导体器件和所述第二半导体器件的每个所述熔丝。 16. 根据权利要求 15 所述的方法， 其中所述第一半导体器件和所述第二半导体器件中 每一个的所述有源电路包。
15、括至少一个熔丝， 所述至少一个熔丝中的每一个耦合于延伸到对 应斜面边缘上的对应探针垫， 其中所述编程的步骤包括 ： 通过将信号选择性地施加到每个对应探针垫以将第一半导体器件地址编程到所述第 一半导体器件的所述多个熔丝中并且将第二半导体器件地址编程到所述第二半导体器件 的所述多个熔丝中， 来编程所述第一半导体器件和所述第二半导体器件的所述多个所述熔 丝中的每一个。 权 利 要 求 书 CN 103035629 A 4 4/5 页 5 17. 根据权利要求 13 所述的方法， 其中所述第一半导体器件和所述第二半导体器件中 的每一个包括导电面， 其中 ： 所述第一半导体器件的所述探针垫耦合于所述第一。
16、半导体器件的所述导电面 ； 所述第二半导体器件的所述探针垫耦合于所述第二半导体器件的所述导电面 ； 所述方法还包括 ： 在探测之后， 将散热器附着到所述堆叠半导体器件的所述第一垂直边， 所述散热器包 括 ： 第一突出部分， 所述第一突出部分插入到位于所述第一半导体器件和所述第二半导体 器件的所述斜面边缘之间的所述第一开口中， 并且与所述第一半导体器件和所述第二半导 体器件中每一个的所述探针垫相接触。 18. 一种堆叠半导体器件， 包括 ： 第一半导体器件， 所述第一半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第一半导体器件的所述第一主表面具有有源电路， 并且具有位于所述。
17、第一 半导体器件的至少一个边缘上的斜面边缘 ； 第二半导体器件， 所述第二半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第二半导体器件的所述第一主表面具有有源电路， 并且具有位于所述第二 半导体器件的至少一个边缘上的斜面边缘 ； 第三半导体器件， 所述第三半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第三半导体器件的所述第一主表面具有有源电路， 并且具有位于所述第三 半导体器件的至少一个边缘上的斜面边缘 ； 第四半导体器件， 所述第四半导体器件具有第一主表面和与所述第一主表面相对的第 二主表面， 所述第四半导体器件的所述第一主表面具有有源电路， 并且。
18、具有位于所述第四 半导体器件的至少一个边缘上的斜面边缘 ； 其中 ： 所述第一半导体器件的所述第一主表面面向所述第二半导体器件的所述第一主表面， 使得所述第一半导体器件和所述第二半导体器件的所述第一主表面位于所述第一半导体 器件和所述第二半导体器件的所述第二主表面之间， 并且其中所述第一半导体器件的所述 斜面边缘面向所述第二半导体器件的所述斜面边缘， 使得在所述堆叠半导体器件的第一 垂直边上的所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间形成第一开 口 ； 所述第三半导体器件的所述第一主表面面向所述第四半导体器件的所述第一主表面， 使得所述第三半导体器件和所述第四半导体器件的所述第一。
19、主表面位于所述第三半导体 器件和所述第四半导体器件的所述第二主表面之间， 并且其中所述第三半导体器件的所述 斜面边缘面向所述第四半导体器件的所述斜面边缘， 使得在所述堆叠半导体器件的第一垂 直边上的所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间形成第二开口 ； 以及 所述第二半导体器件的所述第二主表面面向所述第三半导体器件的所述第二主表面， 使得所述第二半导体器件和第三半导体器件的所述第二主表面位于所述第二半导体器件 和第三半导体器件的所述第一主表面之间 ； 散热器 (806)， 所述散热器 (806) 被附着到所述堆叠半导体器件的所述第一垂直边， 所 权 利 要 求 书 CN 10。
20、3035629 A 5 5/5 页 6 述散热器具有 ： 第一突出部分， 所述第一突出部分插入到位于所述第一半导体器件和所述 第二半导体器件的所述斜面边缘之间的所述第一开口中 ； 以及， 第二突出部分， 所述第二突 出部分插入到位于所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间的所 述第二开口中。 19. 根据权利要求 18 所述的堆叠半导体器件， 还包括 ： 多个连续导电通孔， 其中所述多个连续导电通孔的每个连续导电通孔 (802) 从所述第 一半导体器件的所述第二主表面延伸穿过所述第一半导体器件、 所述第二半导体器件和所 述第三半导体器件。 20.根据权利要求19所述的堆叠半导体。
21、器件。 其中所述多个连续导电通孔的至少一个 连续导电通孔 (802) 电耦合于所述第一半导体器件、 第二半导体器件、 第三半导体器件和 第四半导体器件中每一个的所述第一主表面处的所述有源电路。 权 利 要 求 书 CN 103035629 A 6 1/10 页 7 堆叠半导体器件 技术领域 0001 本发明通常涉及半导体器件， 更具体地说涉及堆叠多个半导体器件。 背景技术 0002 管芯堆叠的传统硅通孔 (TSV) 栓塞在单晶圆级上形成。管芯然后在每个晶圆或 管芯面处通过互连被互连到堆叠中。作为每个从管芯到管芯过渡中的凹凸间隙高度 (bump standoff height) 的结果。高度被添。
22、加到堆叠中。从电力学上讲， 每个接口提供反射和添 加阻抗， 它们共同降低了高频信号完整性。 此外， 驱散半导体器件热量以实现较小器件尺寸 和较高频率操作是可取的。 特别是， 堆叠的管芯在小体积内产生热量， 该小体积需要附加的 热路径来散热。 附图说明 0003 通过参考附图， 本发明可以被更好的理解， 并且其多个目的、 特征、 以及优点对本 领域技术人员来说会非常明显。 0004 图 1 是根据本发明的实施例的在制造阶段之后的半导体器件的偏侧截面图。 0005 图 2 是在另一个制造阶段之后的图 1 的半导体器件的偏侧截面图。 0006 图 3 是在另一个制造阶段之后的图 2 的半导体器件的偏。
23、侧截面图。 0007 图 4 是在另一个制造阶段之后的图 3 的半导体器件的偏侧截面图。 0008 图 5 是在另一个制造阶段之后的图 4 的半导体器件的偏侧截面图。 0009 图 6 是图 5 的半导体器件的部分顶视图。 0010 图 7 是根据本发明的实施例的堆叠半导体器件的偏侧截面图。 0011 图8是根据本发明的实施例的带有连续-填充通孔、 测试探针、 以及散热器结构的 堆叠半导体器件的偏侧截面图。 0012 图 9 是用于形成图 1- 图 8 的半导体器件的实施例方法的流程图。 0013 除非另有说明， 不同附图中使用的相同参考符号表示相同的元件。附图中所显示 的特征不一定按比例绘制。
24、。 具体实施方式 0014 以下内容陈述了用于实施本发明模式的详细描述。 所述描述旨在说明本发明并且 不应该被限定。 0015 穿过管芯堆叠的连续通孔栓塞的实施例被公开， 降低了堆叠高度并且还改善了高 速信号性能。通过驱散来自带有自对准散热器的斜面边缘的导电面的热量， 热性能得到了 改善。 所述管芯的所述斜面边缘还容纳能够被用于对所述堆叠半导体管芯进行功能性测试 的自对准测试探针。 0016 图 1 是制造阶段之后的半导体晶圆 100 实施例的偏侧截面图， 所述晶圆包括半导 体衬底 102， 在所述衬底 102 上形成了有源表面和互连区 103， 所述衬底包括例如 N- 类型金 说 明 书 C。
25、N 103035629 A 7 2/10 页 8 属氧化物半导体 (NMOS) 和 / 或 P- 类型金属氧化物半导体 (PMOS) 器件的组件， 例如被互连 以执行或多个功能的晶体管104、 电容、 电阻、 二极管、 光电二极管、 熔丝105等等。 所述功能 可能包括存储器结构、 加工结构、 传感器、 放大器、 配电、 输入 / 输出电路等等。一名本领域 所属的普通技术人员将认识到上述例子仅仅是为了说明以进一步解释本发明的应用， 并且 不是为了以任何方式限定本发明。其它电路可以被用于给定应用。 0017 可以形成一层或多层互连106以将有源电路组件电耦合于其它内部和/或外部组 件。电器件也可。
26、能在一个或多个电介质层内形成。电介质或其它绝缘材料可以在一个或多 个层内形成， 如同有源表面和互连区 103 被形成以将组件彼此电隔离开。包括捕捉垫 108 的导电互连的最后一层被钝化层 110 覆盖。钝化层 110 可以由有机的和 / 或无机的材料层 做成， 举几个来说， 例如氮化硅、 聚酰亚胺、 苯并环丁烯。 0018 可以通过例如使用光刻技术在层间电介质 (ILD) 材料上沉积和图案化光致抗蚀 剂材料， 以暴露即将成为捕捉垫 108 和 / 或其它互连的部分 ILD 层， 来形成捕捉垫 108 和其 它互连。蚀刻工艺， 例如各向异性干蚀刻工艺， 可以被用于在 ILD 层内创建开口。所述开。
27、口 可能镶具有扩散阻挡层和/或附着层(未显示)， 并且用导电材料填充。 所述扩散阻挡层可 以包括下述一个或多个层 ： TaN、 Ta、 TiN、 Ti、 CoW 等等， 并且所述导电材料可以包括铜、 钨、 铝、 银及其组合等等。 0019 衬底102可能包括， 例如， 块状硅、 掺杂或未掺杂的、 或绝缘体上半导体(SOI)衬底 的有源层。总的来说， SOI 衬底包括形成在绝缘层上的半导体材料层， 例如硅。所述绝缘层 可以， 例如， 是氧化埋 (BOX) 层或氧化硅层。所述绝缘层位于衬底上， 通常是硅衬底或玻璃 衬底。其它衬底例如多层或梯度衬底也可以被使用。 0020 管芯 111 的网格可以在。
28、晶圆 110 上形成， 其中管芯 111 通过刻线 112 彼此被分开。 一旦处理完毕后， 通过沿着刻线 112 分隔管芯 111 而形成单独的、 独立的半导体器件。 0021 图 2 是在另一个制造阶段之后的图 1 的晶圆 100 的偏侧截面图。通过钝化层 110 和一部分有源表面以及邻近钝化层 110 的互连区 103， 在所述晶圆内形成 V 型斜面 114。斜 面 114 可以通过使用锯、 激光或其它适合的装备， 沿着水平或垂直刻线 112 而形成。任何适 合尺寸的用于在所述斜面的暴露表面上形成测试探针垫的斜面 114 都可以被使用， 并且斜 面 114 的尺寸可以基于在晶圆测试期间使用。
29、的探针尺寸。例如， 对于带有直径是 25 微米的 接触尖端的探针， 在沿着与所述半导体器件的顶表面成角度(例如成45度)的斜面114， 斜 面 114 可以是约 70 微米的长度。对于 25 微米直径的探针尖端， 在斜面 114 上形成的探针 垫 ( 未显示 ) 可以是 45 微米宽度， 并且和斜面上第二近的探针垫至少间隔 5 微米。其它适 合尺寸可以被用于探针接触点和探针垫。 0022 图 3 是在另一个制造阶段之后的图 2 的晶圆 100 的偏侧截面图， 在所述晶圆内， 开 口 116 围绕捕捉垫 108 内的开口 117 形成。开口 116 通常比捕捉垫 108 内的开口 117 大并 。
30、且延伸到其外。开口 117 可以在直径是 2-20 微米的范围内并且开口 116 可以在 5-60 微米 的范围内， 或其它适合的尺寸。取决于钝化层 110 使用的材料， 开口 116 可以通过使用标准 的蚀刻和 / 或潜状固化 (photoimageable) 或图案化技术形成。 0023 图 4 是在另一个制造阶段之后的图 3 的晶圆 100 的偏侧截面图， 在所述晶圆内， 包 括接触垫 118 的图案化的导电层在斜面边缘 114、 捕捉垫 118、 以及部分钝化层 110 上方形 成， 但不在捕捉垫 108 内的开口 116 上方形成。所述图案化的导电层还包括导电面 120， 所 说 明。
31、 书 CN 103035629 A 8 3/10 页 9 述导电面在钝化层110的其它部分上被图案化， 并且所述导电层内的间隙121将接触垫118 从导电面 120 分离开。一部分接触垫 118 和捕捉垫 108 的暴露部分相接触， 所述暴露部分 围绕捕捉垫 108 内的开口 117。所述导电材料可以包括通过电镀、 溅镀、 或其它适合的工艺 形成的铜、 钨、 铝、 银及其组合等等。接触垫 118 和导电面 120 形成了晶圆 100 的顶层。 0024 图 5 是在另一个制造阶段之后的图 6 的晶圆 100 的偏侧截面图 A-A ， 在所述晶圆 内开口 116 延伸， 以创造开口 502 以用。
32、于穿过衬底通孔、 有源表面和互连区 103 以及衬底 102。开口 502 可以通过蚀刻或其它适合的技术形成。应了解所述蚀刻工艺可以在单独的 蚀刻工艺或多重的蚀刻工艺中被完成。还应了解所述开口 502 可以通过其它方法形成， 例 如铣削、 激光技术等等。 0025 一旦开口 502 形成， 电绝缘材料层 ( 例如绝缘层 112) 在开口 502 的侧壁上形成。 绝缘层 122 可以通过使用 CVD、 旋涂法或外延工艺形成， 以形成覆盖开口 116 的侧壁的电介 质层。所述绝缘层 122 的所述介电常数可以小于 6 或其它适合的值并且可以通过， 例如， 被 用于形成互连的材料形成。其它适合的材料。
33、和应用方法可以用于绝缘层 122。所述绝缘层 122还在所述导电材料和所述衬底102之间提供附加的绝缘， 从而沿着TSV侧壁实现电容的 减小。此外， 绝缘层 122 相对薄的绝缘结构通过硅通孔 (TSV)802( 图 8) 的导电材料， 创造 了增加的有效面积， 从而增加了 TSV 的 802 的效力。 0026 图 6 是图 5 的单一管芯 111 的部分顶视图。接触垫 118 形成于带有中心开口 117 的圆形部分 602， 并且矩形垫 604 从圆形部分 602 的所述外边缘的分段延伸到斜面 114( 图 5)。接触垫 118 和开口 117 的其它适合形状也可以被使用。接触垫 118 。
34、和导电面 120 之间 的间隙 121 围绕接触垫 118 的圆形部分 602 延伸以将接触垫 118 从导电面 120 分离开。导 电面 120 通常覆盖围绕接触垫 118 的管芯 111 的内在部分， 并且在有些部分内， 覆盖斜面边 缘 114。管芯 111 通常在沿着刻线 112 被单一化切割 (singulate) 之后独立于晶圆 100 上 的其它电路 / 管芯。 0027 图 7 是根据本发明的实施例的半导体器件 700 的偏侧截面图， 所述半导体器件包 括在晶圆 100 内的堆叠管芯 111， 其中开口 116、 502( 图 5) 是对齐的并且彼此吻合， 以穿过 堆叠内的两个或。
35、多个的管芯 111 形成连续的开口。每个晶圆 100 的顶层 126 面向邻近晶圆 100 的顶层 126。位于内层 707 内的晶圆 100 的衬底 102 的底部面向另一个晶圆 100 的底 部， 而位于半导体装置 700 的顶部和底部处的晶圆 100 的衬底 102 的底部面向外部并且因 此被暴露在外部环境。V- 型开口 702 通过围绕晶圆 100 的顶层 126 的边缘的斜面边缘 114 的对 ( 图 1-5) 形成。放大区 704 在所述开口 116( 图 5) 顶部的半导体器件 700 内形成， 所 述开口被对齐的接触垫118和面向彼此的斜面边缘114的对所围绕， 以形成V-型开。
36、口702。 0028 可以通过使用适合的粘着绝缘材料 710 例如玻璃、 环氧树脂、 聚酰亚胺、 丙烯酸、 硅树脂、 或其它适合的连接物、 粘合或紧固技术， 来连接晶圆110的所述顶层126。 可以通过 使用粘着剂 712 的层， 例如绝缘材料 ( 诸如玻璃、 环氧树脂、 聚酰亚胺、 丙烯酸、 硅树脂 ) 或 导电附着材料 ( 诸如焊料或共晶合金 )、 或其它适合的附着、 粘合、 安装或紧固技术， 来彼此 连接晶圆 100 的底侧。 0029 图 8 是图 7 的半导体器件 700 的偏侧截面图， 其中当晶圆 100 被对齐的开口 116、 502 堆叠之后， 开口 116、 502( 图 5。
37、) 被填充导电材料。导电材料穿过所述半导体器件 700 的 至少两个堆叠管芯111形成连续的通硅通孔(TSV)802。 在放大区704收集到的导电材料多 说 明 书 CN 103035629 A 9 4/10 页 10 于在其余开口 116、 117、 502 内收集到的导电材料， 从而加强和改善了面向晶圆 110 的接触 垫 118 之间的电耦合的可靠性。 0030 任何适合的用于导电和/或光信号的材料可以被用于在开口116、 117、 502内形成 TSVs 802， 例如铜、 铜合金、 铝、 钨、 银、 多晶硅、 硅、 导电聚合物、 掺杂碳纳米管、 聚丙烯酸酯、 聚乙烯类塑料及其组合。 。
38、在一个实施例中， 至少一个通孔包括导电材料， 并且至少在其它的 通孔上包括光导电材料， 例如硅。替代选择就是通过沉积种层并且然后执行电镀工艺来在 开口 116、 117、 502 内形成导电材料。可以被用于在 TSVs802 内形成导电材料的其它替代选 择包括 ： 易熔金属粉末(例如钛或钼粉) ； 由导电材料涂敷的塑料球(例如美国新泽西州月 桂山 (Mt.Laurel)Sekisui 公司的微珍珠溶胶产品 ) ； 加固的焊料列 ( 例如那些可从在加利 福尼亚州苗必达 (Milpitas) 的六西格玛 (Six Sigma Corporation) 公司得到的 ) ； 通过开 口 116 插入作。
39、为种层来与铜导电聚合物或其它适合的电镀工艺相结合的心线 ； 和 / 或者由 碳形成的可以掺杂碘或溴以实现所导电需性能的镍纳米管或纳米管。 0031 一旦晶圆100被堆叠， 就形成TSVs802， 并且管芯111被单一化切割， 在管芯111之 间通过斜面 114 形成开口 702。测试探针 804 可以被用于通过将探针 804 对齐到开口 702 并且在管芯 111 上连接至少一个接触垫、 斜面 114 来单独地测试晶圆 100 的功能。探针 804 的所述尖端 805 可以是 V 型， 以便于探针 804 关于开口 702 是被对齐的。由于每一对晶圆 100 之间有斜面边缘 114， 所有的晶。
40、圆 110 可通过探针 804 来独立地测试， 只要探针 804 的 尖端 805 只被耦合于一侧或与被测试晶圆 100 相对应的所述边缘斜面 702 的探针垫。 0032 当两个管芯 111 被面对面堆叠时， 第一管芯 111 在第一取向并且第二管芯 111 在 相对于所述第一管芯的镜像方向。管芯 111 可以被配置为使得第一管芯 111 的捕捉垫 108 与第二管芯111的镜像捕捉垫108对齐。 在一个实施例中， 捕捉垫108被对齐到管芯111的 中心支柱， 因此捕捉垫 108 在堆叠之后将对齐到两个管芯 111 的对应输入或输出。在一些 实施例中， 功能性地耦合地址或数据信号的捕捉垫 1。
41、08 可以被对称地放置在远离管芯 111 的中心支柱的位置上， 以便当第一和第二管芯 111 的有源表面被面对面堆叠时， 耦合于所 述第一管芯 111 的第一地址输入的第一捕捉垫 108 将耦合于所述第二管芯 111 的第二输入 地址， 并且所述第一管芯 111 的第二捕捉垫 108 将耦合于所述第一管芯 111 的第一数据输 入和所述第二管芯 111 的第二数据输入。 0033 注意， 晶圆 100 可以被单一化切割或分割成管芯 111 的堆叠， 以允许管芯 111 的单 独堆叠被测试。 因此在一些实施例中， 本发明中的术语半导体器件700可的特征是管芯111 的堆叠或晶圆 100 的堆叠。。
42、此外， 堆叠内的一些晶圆 100 或管芯 111 可能不包括边缘斜面 114， 但或许仍然穿插在晶圆 100 的堆叠或带有边缘斜面 114 的管芯 111 内。 0034 一旦测试完成， 探针 804 可以被用于将电流选择性地施加到半导体器件 700 内的 编程熔丝。散热器结构 806 可以被附着到半导体器件 700 的一个或多个侧面 807 上的开口 702。当散热器结构 806 被放置邻近半导体器件 700 时， 散热器结构 806 可以具有一个或 多个突出部分 808， 所述突出部分被间隔开并且被定型， 以热耦合于对应开口 702 的内部表 面。导热材料 810 的层可被放置在散热器 8。
43、06 和半导体器件 700 之间， 以改进从器件到散 热器的热传递。 导电材料810可以包括突出部分812， 所述突出部分在散热器结构806被放 置在邻近半导体器件 700 时被间隔开并且被定型， 以接触对应开口 702 的内部表面。散热 器可能包括导电材料或绝缘材料。所述散热器 806 可通过铝、 铝合金、 铜、 铜合金、 氮化硼、 说 明 书 CN 103035629 A 10 5/10 页 11 氮化铝、 金刚石、 碳纳米管及其组合形成。所述导热材料 810 可以是硅树脂或含有悬浮碳纳 米管的环氧树脂基材料、 氧化铍、 氮化铝、 氮化硼、 金刚石粉末。在其它实施例中， 所述导热 材料可以。
44、是相变金属合金、 石墨基粘合剂等等。 在一个实施例中， 所述散热器热耦合于导电 面 120， 以增加热排放。 0035 图 9 是用于形成始于在过程 902 中图 1 的晶圆 100 的半导体器件的实施例方法的 流程图。所述晶圆被加工以包括一层或多层有源电路和互连。钝化材料层通常被施加到电 路和互连上。过程 904 包括通过使用激光、 锯、 或其它适合的装备， 沿所述晶圆的纵向和横 向的刻线形成斜面。所述斜面可以具有 V 形或其它适合的形状。过程 906 包括在钝化材料 内形成开口以暴露在所述晶圆的最后或顶层金属层内形成的捕捉垫内的开口。 所述钝化材 料内的开口通常比捕捉垫内的开口大， 以在所。
45、述导电层在过程 908 中形成时允许图案化的 导电层的部分接触捕捉垫。所述导电层通常包括接触垫和导电面， 所述导电面在导电材料 内彼此分离。在斜面 114 上方和至少一些捕捉垫上所述接触垫被图案化。可能根据晶圆上 的电路的需要在其它捕捉垫上形成所述导电面。然而， 捕捉垫内的开口没有被钝化材料和 导电层覆盖。 0036 过程 910 可以包括使捕捉垫内的所述开口延伸穿过所述晶圆的其它层， 以形成衬 底通孔 (TSVs)。过程 912 可以包括通过沉积绝缘材料、 外延生长绝缘材料或其它适合的技 术， 在 TSVs 的侧壁上形成电绝缘层。 0037 过程914包括形成晶圆的堆叠， 以便所述TSVs内。
46、的所述开口穿过所述堆叠在连续 的列里被对齐。如果所述晶圆已经被单一化切割成单个管芯， 那么所述管芯可以被堆叠以 便所述 TSVs 内的所述开口穿过所述堆叠在连续的列里被对齐。 0038 过程 916 包括 ： 通过使用电镀、 易熔金属粉末、 导电材料涂敷的塑料球、 钢筋焊接 柱、 通过所述开口插入的被作为与铜结合的种层的芯线、 导电聚合物、 或其它适合的电镀工 艺， 和 / 或碳或金属形成的纳米管， 仅仅是作为一些例子， 来用导电材料填充 TSVs。也可以 使用其它适合的技术和材料以填充 TSVs。所述导电材料穿过带有附加积累的导电材料的 TSVs 在每个管芯 ( 例如图 7 和图 8 所示的。
47、扩大区 704) 上的 TSVs 之间的开口处形成连续导 电路径。 0039 如果所述晶圆还未被单一化切割成单个管芯， 那么所述堆叠管芯可以在 TSVs 被 导电材料填充之后在过程 918 中被单一化切割。由于刻线内的 V 形槽被导电材料覆盖， 一 旦所述管芯被单一化切割， 探针垫暴露在边缘斜面上。 0040 过程 920 包括通过将一个或多个探针尖端插入所述斜面边缘之间的相应开口来 探测所述堆叠半导体器件。 所述探针尖端为所述堆叠中的晶圆对或管芯对而电接触至少一 个探针垫， 以测试每个晶圆或管芯的功能。 此外， 如果所述半导体器件的所述有源电路包括 耦合于相应探针垫的一个或多个熔丝， 那么可。
48、以通过 ( 一个或多个 ) 探针将电流有选择性 地施加到 ( 一个或多个 ) 探针垫， 以对熔丝进行编程。 0041 测试探测之后， 过程 922 可以包括将散热器附着到所述堆叠半导体器件的所述垂 直边。 所述散热器可以包括插入到所述堆叠半导体器件的所述斜面边缘的一个或多个突出 部分， 以与相应半导体器件的探针垫相接触。 此外， 导热材料层可以被插入到所述堆叠半导 体器件和所述散热器之间， 以提高热传递。 所述导热材料可以被配置以符合所述突出部分, 所述突出部分接触在堆叠斜面边缘的探针垫， 以增加面积， 也是从这个面积处驱散堆叠半 说 明 书 CN 103035629 A 11 6/10 页 。
49、12 导体器件热量的。 0042 到目前为止， 应认识到堆叠半导体器件 700、 800 的实施例可以包括第一半导体器 件 111， 所述第一半导体器件具有第一主表面和与第一主表面相对的第二主表面， 所述第一 半导体器件的所述第一主表面具有 ： 有源电路 103， 位于所述第一半导体器件 111 的至少一 个边缘上的斜面边缘 114 ； 以及延伸到所述第一半导体器件 111 的所述斜面边缘 114 上的 探针垫。第二半导体器件 111 可以包括第一主表面和与第一主表面相对的第二主表面， 所 述第二半导体器件 111 的所述第一主表面具有 ： 有源电路 103 ； 位于所述第二半导体器件 111 的至少一个边缘上的斜面边缘 114 ； 以及， 延伸到所述第二半导体器件 111 的所述斜面 边缘 114 上的探针垫。所述第一半导体器件 111 的所述第一主表面面向所述第二半导体器 件 111 的所述第一主表面， 使得所述第一半导体器件和所述第二半导体器件 111 的所述第 一主表面位于所述第一半导体器件和所述第二半导体器件 111 的所述第二主表面之间并 且其中所述第一半导体器件 111 的所述斜面边缘 1。