《半导体器件及其制造方法.pdf》由会员分享，可在线阅读，更多相关《半导体器件及其制造方法.pdf（42页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104183636A43申请公布日20141203CN104183636A21申请号201410171412122申请日20140425201311037320130524JPH01L29/778200601H01L29/423200601H01L29/06200601H01L21/33520060171申请人富士通株式会社地址日本神奈川县72发明人美浓浦优一冈本直哉74专利代理机构北京集佳知识产权代理有限公司11227代理人顾晋伟彭鲲鹏54发明名称半导体器件及其制造方法57摘要本发明涉及一种半导体器件，其包括在衬底上由氮化物半导体形成的第一半导体层；在第一半导体层上由氮化物。
2、半导体形成的第二半导体层；在第二半导体层中或者在第二半导体层和第一半导体层中形成的栅极沟槽；在栅极沟槽处形成的栅电极；以及在第二半导体层上形成的源电极和漏电极。栅极沟槽具有形成为比栅极沟槽的底部的中部更浅的底部的端部。栅极沟槽的侧壁的一部分由包括A面的表面形成。底部的中部为C面。底部的端部形成从C面到A面的斜面。30优先权数据51INTCL权利要求书2页说明书13页附图26页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书13页附图26页10申请公布号CN104183636ACN104183636A1/2页21一种半导体器件，包括在衬底上由氮化物半导体形成的第一半导体层；在。
3、所述第一半导体层上由氮化物半导体形成的第二半导体层；在所述第二半导体层中或者在所述第二半导体层和所述第一半导体层中形成的栅极沟槽；在所述栅极沟槽处形成的栅电极；以及在所述第二半导体层上形成的源电极和漏电极，其中，所述栅极沟槽具有形成为比所述栅极沟槽的底部的中部更浅的所述底部的端部，所述栅极沟槽的侧壁的一部分由包括A面的表面形成，所述栅极沟槽的所述底部的所述中部为C面，并且所述栅极沟槽的所述底部的所述端部形成从所述C面到所述A面的斜面。2根据权利要求1所述的半导体器件，其中所述第一半导体层由包含GAN的材料形成，并且所述第二半导体层由包含ALGAN的材料形成。3根据权利要求1所述的半导体器件，其。
4、中所述栅极沟槽具有形成的绝缘层，并且所述栅电极形成在所述绝缘层上。4根据权利要求1所述的半导体器件，其中在所述第二半导体层上由氮化物半导体形成第一导电型的第三半导体层。5一种半导体器件，包括在具有导电性的衬底的一个表面上由氮化物半导体形成的第一导电型的第一半导体层；在所述第一半导体层上由氮化物半导体形成的第二导电型的第二半导体层；在所述第二半导体层上由氮化物半导体形成的所述第一导电型的第三半导体层；在所述第三半导体层、所述第二半导体层和所述第一半导体层中形成的栅极沟槽；在所述栅极沟槽处形成的绝缘层；在所述栅极沟槽处形成的栅电极；在所述第三半导体层上形成的源电极；以及在所述衬底的另一表面上形成的。
5、漏电极，其中，所述栅极沟槽具有形成为比所述栅极沟槽的底部的中部更浅的所述底部的端部，所述栅极沟槽的侧壁的一部分由包括A面的表面形成，所述栅极沟槽的所述底部的所述中部为C面，并且所述栅极沟槽的所述底部的所述端部形成从所述C面到所述A面的斜面。6根据权利要求5所述的半导体器件，其中所述第一半导体层、所述第二半导体层和所述第三半导体层分别由包含GAN的材料形成。7根据权利要求5所述的半导体器件，其中所述第一导电型为N型，并且所述第一半导体层和所述第三半导体层具有作为杂质元素掺杂的SI，其中所述第二导电型为P型，并且所述第二半导体层具有作为杂质元素掺杂的MG。8一种半导体器件的制造方法，所述方法包括权。
6、利要求书CN104183636A2/2页3在衬底上形成由氮化物半导体制成的第一半导体层，并且在所述第一半导体层上形成由氮化物半导体制成的第二半导体层；通过干法蚀刻在所述第二半导体层中或者在所述第二半导体层和所述第一半导体层中形成第一开口；通过干法蚀刻在所述第一开口的底部处形成第二开口，并且形成角部，所述角部由作为C面的所述第一开口的所述底部和作为A面的所述第二开口的侧壁形成；在形成所述第二开口之后通过借助湿法蚀刻去除所述角部形成斜面，以形成栅极沟槽；以及在所述第二半导体层上形成源电极和漏电极。9根据权利要求8所述的制造方法，其中所述第一半导体层由包含GAN的材料形成，并且所述第二半导体层由包含。
7、ALGAN的材料形成。10根据权利要求8所述的制造方法，其中所述第一半导体层和所述第二半导体层通过MOCVD形成。11根据权利要求8所述的制造方法，所述方法还包括在形成所述栅极沟槽之后，在所述栅极沟槽处形成绝缘层，形成栅电极，其中所述形成栅电极为在形成在所述栅极沟槽处的所述绝缘层上形成所述栅电极。12一种半导体器件的制造方法，所述方法包括在具有导电性的衬底的表面上形成由氮化物半导体制成的第一导电型的第一半导体层，在所述第一半导体层上形成由氮化物半导体制成的第二导电型的第二半导体层，以及在所述第二半导体层上形成由氮化物半导体制成的所述第一导电型的第三半导体层；通过干法蚀刻在第三半导体层、第二半导。
8、体层和第一半导体层中形成第一开口；通过干法蚀刻在所述第一开口的底部处形成第二开口，并且形成角部，所述角部由作为C面的所述第一开口的所述底部和作为A面的所述第二开口的侧壁形成；在形成所述第二开口之后通过借助湿法蚀刻去除所述角部形成斜面，以形成栅极沟槽；在所述栅极沟槽处形成绝缘层；在形成在所述栅极沟槽处的所述绝缘层上形成栅电极；在所述第三半导体层上形成源电极；以及在所述衬底的另一表面上形成漏电极。13根据权利要求12所述的制造方法，其中所述第一半导体层、所述第二半导体层和所述第三半导体层分别由包含GAN的材料形成。14根据权利要求12所述的制造方法，其中所述第一半导体层、所述第二半导体层和所述第三。
9、半导体层通过MOCVD形成。15根据权利要求12所述的制造方法，其中所述栅极沟槽的侧壁的一部分由包括A面的表面形成。16根据权利要求12所述的制造方法，其中所述湿法蚀刻使用KOH或TMAH进行。17一种电源装置，所述电源装置包括根据权利要求1所述的半导体器件。18一种放大器，所述放大器包括根据权利要求1所述的半导体器件。权利要求书CN104183636A1/13页4半导体器件及其制造方法技术领域0001本文中的公开内容一般性涉及半导体器件及其制造方法。背景技术0002氮化物半导体例如GAN、ALN和INN或这些氮化物半导体材料的混晶具有宽带隙，并且用作高输出电子器件、短波发光器件等。已经开发了。
10、与场效应晶体管FET具体地，高电子迁移率晶体管HEMT有关的技术参见例如专利文献1以用作高输出器件。使用这样的氮化物半导体的HEMT用于高输出高效率放大器、高功率开关器件等。0003顺便提及，要求常断作为高输出高效率放大器、开关器件等的特性之一。此外，从安全操作的角度来看，常断是重要的。然而，在使用GAN的HEMT中，因为由于GAN中的压电极化和自发极化而在电子渡越层中生成的2DEG二维电子气中电子的密度极高，所以认为难以实现常断。因此，正在研究各种方法以实现使用GAN的HEMT的常断。0004用于实现HEMT的常断NORMALLYOFF的方法之一为形成栅极凹槽的方法。具体地，该方法在栅电极紧。
11、下方的电子供给层中形成凹槽以使2DEG在栅电极紧下方的区域中消失以实现常断。0005此外，作为使用氮化物半导体的半导体器件之一，存在具有UMOSU金属氧化物半导体结构的晶体管，其中在堆叠的氮化物半导体层中形成有U形开口并且在开口上形成有氧化膜。0006相关技术文献0007专利文献0008专利文献1日本公开特许公报第2002359256号0009专利文献2日本公开特许公报第2012124442号0010专利文献3日本公开特许公报第201062381号0011顺便提及，当在HEMT中形成栅极凹槽时，栅极凹槽通常通过借助干法蚀刻去除氮化物半导体层的一部分来形成。图1示出其中栅极凹槽通过干法蚀刻而形成。
12、的HEMT。HEMT具有形成在衬底811上的层，这些层包括依次堆叠的由GAN制成的电子渡越层821、由ALGAN制成的电子供给层822以及由NGAN制成的盖层823。此外，在形成栅电极841的区域的紧下方，通过借助干法蚀刻去除盖层823和电子供给层822的一部分形成栅极凹槽850。栅电极841形成在如上所形成的栅极凹槽850的内部的侧壁和底部上，在栅电极841和栅极凹槽850内部的侧壁和底部之间层叠有绝缘层831作为栅极绝缘膜。注意源电极842和漏电极843形成为与电子供给层822接触。0012在具有这样的结构的HEMT中，因为形成有栅极凹槽850，所以电子供给层822在栅电极841的紧下方具。
13、有较小的厚度。因此，尽管在电子渡越层821中的电子渡越层821与电子供应层822之间的界面附近生成2DEG821A，但是2DEG821A在栅电极841的紧下方消失，原因是电子供给层822在栅电极841的紧下方具有较小的厚度。这使得在HEMT中可以实现常断。说明书CN104183636A2/13页50013顺便提及，在具有以上结构的HEMT中，当通过干法蚀刻形成栅极凹槽850时，下层在栅极凹槽850的底部的端部850A处比在底部的其他部分例如中部850B处去除得更多。也就是说，栅极凹槽850的底部的端部850A比底部的其他部分例如中部850B形成得更深。该现象是当通过干法蚀刻在氮化物半导体中形成。
14、栅极凹槽时出现的固有问题。如果将电压施加到其中栅极凹槽850的底部的端部850A比底部的中部850B形成得更深的器件，则电场集中在栅极凹槽850的底部的端部850A中。这导致栅极凹槽850的底部的端部850A上的破坏，降低了可靠性。0014此外，当在具有UMOS结构的晶体管中形成开口时，开口通常通过借助干法蚀刻去除氮化物半导体层的一部分来形成。图2示出其中开口通过干法蚀刻形成的具有UMOS结构的晶体管。具有UMOS结构的晶体管具有形成在由NGAN形成的衬底911的表面上的层，这些层包括依次堆叠的NGAN层921、PGAN层922以及NGAN层923。在形成栅电极941的区域的紧下方，通过借助干。
15、法蚀刻去除NGAN层923、PGAN层922和NGAN层921的一部分来形成栅极沟槽950。栅电极941形成在如上所形成的栅极沟槽950的内部的侧壁和底部上，在栅电极941和栅极沟槽950内部的侧壁和底部之间层叠有绝缘层931作为栅极绝缘膜。注意源电极942形成为与NGAN层923接触并且漏电极943形成在衬底911的背面上。因此，当具有UMOS结构的晶体管工作时电流沿与衬底911垂直的方向流动。0015在具有以上结构的HEMT中，当通过干法蚀刻形成栅极沟槽950时，下层在栅极沟槽950的底部的端部950A处比在底部的其他部分例如中部950B处去除得更多。也就是说，栅极沟槽950的底部的端部9。
16、50A比底部的其他部分例如中部950B形成得更深。该现象是当通过干法蚀刻在氮化物半导体中形成开口时出现的固有问题，这与以上所述的栅极凹槽的情况类似。如果将电压施加到其中栅极沟槽950的底部的端部950A比底部的中部950B形成得更深的器件，则电场集中在栅极沟槽950的底部的端部950A中。这导致栅极沟槽950的底部的端部950A上的破坏，降低了可靠性。发明内容0016鉴于以上，需要一种使用氮化物半导体例如GAN的半导体器件的制造方法，在所述半导体器件中栅极凹槽或开口的底部的端部形成为不比中部深，以实现高耐压和高可靠性。0017根据本发明的至少一个实施方案，半导体器件包括衬底上的由氮化物半导体形。
17、成的第一半导体层；第一半导体层上的由氮化物半导体形成的第二半导体层；在第二半导体层中或者在第二半导体层和第一半导体层中形成的栅极沟槽；在栅极沟槽处形成的栅电极；以及在第二半导体层上形成的源电极和漏电极。栅极沟槽具有形成为比栅极沟槽的底部的中部更浅的底部的端部。栅极沟槽的侧壁的一部分由包括A面的表面形成。底部的中部为C面。底部的端部形成从C面到A面的斜面。0018根据所公开的半导体器件以及半导体器件制造方法，可以提高使用氮化物半导体例如GAN的半导体器件上的耐压和可靠性。附图说明0019图1为示出形成有栅极凹槽的HEMT的示意图；说明书CN104183636A3/13页60020图2为示出具有U。
18、MOS结构的晶体管的示意图；0021图3为根据第一实施方案的半导体器件的顶视图；0022图4为示出根据第一实施方案的半导体器件的结构的示意图；0023图5A至图5C为示出根据第一实施方案的半导体器件的制造方法的第一工序图；0024图6A至图6C为示出根据第一实施方案的半导体器件的制造方法的第二工序图；0025图7A至图7C为示出根据第一实施方案的半导体器件的制造方法的第三工序图；0026图8A至图8C为示出根据第一实施方案的半导体器件的制造方法的第四工序图；0027图9A至图9C为示出根据第一实施方案的栅极凹槽的形成方法的示意图；0028图10为示出GAN材料的湿法蚀刻的示意图；0029图11。
19、为根据第一实施方案的半导体器件的制造工艺的第一顶视图；0030图12为根据第一实施方案的半导体器件的制造工艺的第二顶视图；0031图13为根据第一实施方案的半导体器件的制造工艺的第三顶视图；0032图14为根据第二实施方案的半导体器件的顶视图；0033图15为示出根据第二实施方案的半导体器件的结构的示意图；0034图16A至图16C为示出根据第二实施方案的半导体器件的制造方法的第一工序图；0035图17A至图17C为示出根据第二实施方案的半导体器件的制造方法的第二工序图；0036图18A至图18C为示出根据第二实施方案的半导体器件的制造方法的第三工序图；0037图19A至图19C为示出根据第二。
20、实施方案的半导体器件的制造方法的第四工序图；0038图20A至图20C为示出根据第二实施方案的栅极凹槽的形成方法的示意图；0039图21为根据第二实施方案的半导体器件的制造工艺的第一顶视图；0040图22为根据第二实施方案的半导体器件的制造工艺的第二顶视图；0041图23为根据第二实施方案的半导体器件的制造工艺的第三顶视图；0042图24为示出根据第三实施方案的在分立封装件中的半导体器件的示意图；0043图25为示出根据第三实施方案的电源装置的电路图；以及0044图26为示出根据第三实施方案的高输出放大器的结构的示意图。具体实施方式0045下面，将参照图描述本发明的实施方案。注意在整个图中相同。
21、的部件等通过相同的数字编号标识，并且相应地省略其描述。0046第一实施方案0047半导体器件0048将基于图3至图4描述作为第一实施方案中的半导体器件的HEMT。注意图3为根据本实施方案的半导体器件的顶视图，并且图4为沿图3的点划线3A3B所截取的半导体器件的横截面图。尽管本实施方案中的描述假设在相同衬底上形成有多个HEMT，但是也可以仅形成一个HEMT。说明书CN104183636A4/13页70049本实施方案中的半导体器件具有形成在衬底11上的层，这些层包括依次堆叠并且由氮化物半导体制成的初始生长层12、缓冲层13、电子渡越层21、电子供给层22和盖层23。此外，在待形成栅电极41的区域。
22、中通过借助干法蚀刻去除盖层23和电子供给层22的一部分而形成栅极沟槽50。栅电极41形成在如上所形成的栅极沟槽50的内部的侧壁和底部上，在栅电极41和栅极凹槽50内部的侧壁和底部之间层叠有绝缘层31作为栅极绝缘膜。也就是说，绝缘层31形成在栅极沟槽50的内部的侧壁和底部上，并且栅电极41形成在绝缘层31上。注意源电极42和漏电极43形成为与电子供给层22接触。此外，如果如图3所示形成多个HEMT，则各个HEMT的栅电极41与栅极总线61连接。此外，源电极42经由桥部62A与源极总线62连接，并且漏电极43与漏极总线63连接。0050在本实施方案中的半导体器件中，因为形成有栅极沟槽50，所以电子。
23、供给层22在栅电极41的紧下方具有较小的厚度。因此，尽管在电子渡越层21中的电子渡越层21与电子供应层22之间的界面附近生成2DEG21A，但是2DEG21A在栅电极41的紧下方消失，原因是电子供给层22在栅电极41的紧下方具有较小的厚度。这使得半导体器件在本实施方案中能够保持常断的状态。0051此外，在本实施方案中的半导体器件中，栅极沟槽50使其底部的端部50A形成为比底部的其他部分例如，底部的中部50B更浅。这防止了电场集中在栅极沟槽50的底部的端部50A中，提高了耐压并且提升了半导体器件的可靠性。注意，栅极沟槽50以如下方式形成栅极沟槽50的底部的中部50B为C面0001，并且栅极沟槽5。
24、0的侧壁50C为A面1120。0052注意以上所述的为具有MIS金属绝缘体半导体结构的HEMT，其中GAN用于电子渡越层21并且ALGAN用于电子供给层22。可替代地，本实施方案中的半导体器件可以为其中GAN用于电子渡越层21并且INALN用于电子供给层22的HEMT，或者可以为未形成绝缘层31的肖特基型HEMT。还注意在本发明的实施方案中N型可以称作第一导电型，并且P型可以称作第二导电型。0053半导体器件的制造方法0054接下来，将基于图5A至图8C描述第一实施方案中的半导体器件的制造方法。0055首先，如图5A所示，通过外延生长在衬底11上形成包括初始生长层12、缓冲层13、电子渡越层2。
25、1、电子供给层22和盖层23的氮化物半导体层。这在电子渡越层21中的电子渡越层21与电子供给层22之间的界面附近生成2DEG21A。当通过外延生长形成氮化物半导体层时，使用MOCVD金属有机化学气相沉积法。注意在本实施方案中以该方式形成的氮化物半导体层的表面为C面0001。此外，可以通过MBE分子束外延法而不是MOCVD来形成这些氮化物半导体层。0056例如，可以将蓝宝石衬底、SI衬底或SIC衬底用于衬底11。在本实施方案中，将SI衬底用于衬底11。初始生长层12由膜厚为约100NM的ALN形成，并且缓冲层13由膜厚为约100NM的ALGAN形成。0057电子渡越层21由膜厚为约1M的IGAN。
26、形成。0058电子供给层22由膜厚为约30NM的ALGAN形成，使得当表示为ALXGA1XN时，X取01至03的值。电子供给层22可以为IALGAN或NALGAN。在本实施方案中，电子供给层22由NALGAN形成。说明书CN104183636A5/13页80059盖层23由膜厚为约5NM的NGAN形成。0060当通过MOCVD形成这些氮化物半导体层的膜时，将TMA三甲基铝用作AL的原料气体，将TMG三甲基镓用作GA的原料气体，并且将NH3氨气用作N的原料气体。注意使用氢气H2作为载气将这些原料气体供应到MOVPE装置的反应室。此外，当将氨气供应到用于形成这些氮化物半导体层的反应室时，氨气的流量。
27、为100SCCM至10000SCCM，并且形成氮化物半导体层的生长压力即，反应室中的压力为50TORR至300TORR。0061具体地，在衬底温度在1000至1300的条件下通过使用TMA和NH3的混合气体作为原料气体生长ALN来形成初始生长层12。0062在衬底温度在900至1300的条件下通过使用TMG、TMA和NH3的混合气体作为原料气体生长ALGAN来形成缓冲层13。注意可以通过调节供应到反应室的TMG与TMA的流量比来以期望的组成比生长ALGAN。0063在衬底温度在900至1100的条件下通过使用TMG和NH3的混合气体作为原料气体生长GAN来形成电子渡越层21。0064在衬底温度。
28、在900至1300的条件下通过使用TMG、TMA和NH3的混合气体作为原料气体生长NALGAN来形成电子供给层22。电子供给层22掺杂有作为N型杂质元素的SI，使得SI的密度为11018CM3至11020CM3例如，11019CM3。将SIH4等用作SI的原料气体。注意可以通过调节供应到反应室的TMG与TMA的流量比来以期望的组成比生长NALGAN。0065在衬底温度在900至1100的条件下通过使用TMA和NH3的混合气体作为原料气体生长NGAN来形成盖层23。盖层23掺杂有作为N型杂质元素的SI，使得SI的密度为11018CM3至11020CM3例如，11019CM3。将SIH4等用作SI。
29、的原料气体。0066接下来，如图5B所示，在盖层23上形成硬掩模71。具体地，通过CVD化学气相沉积在盖层23上形成SI3N4膜以具有约200NM的厚度。此后，在SI3N4膜上施加光致抗蚀剂，然后将该光致抗蚀剂通过曝光装置进行曝光并且进行显影使得形成光致抗蚀剂图案未示出。此后，通过使用氟基气体作为蚀刻气体的干法蚀刻例如RIE反应离子蚀刻等在未形成光致抗蚀剂图案的区域中去除SI3N4膜。由此，在盖层23上形成硬掩模71。此后，通过有机溶剂等去除光致抗蚀剂图案未示出。注意以上所述的为SI3N4膜通过干法蚀刻去除的情况。可替代地，可以通过使用缓冲氢氟酸等作为蚀刻液的湿法蚀刻来去除SI3N4膜。此外，。
30、形成硬掩模71的材料可以为通过CVD、溅射、SOG等形成的SIO2。以该方式形成的硬掩模71包括沿着电子渡越层21中的GAN的M轴的指状开口71A。0067接下来，如图5C所示，通过使用硬掩模71作为掩模借助干法蚀刻例如RIE等去除盖层23和电子供给层22的一部分来形成第一开口72。氯基气体用作该干法蚀刻的蚀刻气体。此时，进行蚀刻使得开口72的侧壁72A几乎垂直于衬底11以使第一开口72的侧壁72A为A面1120或接近于A面1120的表面。注意以上所述的为电子供给层22在第一开口72的底部72B处的情况。可替代地，第一开口72可以形成为使得盖层23在第一开口72的底部72B处，或者可以在第一开。
31、口72的底部72B处完全去除电子供给层22以使电子渡越层21露出。0068接下来，如图6A所示，在硬掩模71、第一开口72的底部72B处露出的电子供给层22等上形成光致抗蚀剂图案73。该光致抗蚀剂图案73具有形成在第一开口72的底部72B说明书CN104183636A6/13页9的中部处的开口73A。具体地，光致抗蚀剂图案73通过在硬掩模71、在第一开口72的底部72B处露出的电子供给层22等上施加光致抗蚀剂来形成，然后通过曝光装置对该光致抗蚀剂进行曝光并且进行显影。0069接下来，如图6B所示，通过借助使用氯基气体作为蚀刻气体的干法蚀刻例如RIE等去除电子供给层22的在光致抗蚀剂图案73的开。
32、口73A处的部分来形成第二开口74。此时，第二开口74通过使用氯基气体作为蚀刻气体的干法蚀刻例如RIE等形成为使得第二开口74的底部74B位于比第一开口72的底部72B深数纳米。因而，第二开口74的侧壁74A形成在第一开口72的底部72B与第二开口74的底部74B之间。此后，通过有机溶剂等去除光致抗蚀剂图案73。0070接下来，如图6C所示，通过湿法蚀刻去除电子供给层22的在第一开口72的底部72B处的部分。将高温KOH溶剂或TMAH三甲基铝氢氧化物溶剂用作该湿法蚀刻的蚀刻液，该蚀刻液为例如温度在75并且浓度为2MOL/L的KOH溶剂或者温度在75浓度为25的TMAH溶剂。注意可以将除KOH溶。
33、剂或TMAH溶剂之外的碱性蚀刻液用作用于该湿法蚀刻的蚀刻液。因而，通过处理第一开口72和第二开口74形成栅极沟槽50。该栅极沟槽50具有形成为相对于衬底11的角度为10至30的斜面的在底部处的端部50A，并且在底部处的端部50A在比底部的中部50B更浅的位置处形成。此外，通过湿法蚀刻几乎没有去除第二开口74的底部74B，原因是其为C面0001。因此，第二开口74的底部74B为栅极沟槽50的底部的中部50B。0071将基于图9A至图9C详细描述该湿法蚀刻工艺。图9A为图6B中所示的状态下的核心部分的放大图。在该状态下，第二开口74如上所述形成在第一开口72的底部72B处。此外，硬掩模71形成在除。
34、形成第一开口72和第二开口74的区域以外的盖层23上。第二开口74的底部74B形成在比第一开口72的底部72B更深的位置处，并且在第二开口74的底部74B与第一开口72的底部72B之间形成台阶部分。在本实施方案中，第一开口72的底部72B中的第二开口74的一侧上的边缘将称作第一开口72的底部72B的角部72C。注意，在该状态下，第一开口72的侧壁72A和第二开口74的侧壁74A为A面1120或接近于A面1120的表面。此外，第一开口72的底部72B和第二开口74的底部74B为C面0001或接近于C面0001的表面。0072通过从图9A中所示的状态进行使用高温KOH溶剂或TMAH溶剂的湿法蚀刻，。
35、蚀刻从第一开口72的底部72B的角部72C开始逐渐进行。因而，如图9B所示，形成相对于衬底11的角度为10至30的斜面72D。此时，因为上方形成有硬掩模71，所以第一开口72的侧壁72A几乎未被蚀刻。0073此后，通过进一步进行湿法蚀刻，如图9C所示，从第一开口72的底部72B的角部72C开始的蚀刻进一步进行，这使斜面72D与第二开口74的底部74B接触。因而，形成栅极沟槽50。在该栅极沟槽50中，端部50A通过底部处的斜面72D形成，并且底部的中部50B通过第二开口74的底部74B形成。也就是说，第一开口72的底部72B为C面0001或接近于C面0001的表面。并且第二开口74的侧壁为A面1。
36、120或接近于A面1120的表面。因此，如图10所示第一开口72的底部72B处的角部72C处的GA具有悬空键，并且具有这样的悬空键的GA倾向于被去除，这使蚀刻从这样的部分进行。0074接下来，如图7A所示通过湿法蚀刻去除硬掩模71。对于该湿法蚀刻，将氢氟酸等说明书CN104183636A7/13页10用作蚀刻液。注意图11为该状态下的顶视图，并且图7A为沿着图11的点划线11A11B所截取的横截面图。0075接下来，如图7B所示，在待形成源电极42和漏电极43的区域中去除盖层23以使电子供给层22露出。此时，可以去除电子供给层22的一部分。具体地，通过在盖层23上施加光致抗蚀剂，然后通过曝光装。
37、置对该光致抗蚀剂进行曝光并且进行显影，形成在待形成源电极42和漏电极43的区域中具有开口的光致抗蚀剂图案未示出。此后，通过干法蚀刻例如RIE等在未形成光致抗蚀剂图案的区域中去除盖层23以使电子供给层22露出。注意光致抗蚀剂图案未示出通过有机溶剂等去除。0076接下来，如图7C所示，在形成栅极沟槽50的区域中的电子供给层22等上以及在盖层23上形成绝缘膜31T。具体地，绝缘膜31T通过借助ALD原子层沉积形成AL2O3的膜至具有约50NM的厚度来形成。绝缘膜31T可以由除AL2O3之外的材料形成，只要其为氧化物或氮化物即可，例如，选自SIO2、HFO2、GA2O3、SI3N4等的一种或更多种材料。
38、。此外，可以将这些材料进行堆积以形成该膜。0077接下来，如图8A所示，在待形成源电极42和漏电极43的区域中去除绝缘膜31T以使电子供给层22露出。因而，通过去除在待形成源电极42和漏电极43的区域中的绝缘膜31T，绝缘层31通过剩余的绝缘膜31T形成。具体地，通过在绝缘膜31T上施加光致抗蚀剂，然后通过曝光装置对该光致抗蚀剂进行曝光并且进行显影，形成在待形成源电极42和漏电极43的区域中具有开口的光致抗蚀剂图案未示出。此后，通过干法蚀刻或湿法蚀刻在未形成光致抗蚀剂图案的区域中去除绝缘膜31T以形成绝缘层31作为栅极绝缘膜。注意如果绝缘膜31T由AL2O3形成，则可以通过离子研磨等去除绝缘膜。
39、31T，此外，光致抗蚀剂图案未示出通过有机溶剂等去除。0078接下来，如图8B所示，形成源电极42和漏电极43。具体地，通过在绝缘层31和电子供给层22的表面上施加光致抗蚀剂，然后通过曝光装置对该光致抗蚀剂进行曝光并且进行显影，形成在待形成源电极42和漏电极43的区域中具有开口的光致抗蚀剂图案未示出。此后，通过真空沉积在形成光致抗蚀剂图案的表面上形成由TI/AL制成的堆叠金属膜。在堆叠金属膜中，堆积厚度为约10NM的TI膜和厚度为约300NM的AL膜。此后，通过浸入到有机溶剂等中，形成在光致抗蚀剂图案上的堆叠金属膜通过剥离与光致抗蚀剂图案一起被去除。因而，源电极42和漏电极43通过剩余的堆叠金。
40、属膜形成。此后，在400至1000的温度下例如在700的温度下在氮气气氛中通过RTA快速热退火等施加热处理。因而，在源电极42和漏电极43之间建立欧姆接触。注意图12为该状态下的顶视图，并且图8B为沿着图12的点划线12A12B所截取的横截面图。0079接下来，如图8C所示，形成栅电极41。具体地，通过在绝缘层31、源电极42和漏电极43的表面上施加光致抗蚀剂，然后通过曝光装置对该光致抗蚀剂进行曝光并且进行显影，形成在待形成栅电极41的区域中具有开口的光致抗蚀剂图案未示出。此后，通过真空沉积在形成光致抗蚀剂图案的表面上形成由NI/AL制成的堆叠金属膜。此后，通过浸入到有机溶剂等中，形成在光致抗。
41、蚀剂图案上的堆叠金属膜通过剥离与光致抗蚀剂图案一起被去除。因而，栅电极41通过栅极沟槽50中的剩余的堆叠金属膜形成。图13为该状态下的顶视图，并且图8C为沿着图13的点划线13A13B所截取的横截面图。0080此后，可以形成层间绝缘膜未示出以形成接线等。说明书CN104183636A108/13页110081本实施方案中的半导体器件可以通过以上工艺制造。0082第二实施方案0083半导体器件0084接下来，将基于图14至图15描述第二实施方案中的作为半导体器件的具有UMOS结构的晶体管。注意图14为根据本实施方案的半导体器件的顶视图，并且图15为沿图14的点划线14A14B所截取的半导体器件的。
42、横截面图。尽管本实施方案中的描述假设在本实施方案中相同衬底上形成有多个具有UMOS结构的晶体管，但是也可以形成仅一个具有UMOS结构的晶体管。0085本实施方案中的半导体器件具有形成在衬底111的表面上的层，这些层包括依次堆叠的第一半导体层121、第二半导体层122和第三半导体层123。注意衬底111为N型衬底，例如，NGAN衬底。第一半导体层121为N型并且由例如NGAN形成；第二半导体层122为P型并且由例如PGAN形成；并且第三半导体层123为N型并且由例如NGAN形成。0086此外，在形成栅电极141的区域中通过借助干法蚀刻去除第三半导体层123、第二半导体层122和第一半导体层121。
43、的一部分而形成有栅极沟槽150。栅电极141形成在如上所形成的栅极沟槽150的内部的侧壁和底部上，栅电极141和栅极凹槽150内部的侧壁和底部之间层叠有绝缘层131作为栅极绝缘膜。也就是说，绝缘层131形成在栅极沟槽150的内部的侧壁和底部上，并且栅电极141形成在绝缘层131上。注意源电极142形成在第三半导体层123上并且漏电极143形成在衬底111的背面即，相反一侧的表面上。此外，如果如图14所示形成有多个具有UMOS结构的晶体管，则各个具有UMOS结构的晶体管的栅电极141与栅极总线161连接，并且各个具有UMOS结构的晶体管的源电极142与源极总线162连接。0087此外，在本实施方。
44、案中的半导体器件中，栅极沟槽150具有形成为比底部的其他部分例如，底部的中部150B更浅的底部的端部150A。这防止了电场在栅极沟槽150的底部的端部150A中集中，提高了耐压并且提升了半导体器件的可靠性。注意，以如下方式形成栅极沟槽150的底部的中部150B为C面0001，并且栅极沟槽150的侧壁150C为A面1120。0088为了具体描述本实施方案中的半导体器件，将考虑在源电极142与漏电极143之间恒定地施加偏压同时使漏电极143正向偏置的情况。0089在该情况下，在电压未施加到栅电极141的关断状态下，电场在栅极沟槽150的底部的端部150A处以及在第一半导体层121与第二半导体层12。
45、2之间的PN结处集中。尤其在具有UMOS结构的晶体管中，电场倾向于在栅极沟槽150的底部的端部处集中，引起破坏等。在本实施方案中的半导体器件中，栅极沟槽150具有形成为比底部的中部150B更浅的底部的端部150A，这防止了电场集中，并且提高了耐压。0090此外，在电压施加到栅电极141的导通状态下，将相对于作为参照的源电极142的正偏压施加到栅电极141。此时，在由PGAN等形成的第二半导体层122中与绝缘层131的界面附近形成有反型层，这引起源电极142与漏电极143之间导电。此时，在本实施方案中的半导体器件中，栅极沟槽150的侧壁150C具有高迁移率而作为电流路径，原因是其为非极化面或受G。
46、AN的极化电荷影响不是很多的A面1120。因此，导通电阻可以保持为低。此外，如果如专利文献2中所公开的栅极沟槽150的侧壁形成为锥形，则栅极阈值电压受说明书CN104183636A119/13页12GAN的极化电荷的影响而波动，并且在导通电阻和流动电流的量上产生变化，这降低了产率等。然而，在本实施方案中的半导体器件中，栅极沟槽150的侧壁150C为对栅极阈值电压影响极其小的非极化表面，这提高了半导体器件的产率。0091半导体器件的制造方法0092接下来，将基于图16A至图19C描述第二实施方案中的半导体器件的制造方法。0093首先，如图16A所示，通过外延生长在衬底111的表面上形成包括第一半。
47、导体层121、第二半导体层122和第三半导体层123的氮化物半导体层。当通过外延生长形成氮化物半导体层时，使用MOCVD金属有机化学气相沉积法。注意在本实施方案中以该方式形成的氮化物半导体层的表面为C面0001。此外，可以通过MBE分子束外延法而不是MOCVD来形成这些氮化物半导体层。0094将NGAN衬底用于衬底111，该NGAN衬底掺杂有作为N型杂质元素的SI，使得SI的密度为约11019CM3。0095第一半导体层121由膜厚为约10M的NGAN形成；第二半导体层122由膜厚为约1M的PGAN形成；并且第三半导体层123由膜厚为约100NM的NGAN形成。因而，在衬底111上依次形成且堆。
48、叠第一半导体层121、第二半导体层122和第三半导体层123。0096当通过MOCVD形成这些氮化物半导体层的膜时，将TMG三甲基镓用作GA的原料气体，并且将NH3氨气用作N的原料气体。注意使用氢气H2作为载气将这些原料气体供应到MOVPE装置的反应室。此外，氨气的流量在供应到用于形成这些氮化物半导体层的反应室时为100SCCM至10000SCCM，并且用于形成氮化物半导体层的生长压力即，反应室中的压力为50TORR至300TORR。0097具体地，在衬底温度在900至1100的条件下通过使用TMG和NH3以及包含N型杂质元素的气体的混合气体的原料气体生长NGAN来形成第一半导体层121。SI。
49、用作N型杂质元素，使用SIH4等作为原料气体将SI以11015CM3至11018CM3例如，51016CM3的密度掺杂。0098在衬底温度在900至1100的条件下通过使用TMG和NH3以及包含P型杂质元素的气体的混合气体的原料气体生长PGAN来形成第二半导体层122。MG用作P型杂质元素，使用CP2MG二茂镁等作为原料气体将MG以51018CM3至51029CM3例如，11019CM3的密度掺杂。注意，在形成第二半导体层122的膜之后，在400至1000的温度下在N2气氛中实施热处理以将其活化为P型。0099在衬底温度在900至1100的条件下通过使用TMG和NH3以及包含N型杂质元素的气体的混合气体的原料气体生长NGAN来形成第三半导体层123。SI用作N型杂质元素，使用SIH4等作为原料气体将SI以11015CM3至11018CM3例如，51016CM3的密度掺杂。0100接下来，如图16B所示，在第三半导体层123上形成硬掩模171。具体地，通过CVD在第三半导体层123上形成厚度为约500NM的SI3N4膜。此后，在SI3N4膜上施加光致抗蚀剂，然后通过曝光装置对该光致抗蚀剂进行曝光并且进行显影，形成光致抗蚀剂图案未示出。此后，通过使用氟基气体作为蚀刻气体的干法蚀刻例如RIE反应离子蚀刻等在未形成光致抗蚀剂图案。