硅衬底上氮化镓生长方法.pdf

《硅衬底上氮化镓生长方法.pdf》由会员分享，可在线阅读，更多相关《硅衬底上氮化镓生长方法.pdf（14页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103137446 A (43)申请公布日 2013.06.05 CN 103137446 A *CN103137446A* (21)申请号 201210472736.X (22)申请日 2012.11.20 13/308,997 2011.12.01 US H01L 21/205(2006.01) H01L 29/06(2006.01) H01L 29/788(2006.01) H01L 33/00(2010.01) C30B 29/40(2006.01) (71)申请人 台湾积体电路制造股份有限公司 地址 中国台湾新竹 (72)发明人 陈祈铭 刘柏均 林宏达 喻中。

2、一 蔡嘉雄 黃和涌 (74)专利代理机构 北京德恒律治知识产权代理 有限公司 11409 代理人 章社杲 孙征 (54) 发明名称 硅衬底上氮化镓生长方法 (57) 摘要 一种半导体结构包括 ： 硅衬底 ； 一个以上 III 族/V族(III-V族)化合物半导体块层， 位于硅衬 底顶上 ； 以及每个 III-V 族化合物块层被中间层 隔离。本发明还涉及硅衬底上氮化镓生长方法。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 7 页 附图 5 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书7页 附图5页 (10)申请公布号 CN 1。

3、03137446 A CN 103137446 A *CN103137446A* 1/1 页 2 1. 一种半导体结构， 包括 ： 硅衬底 ； 第一 III-V 族化合物半导体块层， 位于所述硅衬底上方 ； 中间层， 位于所述第一 III-V 族化合物半导体块层上方 ； 以及 第二 III-V 族化合物半导体块层， 位于所述中间层上方。 2. 根据权利要求 1 所述的半导体结构， 进一步包括 ： 梯度 III-V 族超晶格层。 3. 根据权利要求 1 所述的半导体结构， 进一步包括 ： AlN 成核层。 4. 根据权利要求 1 所述的半导体结构， 其中， 所述中间层由 AlN 制成。 5. 根。

4、据权利要求 1 所述的半导体结构， 其中， 所述第一 III-V 族化合物半导体块层为 GaN。 6. 一种形成半导体结构的方法， 包括 ： 提供硅衬底 ； 在所述硅衬底上方外延生长第一块状 III-V 族化合物半导体层 ； 在所述第一块状 III-V 族化合物半导体层上方外延生长中间层 ； 以及 在所述中间层上方外延生长第二块状 III-V 族化合物半导体层。 7. 根据权利要求 6 所述的方法， 进一步包括 ： 外延生长具有降低的铝浓度和增加的镓浓度的梯度 III-V 族层。 8. 根据权利要求 6 所述的方法， 其中， 使用大约 10 至大约 300 托的工艺压力外延生长 所述中间层。 。

5、9.根据权利要求7所述的方法， 其中， 所述梯度III-V族层的厚度为大约0.5微米至大 约 3 微米。 10. 根据权利要求 6 所述的方法， 其中， 在所述硅衬底上外延生长两个以上的 III-V 族 化合物半导体层。 权 利 要 求 书 CN 103137446 A 2 1/7 页 3 硅衬底上氮化镓生长方法 技术领域 0001 本发明大体上涉及半导体电路制造工艺， 更具体地来说， 涉及在硅衬底上形成 III 族 /V 族 (III-V 族 ) 化合物半导体膜。 背景技术 0002 由于 III 族 /V 族化合物半导体 ( 通常称作 III-V 族化合物半导体 ) 在电子和光 电子器件上。

6、的前景应用， 已经对 III 族 /V 族化合物半导体诸如氮化镓 (GaN) 及其相关合金 进行了深入研究。多种 III-V 族化合物半导体的较大带隙和较高的电子饱和速率也使其作 为高温和高速功率电子器件中的应用的候选材料。利用 III-V 族化合物半导体的潜在电子 器件的特定实例包括高电子迁移率晶体管 (HEMT) 和其他异质结双极晶体管。利用 III-V 族化合物半导体的潜在光电器件的特定实例包括蓝色发光二极管和激光二极管、 以及紫外 线 (UV) 光检测器。 0003 在这些器件中使用 III-V 族化合物半导体 GaN 的外延生长膜。不幸地， 必须在除 了 GaN 之外的衬底上生长 G。

7、aN 外延膜， 因为在通常用于生长块状晶体的温度下由于氮的高 平衡压力所导致的很难获得 GaN 块状晶体。由于缺乏 GaN 衬底的可行块状生长方法， 所以 通常在诸如硅、 SiC、 以及蓝宝石 (Al2O3) 的不同衬底上方外延沉积 GaN。与其他生长衬底 和随后的加工能力相比较， 为了获得更低成本， 研究集中在使用硅作为生长衬底。 然而， GaN 膜在硅衬底上方的生长很困难， 因为硅具有不同于 GaN 的晶格常数和热膨胀系数。如果可 以克服在硅衬底上方生长 GaN 膜的困难， 则对于 GaN 生长， 硅衬底由于它们的低成本、 大直 径、 高晶体和表面质量、 可控导电性、 以及高导热性而具有吸。

8、引力。硅衬底的使用还使得基 于 GaN 的光电器件与基于硅的电子器件容易集成。 0004 在硅衬底上方生长 GaN 膜所产生的大应力可能导致衬底弯曲或破裂。这种弯曲可 能导致若干不利影响。首先， 可能在晶体 GaN 膜中生成或传播大量缺陷 ( 位错 )。其次， 生 成的 GaN 膜的厚度不均匀 ； 导致最终器件中的不期望电性能改变。另外， 承受大应力的 GaN 膜可能容易破裂。因此， 需要形成 III-V 族化合物半导体膜同时克服上述缺陷的新方法。 发明内容 0005 为了解决现有技术中存在的问题， 根据本发明的一个方面， 提供了一种半导体结 构， 包括 ： 硅衬底 ； 第一 III-V 族化。

9、合物半导体块层， 位于所述硅衬底上方 ； 中间层， 位于所 述第一III-V族化合物半导体块层上方 ； 以及第二III-V族化合物半导体块层， 位于所述中 间层上方。 0006 在上述半导体结构中， 进一步包括 ： 梯度 III-V 族超晶格层。 0007 在上述半导体结构中， 进一步包括 ： AlN 成核层。 0008 在上述半导体结构中， 其中， 所述中间层由 AlN 制成。 0009 在上述半导体结构中， 其中， 所述第一 III-V 族化合物半导体块层为 GaN。 0010 在上述半导体结构中， 进一步包括 ： 梯度 III-V 族超晶格层， 其中， 所述梯度 III-V 说 明 书 。

10、CN 103137446 A 3 2/7 页 4 族超晶格层的厚度在 500nm 和 1000nm 之间。 0011 在上述半导体结构中， 进一步包括 ： AlN 成核层， 其中， 所述 AlN 成核层的厚度在 150nm 和 300nm 之间。 0012 在上述半导体结构中， 其中， 第二中间层位于第二 III-V 族化合物半导体块层的 上方。 0013 在上述半导体结构中， 其中， 第三 III-V 族化合物半导体块层位于所述第二中间 层上方。 0014 在上述半导体结构中， 其中， 两个以上的 III-V 族化合物半导体层块位于所述硅 衬底上方。 0015 在上述半导体结构中， 其中， 。

11、两个以上的 III-V 族化合物半导体层块位于所述硅 衬底上方， 其中， 通过中间层隔离每个 III-V 族化合物半导体块层。 0016 在上述半导体结构中， 其中， 所述块层为大约 0.5 微米至大约 5 微米。 0017 根据本发明的另一方面， 还提供了一种形成半导体结构的方法， 包括 ： 提供硅衬 底 ； 在所述硅衬底上方外延生长第一块状III-V族化合物半导体层 ； 在所述第一块状III-V 族化合物半导体层上方外延生长中间层 ； 以及在所述中间层上方外延生长第二块状 III-V 族化合物半导体层。 0018 在上述方法中， 进一步包括 ： 外延生长具有降低的铝浓度和增加的镓浓度的梯度。

12、 III-V 族层。 0019 在上述方法中， 其中， 使用大约10至大约300托的工艺压力外延生长所述中间层。 0020 在上述方法中， 进一步包括 ： 外延生长具有降低的铝浓度和增加的镓浓度的梯度 III-V 族层， 其中， 所述梯度 III-V 族层的厚度为大约 0.5 微米至大约 3 微米。 0021 在上述方法中， 其中， 在所述硅衬底上外延生长两个以上的 III-V 族化合物半导 体层。 0022 在上述方法中， 进一步包括 ： 外延生长具有降低的铝浓度和增加的镓浓度的梯度 III-V 族层， 其中， 通过中间层隔离每个 III-V 族化合物半导体层。 0023 在上述方法中， 其。

13、中， 所述半导体结构为发光二极管。 0024 在上述方法中， 其中， 所述半导体结构为高电子迁移率晶体管。 附图说明 0025 为了更好地理解本发明及其优点， 现在将结合附图所进行的以下描述作为参考， 其中 ： 0026 图 1 和图 2 示出了发明人已知的用于形成 III 族 -V 族半导体膜的工艺 ； 0027 图 3 为示出根据本发明的各个实施例的操作的工艺流程图。 0028 图 4(a) 至图 4(e) 为根据本发明的制造各个实施例的阶段的横截面图 ； 以及 0029 图 5(a) 和图 5(b) 为根据本发明的各个实施例的示例半导体结构。 具体实施方式 0030 下面， 详细讨论本发。

14、明实施例的制造和使用。然而， 应该理解， 本发明提供了许多 可以在各种具体环境中实现的可应用的概念。 所讨论的具体实施例仅仅示出制造和使用本 说 明 书 CN 103137446 A 4 3/7 页 5 发明的具体方式， 而不用于限制本公开的范围。 0031 提供了用于形成 III 族与 V 族 ( 下文中， 称作 III-V 族 ) 半导体膜的新方法和生 成的结构。在通篇描述中， 术语 “III-V 族化合物半导体” 指的是包括至少一种 III 族元素 和至少一种 V 族元素的化合物半导体材料。术语 “III-N 化合物半导体” 指的是 III-V 族化 合物半导体， 其中， V 族元素为氮。

15、。示出了本发明的示例性实施例的所需要的制造阶段。本 领域技术人员应该意识到， 为了制造完整器件， 在所述阶段之前或之后， 可能需要替换其他 制造步骤。在本发明的整个附图和所描述的实施例中， 将相同的参考标号用于指定相同的 元件。 0032 如上所述， 生长厚 GaN 膜， 多达几微米 ( 例如， 5 微米 ) 具有很多挑战， 包括不匹 配的 CTE( 在 III-N 材料和硅之间的热膨胀系数 ) 和不匹配的晶格常数。一种先前的解决 方法是使用若干层稍微不同的材料， 以降低在硅晶圆和 III-V 族化合物半导体层之间的界 面处的应力。在硅晶圆的顶部生长较薄的成核层。例如， 可以在硅晶圆上方生长厚。

16、度为约 150-300nm 的氮化铝 (AlN) 层。可以在成核层上生长梯度层。在一些情况下， 梯度层可以 具有降低铝含量并且增加镓含量的浓度梯度。梯度层的厚度可以为大约 500 至 1000nm， 其 中， 最顶部梯度主要为氮化镓。在梯度层上沉积块状氮化镓层。可以通过与下层较小的界 面应力沉积块状氮化镓层 ； 然而， 可以仅将块状氮化镓层沉积为多达大约3微米。 较厚的块 状层仍导致破裂和额外缺陷。 0033 另一种先前方法是横向外延过生长(ELOG)技术。 图1和图2示出了发明人已知的 ELOG 工艺。参考图 1， 提供了衬底 10。下层 12 形成在衬底 10 上， 该下层 12 包括诸如。

17、 GaN 的氮化物半导体 ( 即， V 族元素为氮的 III-V 族化合物半导体 )。然后， 将电介质掩模 14 形 成在下层12上。 接下来， 外延生长III-V族化合物半导体层16， 其中， 该生长包括垂直生长 分量和横向过生长分量， 从而最终生成连续的 III-V 族化合物层 16。图 2 示出了 ELOG 技术 的扩展， 形成额外的掩模层 18， 然后生长另一 III-V 族化合物层 19。同样， 生长包括垂直生 长和横向生长， 从而使得 III-V 族化合物层 19 最终成为连续层。 0034 在图 1 和图 2 中所示的 ELOG 技术具有缺陷。首先， 衬底中的硅可能与下层 12 。

18、中 的氮发生反应， 从而形成氮化硅。不期望形成的氮化硅在硅衬底 10 和下层 12 之间的界面 处用作非晶外护套。该非晶外护套可能对随后生长的 III-V 族化合物半导体膜的膜质量产 生不利影响， 因为氮化硅具有更高的电阻系数。另外， 更高的电阻系数还可能妨碍垂直器 件的形成， 其中， 器件的两个接触件形成在衬底 10 的相对两侧。图 2 的两种电介质掩模技 术需要实施两次外延生长工艺， 因为相同的外延腔不可能用于沉积和图案化第二电介质掩 模。因此， 对在制晶圆加热和冷却两次或多次， 增加了 CTE 不匹配。 0035 本发明提供了形成具有较小应力的 III-V 族化合物膜的结构和方法并且从而。

19、提 高了产量并且减少了缺陷。现在， 参考图 3， 在方法 301 的流程图中， 在操作 303 中， 提供了 第一硅晶圆。该硅晶圆可以具有米勒指数为 111 的晶向。硅晶圆的厚度可以在大约 600 至大约1500微米之间。 更厚的硅晶圆可能更坚硬并且不容易破裂 ； 然而， 当冷却晶圆时， 增 大的体积增强了弯曲。更薄的硅晶圆产生更少的弯曲， 但是不坚硬。 0036 在图 3 的操作 305 中， 可以在硅晶圆的表面上生长薄成核层。例如， 可以在硅晶圆 上生长厚度为大约 150-300nm 的氮化铝 (AlN) 层。在硅晶圆上方生长 AlN 成核层以后， 在 图 3 的操作 307 中， 可以在。

20、 AlN 成核层上方生长梯度层。在一个实施例中， 梯度层由氮化铝 说 明 书 CN 103137446 A 5 4/7 页 6 镓 (AlGaN) 组成。在一些情况下， 梯度层可以具有减少的铝含量和增大的镓含量的浓度梯 度。 0037 在一个实施例中， 外延生长梯度 AlGaN 层。梯度 AlGaN 层几乎没有缺陷并且在图 4C 中示出为层 115。梯度 III-V 族层的厚度可以为大约 0.5 微米至大约 3 微米之间。在一 个实例中， 梯度 III-V 族层具有大约 2 微米的厚度。 0038 根据各个实施例， 梯度 III-V 族层可以为具有 AlGaN 和 Al(Ga)N 超晶格的超晶。

21、格 层。将 Al(Ga)N 超晶格的浓度定义为 Alx(Ga1-x)N， 其中， x 值大于大约 0.8 并且直到 1。因 此， Al(Ga)N 超晶格可以具有为 1 的 x 值， 从而使得超晶格仅为 AlN。超晶格层可以通过交 替厚度为大约 3-8nm 的 Al(Ga)N 层 ( 或者， 例如， 大于 5nm) 和厚度为大约 10-30nm 的 GaN 层 ( 或者， 例如， 大约 20nm) 来形成。 0039 在一些情况下， 镓浓度可以从梯度层的一侧至另一侧增大。换句话说， 最接近 AlN 横向生长层的 Al(Ga)N 超晶格具有较小的镓浓度或者没有镓浓度， 并且最接近梯度层的顶 部的 。

22、Al(Ga)N 超晶格具有较少的铝或者没有铝。可以使用金属有机物 CVD(MOCVD) 或者金 属有机物汽相外延 (MOVPE)、 分子束外延 (MBE)、 原子层沉积 (ALD)、 电子枪、 或者溅射方法 来形成超晶格层。 0040 在其他实施例中， 层 115 可以为梯度层， 该梯度层从横向生长层一侧至块状氮化 镓一侧具有增大的镓浓度并且减小的铝浓度。 在几个层中的浓度变化可以为逐渐的或逐步 的。在外延生长期间， 可以通过接通或关闭各种气体和改变流速和压力来实现浓度变化而 没有从腔中移除在制晶圆。据发现层 115 的使用减少了块状氮化镓和硅晶圆之间的 CTE 不 匹配。 0041 再次参考。

23、图 3， 在操作 309 中， 外延生长第一块状 III-V 族层。在图 4D 中， 将第一 块状 III-V 族层示出为层 117。第一块状 III-V 族层 117 可以为氮化镓 (GaN) 层， 其中， 氮化镓层的厚度在大约 0.5 微米和大约 3 微米之间， 例如为大约 3 微米。在高温条件下生 长块状 GaN 层。该工艺可以为金属有机物 CVD(MOCVD)、 金属有机物汽相外延 (MOVPE)、 等 离子体增强 CVD(PECVD)、 远程等离子体增强 CVD(RP-CVD)、 分子束外延 (MBE)、 氢化物汽相 外延 (HVPE)、 氯化物汽相外延 (Cl-VPE)、 以及液相。

24、外延 (LPE)。使用金属有机物汽相外延 (MOVPE) 使用含镓前体和含氮前体。含镓前体包括 ： 三甲基镓 (TMG)、 三乙基镓 (TEG)、 或者 其他适当化学物质。 含氮前体包括 ： 氨(NH3)、 叔丁胺(TBAm)、 苯肼、 或者其他适当化学物质。 0042 参考图 3， 在操作 311 中， 在梯度 AlGaN 层上生长第一块状 III-V 族层 ( 即， 第一 GaN 层 117) 以后， 在第一块状 III-V 族层的顶上生长薄 AlN 中间层 118。在某些实施例中， 使用低温外延工艺生长 AlN 中间层 118。该工艺可以为金属有机物 CVD(MOCVD)、 金属有机 物。

25、汽相外延 (MOVPE)、 等离子体增强 CVD(PECVD)、 远程等离子体增强 CVD(RPCVD)、 分子束外 延 (MBE)、 氢化物汽相外延 (HVPE)、 氯化物汽相外延 (Cl-VPE)、 以及液相外延 (LPD)。工艺 温度可以为大约 900 摄氏度至 1100 摄氏度。可以生长 AlN 中间层 118 的工艺压力应该为 大约 50-300 托。AlN 中间层 118 应该具有 30-200nm 的外延厚度。 0043 然后， 在操作 313 中， 如图 3 所示， 在第一块状 III-V 族层 ( 即， 第一 GaN 块层 117) 上生长薄 AlN 中间层 118 以后， 。

26、在 AlN 中间层 118 的顶上生长第二 GaN 块层 119。第二块状 III-V 族层 118 可以为氮化镓 (GaN) 层， 其中， 该氮化镓层的厚度为大约 0.5 微米和大约 3 微米之间， 例如为大约 3 微米。用于生长第二块状 III-V 族层 119 的工艺条件与用于生长 说 明 书 CN 103137446 A 6 5/7 页 7 第一块状 III-V 族层 117 的条件相同。 0044 图 4(d) 示出了在操作 313 之后的半导体结构， 从而生长第二块状 III-V 族层 119( 即， 第二块状 GaN 层 )。图 4(d) 示出薄 AlN 层 118 “夹于” 两。

27、个 GaN 块层 117 和 119 之 间。 0045 具有设置在两个块状 III-V 族层之间的 AlN 中间层具有显著优点。由于硅衬底和 GaN 块层之间的晶格差 (lattice difference)， 在硅衬底和 GaN 块层之间的应力导致由生 成穿透位错所产生的缺陷。该缺陷向上传播到 GaN 块层中。虽然具有位于硅晶圆和 GAN 块 层之间的过渡区域 ( 例如， 诸如梯度 AlGaN 层的缓冲层 ) 可以有助于减小应力， 但其在阻止 缺陷传播方面的效果却有限。 0046 在该实施例中， AlN 中间层 118 用作阻挡从而限制缺陷从第一 GaN 块层传播至第 二GaN块层的。 A。

28、lN中间层118还提供了额外的过渡区域， 从而进一步减少了半导体结构的 GaN 块区域中的晶格间应力。 0047 在另一个实施例中， 如图 4(e) 所示， 一个以上的 AlN 中间层位于 GaN 区域中。例 如， 图4(e)示出了四个块状GaN层， 每个块状GaN层都由不同的AlN中间层隔开。 在本实施 例中， 在第一 AlN 中间层上生长第二 GaN 块层以后， 生长第二 AlN 中间层。此后， 在第二 AlN 中间层上生长第三GaN块层， 以及在第三GaN块层上生长第三AlN中间层。 最后， 在第三AlN 中间层上生长第四和最后的 GaN 块层。在本实施例中， 每个 AlN 中间层的厚度。

29、在 10-100nm 之间， 并且每个 GaN 块层的厚度在 1-2 微米之间。该多个 AlN 中间层、 多个 GaN 块层结构进 一步降低了 GaN 块层中的缺陷密度， 并且 AlN 中间层用作缺陷传播的多个阻挡层。 0048 根据要制造的器件， 可以掺杂或者不掺杂 GaN 块层。图 5A 示出了根据本发明的各 个实施例的示例性功率晶体管器件 500。块状氮化镓层 504 为功率晶体管器件的沟道层， 该功率晶体管器件可以为高电子迁移率晶体管 (HEMT)。图 5A 示出了位于块状 GaN 层顶上 的有源层 506。有源层 506 还称作供给层， 生长在沟道层 504 上。在沟道层 504 和。

30、供给层 506 之间限定出界面。二维电子气 (2-DEG) 的载流子沟道 508 位于该界面处。在至少一个 实施例中， 供给层 506 称作氮化铝镓 (AlGaN) 层 ( 还称作 AlGaN 层 506)。可以通过使用含 铝前体、 含镓前体、 以及含氮前体的 MOVPE 在 GaN 层 504 上外延生长 AlGaN 层 506。含铝前 体包括 ： TMG、 TEA、 或者其他适当化学物质。含镓前体包括 ： TMG、 TEG、 或者其他适当化学物 质。含氮前体包括 ： 氨、 TBAm、 苯肼、 或者其他适当化学物质。AlGaN 层 506 的厚度在从大约 5 纳米至大约 50nm 的范围内。。

31、在其他实施例中， 供给层 506 可以包括 AlGaAs 层或者 AlInP 层。 0049 在 AlGaN 层 506 和 GaN 层 504 之间存在带隙间断。由于 AlGaN 层 506 的压电效应 所产生的电子落入 GaN 层 504 中， 在 GaN 层 504 中产生具有高迁移导电电子的极薄层 508。 该薄层 508 称作二维电子气 (2-DEG)， 形成载流子沟道 ( 还称作载流子沟道 508)。2-DEG 的 薄层 508 位于 AlGaN 层 506 和 GaN 层 504 的界面处。因此， 载流子沟道具有高电子迁移率， 因为 GaN 层 504 是未掺杂的或非故意掺杂的，。

32、 因此电子在不与杂质产生碰撞或大幅减少碰 撞的情况下可以自由移动。 0050 半导体结构500还包括源极部件510和漏极部件512， 该源极部件510和漏极部件 512 设置在 AlGaN 层 506 上并且被配置为与载流子沟道 508 电连接。源极部件和漏极部件 中的每个都包括相应的金属间化合物。金属间化合物至少部分地内嵌在 AlGaN 层 506 中和 说 明 书 CN 103137446 A 7 6/7 页 8 GaN 层 504 的顶部中。在一个实例中， 金属间化合物包含 ： Al、 Ti、 或 Cu。在另一个实例中， 金属间化合物包括 AlN、 TiN、 Al3Ti、 或者 AlTi。

33、2N。 0051 金属间化合物可以通过在 AlGaN 层 506 的凹槽中构造图案金属层来形成。然后， 可以将热退火工艺应用于图案金属层， 从而使得金属层、 AlGaN 层 506 和 GaN 层 504 进行反 应， 从而形成金属间化合物。金属间化合物与位于 AlGaN 层 506 和 GaN 层 504 的界面处的 载流子沟道 508 接触。由于在 AlGaN 层 506 中形成凹槽， 金属间化合物中的金属元素可以 更深地扩散到 AlGaN 层 506 和 GaN 层 504 中。金属间化合物可以改善在源极 / 漏极部件之 间的电连接并且形成欧姆接触。在一个实例中， 金属间化合物形成在 A。

34、lGaN 层 506 的凹槽 中， 从而金属间化合物具有非平坦的顶面。在另一个实例中， 金属间化合物位于 AlGaN 层 506 的一部分的上面。 0052 半导体结构 500 还包括栅极 502， 该栅极 502 设置源极部件和漏极部件之间的 AlGaN 层 506 上方。栅极 502 包括导电材料层， 该导电材料层用作栅电极， 将该栅电极配置 成用于电压偏置并且与载流子沟道 508 连接。在各个实例中， 导电材料层可以包括难熔金 属或者其化合物， 例如， 钨(W)、 氮化钛(TiN)、 以及钽(Ta)。 在一个实例中， 栅极502直接设 置在 AlGaN 层 506 上方。在另一个实例中，。

35、 介电层 ( 未示出 ) 形成在栅极 502 和 AlGaN 层 506之间。 介电层可以包括 ： 氧化硅(SiO2)、 氮化硅(Si3N4)、 氧化铝(Al2O3)、 氧化钽(Ta2O5)、 氧化钛 (TiO2)、 氧化锌 (ZnO2)、 或者氧化铪 (HfO2)。介电层的厚度在大约 3nm 至大约 500nm 的范围内。介电层提供了提供隔离防止栅极泄露并且进一步改善了器件切换速度。 0053 HEMT500 包括块状氮化镓的相对较厚层， 从而允许通过大于 100 伏的电压的高功 率操作。该沟道具有极低的电阻系数， 从而允许极高的频率操作。基于氮化镓的 HEMT 的电 性能与基于硅和碳化硅的。

36、器件相比更有利并且具有非常有竞争力的成本。具体地， 低栅极 电容和低导通电阻允许比具有竞争力的基于硅的晶体管高得多的频率切换变换器。 本发明 提供了形成具有较少应力和缺陷的厚氮化镓层的结构和方法。 0054 本发明的各个实施例还涉及如图 5B 所示的发光二极管 (LED)。LED600 形成在硅 衬底 601 上方。经图案化层 603 位于硅衬底上方。如所公开的， 用于经图案化层 603 的沉 积和图案化操作与在图 3 中的操作 305 和 307 相关。对于垂直器件来说， 可能使用导电材 料而不是用于层 603 的介电材料是有利的， 从而使得经图案化层 603 还具有在垂直光电器 件中的导电。

37、载流子的功能。其中， 两个接触件形成在衬底的相对两侧。然而， 层 603 的材料 防止外延生长。 0055 III-V 族半导体材料 ( 例如， AlN) 的垂直生长层 605 内嵌在经图案化层 603 中。 在垂直生长层 605 上方生长横向生长层 607 并且完全覆盖经图案化层 603， 从而形成连续 外延膜。接下来， 如对于图 3 的操作 313 所述的， 在横向生长层上方形成诸如 AlGaN 膜的梯 度 III-V 族层 609 或者诸如 Al(Ga)N 超晶格层的 III-V 族超晶格层 609。在梯度 III-V 族 层上方生长块状氮化镓 611。取决于 LED 的类型， 块状氮化。

38、镓膜 611 为 n 型掺杂的或 p 型掺 杂的。通过在外延生长期间添加掺杂剂生长掺杂的氮化镓膜。掺杂剂的类型和浓度确定掺 杂量。LED 的块状氮化镓层可以具有与 HEMT 的块状氮化镓层不同的要求。除了掺杂不同之 外， 用在相应器件中的块状氮化镓膜的厚度也不同。 0056 在掺杂氮化镓层上， 形成包括交替的 ( 或周期的 ) 有源材料层的多量子阱 (MQW) 层613。 根据在运行期间要发出的LED颜色， 在这些交替层中包括不同材料， 例如， 用于蓝色 说 明 书 CN 103137446 A 8 7/7 页 9 LED 的氮化镓和氮化铟镓。在一个实施例中， MQW 层 613 包括 10 。

39、个氮化镓层和 10 个氮化铟 镓层。其中， 在氮化镓层上方形成氮化铟镓层， 并且在氮化铟镓层上方形成另一氮化镓层， 以此类推。该结构的发光效率取决于交替层的层数和厚度。MQW 层 613 的厚度可以为大约 10-2000nm， 大约 100-1000nm， 或者例如， 大约 100nm。 0057 在 MQW 层 613 上形成另一掺杂 III-V 族层 615。该掺杂层具有与掺杂的块状氮化 镓膜 611 相反的掺杂导电性。图案化 MQW 层 613 和掺杂层 615 并且向下蚀刻到或者蚀刻进 入掺杂的块状氮化镓层 611， 从而限定用于接触焊盘 617 的区域。注意， 可以将隔离材料添 加在。

40、 MQW 侧壁和接触焊盘 617 之间， 从而将 MQW 侧壁和接触焊盘电隔离。如果块状氮化镓 层611具有n型掺杂导电性， 则接触焊盘617为n型接触件。 如果块状氮化镓层具有p型导 电性， 则接触焊盘 617 为 p 型接触件。在形成另一接触焊盘 619 之前， 将额外的材料层添加 在掺杂层 615 上方。接触焊盘 617 和 619 可以由金属和其他导电材料的一层或多层制成。 在一些 LED 中， 引线接合至外部终端的接触焊盘。当经由引线将电压施加在接触焊盘之间 时， LED 发光。其他接触方法包括金属接合和倒装芯片接合。在其他实施例中， 在垂直芯片 形成期间， 将接触件形成在 LED 。

41、的相对两侧。在垂直芯片形成期间， 接触件可以是金属接合 的、 焊接的、 或者引线接合至与电源连接的终端。 0058 本发明的实施例可以具有其他变型例。例如， 可以形成 III-V 族半导体层的一层 或多层， 从而进一步改善生成的 III-V 族化合物半导体层的质量， 或者图案化层可以包括 一个以上的层。本发明的某些实施例具有若干有利特征。通过在一些情况下分别生长垂直 生长层和横向生长层， 可以使用很多不同的工艺条件。垂直生长导致在横向生长层中更少 出现垂直位错。 图案化层和超晶格层的使用还减少了晶格不匹配应力。 因此， 改善了III-V 族化合物半导体层的质量。 0059 尽管已经详细地描述了。

42、本发明及其优势， 但应该理解， 可以在不背离所附权利要 求限定的本发明主旨和范围的情况下， 做各种不同的改变、 替换和更改。而且， 本申请的范 围并不仅限于本说明书中描述的工艺、 机器、 制造、 材料组分、 装置、 方法和步骤的特定实施 例。 作为本领域普通技术人员应理解， 通过本发明， 现有的或今后开发的用于执行与根据本 发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、 机器、 制造、 材 料组分、 装置、 方法或步骤根据本发明可以被使用。因此， 所附权利要求应该包括在这样的 工艺、 机器、 制造、 材料组分、 装置、 方法或步骤的范围内。 说 明 书 CN 103137446 A 9 1/5 页 10 图 1( 现有技术 ) 图 2( 现有技术 ) 说 明 书 附 图 CN 103137446 A 10 2/5 页 11 图 3 说 明 书 附 图 CN 103137446 A 11 3/5 页 12 图 4(a) 图 4(b) 图 4(c) 说 明 书 附 图 CN 103137446 A 12 4/5 页 13 图 4(d) 图 4(e) 说 明 书 附 图 CN 103137446 A 13 5/5 页 14 图 5(a) 图 5(b) 说 明 书 附 图 CN 103137446 A 14 。