控制器.pdf

本发明涉及控制器。所公开的方面提供了一种控制器，其可以防止在电压被切换到另一电压时出现过冲以及下冲而不使用两种类型的调节器。电压调节器供应电源电压到CPU。SVID接口从外部接收用于改变所述电压调节器当中要启动的电压调节器的数量的命令。相位时钟产生电路进行要启动的电压调节器的数量从当前的调节器数量到所命令的改变之后的调节器数量的步进改变。

权利要求书一种控制器，用于控制供应电源电压到第一半导体装置的多个电压调节器，所述控制器包括：
接口，从外部接收用于改变所述电压调节器当中要启动的电压调节器的数量的命令；以及
控制单元，其进行要启动的电压调节器的数量从当前的调节器数量到所命令的改变之后的调节器数量的步进改变。
如权利要求1所述的控制器，还包括：
寄存器，其存储调度，每一调度指定对于作为改变之前的电压调节器数量的数量和作为改变之后的电压调节器数量的数量的每一个组合的多个步阶中的每一个的电压调节器的数量；
其中所述控制单元根据所述寄存器中存储的调度进行要启动的电压调节器的数量的步进改变。
如权利要求2所述的控制器，
其中所述寄存器还保持每一步阶的执行时间，并且
其中所述控制单元根据所述寄存器中存储的调度中指定的每一步阶的执行时间进行要启动的电压调节器的数量的步进改变。
如权利要求1所述的控制器，
其中所述控制单元输出相位时钟到要启动的电压调节器，其中具有不同相位的所述相位时钟被供应到各电压调节器，并且
其中所述控制单元将正在被供应到所述电压调节器的相位时钟的周期与所述调度中指定的至少一个步阶的执行时间同步。
一种控制器，用于控制供应电源电压到第一半导体装置的多个电压调节器，所述控制器包括：
接口，其接收命令的电压以及来自外部的改变所述电压调节器当中要启动的电压调节器的数量的命令；以及
控制单元，其在未接收到改变电压调节器的数量的所述命令时，将所命令的电压设置为目标电压，并执行电压控制，以使得到所述第一半导体的电源电压变为等于所述目标电压，
其中所述控制单元在接收到改变电压调节器的数量的所述命令的情况下，在从当前的调节器数量到所命令的改变之后的调节器数量的转换期间以及在所述转换之前和之后，根据调度进行目标电压的步进改变，并执行电压控制，从而使得到所述第一半导体装置的电源电压变为等于每一步阶中的目标电压，所述调度用于进行被添加到所命令的电压的偏移电压的步进改变。
如权利要求5所述的控制器，还包括：
寄存器，其存储所述调度，每一调度指定对于作为在改变之前的电压调节器数量的数量和作为改变之后的电压调节器数量的数量的每一个组合的多个步阶中的每一个的偏移电压；
其中所述控制单元根据所述寄存器中存储的调度进行所述偏移电压的步进改变。
如权利要求6所述的控制器，
其中所述寄存器还保持每一步阶的执行时间，并且
其中所述控制单元根据所述寄存器中存储的调度中指定的每一步阶的执行时间进行所述偏移电压的步进改变。
如权利要求5所述的控制器，
其中所述控制单元输出相位时钟到要启动的电压调节器，
其中具有不同相位的相位时钟被供应到各电压调节器，并且
其中所述控制单元将被供应到所述电压调节器的相位时钟的周期与所述调度中指定的至少一个步阶的执行时间同步。
一种控制器，用于控制供应电源电压到第一半导体装置的多个电压调节器，所述控制器包括：
接口，其接收命令的电压以及来自外部的改变所述电压调节器当中要启动的电压调节器的数量的命令；以及
控制单元，其在未接收到改变电压调节器的数量的所述命令时，给予所述电压调节器以与所命令的电压和正在被供应到所述第一半导体装置的第一电压之间的差对应的电压，
其中所述控制单元在接收到改变电压调节器的数量的所述命令的情况下，在从当前的调节器数量到所命令的改变之后的调节器数量的转换期间以及在所述转换之前和之后，根据调度进行所述第一电压的放大系数的步进改变，并给予所述电压调节器以与所命令的电压和通过每一步阶中的所述放大系数放大所述第一电压而放大的电压之间的差对应的电压，所述调度用于进行所述第一电压的所述放大系数的步进改变。
如权利要求9所述的控制器，还包括：
寄存器，其存储所述调度，每一调度指定对于作为在改变之前的电压调节器数量的数量和作为改变之后的电压调节器数量的数量的每一个组合的多个步阶中的每一个的放大系数；
其中所述控制单元根据所述寄存器中存储的调度进行所述放大系数的步进改变。
如权利要求10所述的控制器，
其中所述寄存器还保持每一步阶的执行时间，并且
其中所述控制单元根据所述寄存器中存储的调度中指定的每一步阶的执行时间进行所述放大系数的步进改变。
如权利要求9所述的控制器，
其中所述控制单元输出相位时钟到要启动的电压调节器，其中具有不同相位的所述相位时钟被供应到各电压调节器，并且
其中所述控制单元将被供应到所述电压调节器的相位时钟的周期与所述调度中指定的至少一个步阶的执行时间同步。

说明书控制器
相关申请的交叉引用
通过引用将2011年11月30日提交的日本专利申请No.2011‑261656的公开，包括说明书、附图以及摘要，全体并入在此。
技术领域
本发明涉及控制器，尤其是，涉及用于控制到半导体装置（诸如，CPU（中央处理单元））的电源的控制器。
背景技术
已知这样一种电源装置，其能够降低在电源电压被切换到另一电压时发生过冲/下冲（overshoot/undershoot）并使得能够实现高速电压切换。
例如，根据专利文献1（日本未审查专利申请公开No.2007‑288974）的电源装置如下操作。在用于增加输出电压的转换状态中，DD1（其是用于DCDC的寄存器（该寄存器是用于开关调节器400的寄存器）中的DAC值）被供应到用于LDO的DAC302，而不是LD01（其是用于LDO的寄存器201（该寄存器是用于串联串联调节器300的寄存器）中的DAC值）。串联调节器300的用于LDO的DAC302参考DD1（用于DCDC的寄存器202中的DAC值）执行DAC操作。
[相关技术文献]
[专利文献]
[专利文献1]日本未审查专利申请公开No.2007‑288974
概要说明
根据专利文献1的装置意图在改变电压时满足响应性和效率两者。为了防止在电压切换到另一电压时的过冲和下冲，在电压切换过程中启动具有较高响应速度的LDO和具有较高功率效率的DCDC两者，并且通过调节两者的电压设定来优化其用于当前驱动的比例。
然而，根据专利文献1的装置需要两种类型的调节器：LDO和DCDC。
因此，本发明的一个目的是提供一种控制器，其能够防止在将电压切换到另一电压时发生过冲和下冲而不使用两种类型的调节器。
本发明的一个方面是一种控制向第一半导体装置供应电源电压的多个电压调节器的控制器。所述控制器包括：接口，从外部接收改变所述电压调节器当中要启动的电压调节器的数量的命令；以及控制单元，其将要启动的电压调节器的数量从当前的调节器数量逐步改变到所命令的改变之后的调节器数量。
根据本发明的一个方面，可以防止在电压被切换到另一电压时出现过冲以及下冲而不使用两种类型的调节器。
附图说明
图1是描述了根据第一实施例的半导体系统的配置的图。
图2是示出了根据第一实施例的电压控制操作的处理过程的流程图。
图3是示出了根据第一实施例的用于控制相位的数量的过程的流程图。
图4是示例说明根据第一实施例的步进调度表的图。
图5是用于解释对于当前相位数量K为8并且改变之后的相位数量M为1的情况应当如何改变相位数量的图。
图6是呈现第一实施例中的调节器簇30的输出电压（Vo）将如何改变的示例的图。
图7是描述了根据第二实施例的半导体系统的配置的图。
图8是示出了根据第二实施例的在改变相位数量时用于目标电压控制的过程的流程图。
图9是示例说明根据第二实施例的步进调度表的图。
图10是用于解释对于当前相位数量K为8并且改变之后的相位数量M为1的情况应当如何改变相位数量和目标电压的图。
图11是呈现第二实施例中的调节器簇30的输出电压（Vo）将如何改变的示例的图。
图12是用于解释在对第二实施例进行修改的示例中如何实现控制的图。
图13是描述了根据第三实施例的半导体系统的配置的图。
图14是示出了根据第三实施例的在改变相位数量时改变放大系数的过程的流程图。
图15是示例说明根据第三实施例的步进调度表的图。
图16是用于解释对于当前相位数量K为8并且改变之后的相位数量M为1的情况应当如何改变放大系数的图。
图17是呈现第三实施例中的调节器簇30的输出电压（Vo）将如何改变的示例的图。
具体实施方式
下面将参考附图说明本发明的实施例。
第一实施例
图1是描述了根据第一实施例的半导体系统的配置的图。
参考图1，该半导体系统包括控制器1、调节器簇30、以及CPU25。
调节器簇30在控制器1以及CPU25的控制下向CPU25供给电压Vo。调节器簇30包括电压调节器30‑1到30‑n。
在此，控制器1被配置在单个芯片（一个半导体芯片）中。控制器1包括引脚（PIN）控制单元6、闪存存储器7、参数寄存器8、性能寄存器9、MCU5、PMBUS（功率管理总线）接口10、SVID（串行VID）命令判决电路12、硬逻辑电源控制电路13、模拟电源控制电路11、以及电源异常监视电路2。
在控制器1的部件当中，MCU5、硬逻辑电源控制电路13、模拟电源控制电路11以及电源异常监视电路2构成控制单元161。
SVID命令判决电路12包括SVID接口14、操作模式寄存器16、电压命令值寄存器18、以及功率状态命令值寄存器19。
在此，CPU25被配置在单个芯片中，并且其接收从电压调节器30‑1到30‑n输出的电源电压并执行各种处理操作。此外，CPU25还通过SVID接口14发送命令到控制器1。例如，CPU25通过SVID接口14发送给出改变要启动的电压调节器的命令的控制信号到控制器1。
引脚控制单元6根据被外部电位钳位单元26钳位的端子电位输出表示外部端子已经被如何设置的设置信息到MCU5。
闪存存储器7存储供MCU5执行处理的程序。通过使用该程序，可以使得即使电源规范已经改变也不需要重新开发装置。此外，闪存存储器7还存储含有多个参数的表，所述多个参数指定用于最大允许电压、最大允许温度、最大允许电流等的初始值等。
参数寄存器8存储数字步阶控制中的每步阶（step）的电压的改变量（步长电压）以及在放电模式中作为电压应当下降到的最终电压的所命令的电压和在通过SVID接口14在达到所命令的电压之前放电模式终止时的目标电压Vs之间的差值ΔV等。
性能寄存器9接收数据（诸如，最大允许电压、最大允许温度、和最大允许电流）并将其存储在闪存存储器7中。
这里，最大允许电压是能够应用到CPU的最大电源电压。最大允许温度是通过电压调节器等测量的允许进行操作的最高温度。最大允许电流是电压调节器允许流动的最大电流。如果任何这些值已经被超出，则控制器输出降低该值的命令信号到电压调节器等。
MCU5根据程序执行运算处理。PMBUS接口10通过PMBUS从外部系统控制单元27接收信号并向外部系统控制单元27输出信号。
SVID接口14通过串行通信线路从CPU25接收信号并输出信号到CPU25。
操作模式寄存器16存储当前操作模式。例如，作为操作模式，存在正常模式和放电模式等。
电压命令值寄存器18存储在执行电压控制时所命令的电压的值。功率状态命令值寄存器19存储在执行功率状态控制时用于功率状态模式的指定值。
顺序表寄存器15存储步进调度表。步进调度表指定对于作为改变之前的相位数量的数量和作为改变之后的相位数量的数量的每一个组合的用于多个步阶中的每一个的执行时间和相位数量。这里，所述相位数量是要启动的电压调节器的数量。
硬逻辑电源控制电路13包括DAC数字步阶控制单元20和相位时钟生成单元21。
DAC数字步阶控制单元20确定对于每一个步阶（步）的电压改变值，并输出所确定的电压改变值作为数字电压DV，从而使得以多个步阶到达所命令的电压。
相位时钟生成单元21激活去往要启动的电压调节器的控制信号SMOD。相位时钟生成单元21确定用于到要启动的电压调节器的相位时钟的相位，并输出具有所确定的相位的相位时钟。相位时钟生成单元21根据内部计时器产生在PWM（脉冲宽度调制）的定时的相位时钟。用于电压调节器的相位时钟具有相同的周期（PWM周期），但是其相位全都不同。相位时钟生成单元21将去往要停止的电压调节器的控制信号SMOD去激活（deactivate）。
在相位时钟生成单元21从CPU25接收给出改变要启动的电压调节器的数量（相位数量）的命令的控制命令时，其根据顺序表寄存器中的步进调度表，进行从当前的相位数量到CPU25所命令的改变之后的相位数量的步进的相位数量改变。相位时钟生成单元21根据步进调度表中指定的每一个步阶的执行时间从一个步阶切换到另一步阶。
模拟电源控制电路11包括DAC（数模转换器）22、差分放大器24、误差放大器23、以及ADC（模数转换器）17。
DAC22将从DAC数字步阶控制单元20输出的数字电压DV转换为模拟电压V1。
差分放大器24放大用于CPU25的高电位电压VSEN1和低电位电压VSEN2之间的差，并输出电压V2。
误差放大器23放大从DAC22输出的电压V1和从差分放大器24输出的电压V2之间的差，并将放大的电压作为表示所指定的电压和现在正在供应到CPU25的电压之间的差的电压输出到电压调节器。
ADC17执行电压调节器30‑1到30‑n的输出电压等的A/D转换。电源异常监视电路2包括电压比较器4以及电源异常监视单元3。
电压比较器4接收电压调节器产生的电压，并通过模拟处理将其与预定的标准电压进行比较。
电源异常监视单元3根据电压比较器4的输出监视到CPU25的电源电压是否异常。
电压调节器30‑1到30‑n供给电源电压到CPU25。这里，每一个电压调节器30‑1到30‑n被包封在单个封装件中。另外，这里，在该封装件内，每一个电压调节器由用于高侧MOS晶体管196、低侧MOS晶体管197以及其它部件（PWM单元151和MOS控制单元198）的三个芯片构成。
每一个电压调节器30‑1到30‑n包括PWM单元151和DC‑DC转换器33。每一个电压调节器30‑1到30‑n在其控制信号SMOD被激活时开始操作，并在控制信号SMOD被去激活时停止其操作。
PWM单元151包括PWM比较器31以及锁存电路32。PWM比较器31基于由误差放大器23输出的误差信号输出PWM信号。
PWM比较器31的输出被输入到锁存电路32的“置位”（“set”）端子S。相位时钟生成单元21输出的时钟被输入到锁存电路32的“复位”（“reset”）端子R。
DC‑DC转换器33耦接到锁存电路32的输出，并供给电源电压到CPU25。这里，通过从锁存电路32输出的PWM信号控制DC‑DC转换器33。
通过使如图中1所示的高侧MOS晶体管196接通并使低侧MOS晶体管197关断，CPU电压线路上的高电位电压VSEN1上升。另一方面，通过关断高侧MOS晶体管196并接通低侧MOS晶体管197，CPU电压线路上的电压VSEN1下降。
在正常模式中，控制高侧MOS晶体管196和低侧MOS晶体管197的导通/关断从而使得CPU电压线路上的电压VSEN1将是恒定的电压。也即，在电压为低的情况下，通过接通高侧MOS晶体管196（此时，关断低侧MOS晶体管197），使所述电压上升。也即，在电压为高的情况下，通过接通低侧MOS晶体管197（此时，关断高侧MOS晶体管196），使所述电压下降。
（电源控制操作）
图2是示出了根据第一实施例的电压控制操作的处理过程的流程图。
参考图2，CPU25输出指定电压值Vt的电压控制命令到串行通信线路上（步骤S801）。
SVID接口14解译通过串行通信线路接收的该命令，并将用于控制电压的该命令传递到DAC数字步阶控制单元20（步骤S802）。
DAC数字步阶控制单元20将该命令中指定的正常的所命令的电压Vt设置作为目标电压，并输出用以到达该目标电压数字电压DV（步骤S803）。
DAC22将数字电压DV转换为模拟电压V1（步骤S804）。
差分放大器24放大用于CPU25的高电位电压VSEN1和低电位电压VSEN2之间的差，并输出电压V2（步骤S805）。
误差放大器23放大从DAC22输出的电压V1和从差分放大器24输出的电压V2之间的差，并将放大的电压作为表示所指定的电压和现在正供应给CPU25的电压之间的差的电压输出到电压调节器。每一个电压调节器基于从误差放大器23输出的电压（Eout）改变其输出电压。例如，如果高电位电压VSEN1低于所命令的电压Vt，则电压调节器通过接通高侧MOS晶体管196来使高电位电压VSEN1上升。如果高电位电压VSEN1高于所命令的电压Vt，则电压调节器通过接通低侧MOS晶体管197使高电位电压VSEN1下降（步骤S806）。
在此之后，过程返回到步骤S803并重复处理。从而，控制CPU供应电压以使得高电位电压VSEN1变为等于所命令的电压Vt。
（控制相位数量的操作）
图3是示出了根据第一实施例的用于控制相位数量的过程的流程图。
首先，CPU25输出控制命令到串行通信线路上，该控制命令给出改变所述多个电压调节器当中要启动的电压调节器的数量（相位数量）的命令（步骤S901）。
SVID接口14解译通过串行通信线路接收的控制命令，并将用于控制相位数量的命令传递到相位时钟生成单元21（步骤S902）。
相位时钟生成单元21从顺序表寄存器获得与所命令的相位数量和当前的相位数量的组合对应的步进调度表（步骤S903）。
相位时钟生成单元21根据步进调度表改变相位数量。相位时钟生成单元21根据每一步阶中相位数量确定电压调节器30‑1到30‑n当中哪个或哪些电压调节器要被启动以及哪个或哪些电压调节器要被停止。在改变相位数量时，进行该确定以使得相位时钟尽可能均匀。例如，在从八个电压调节器输出八个相位时钟时，并且如果相位数量应当被改变为四，则相位时钟生成单元21确定要启动的电压调节器以及要被停止的电压调节器，以使得作为该改变结果输出的四个相位时钟的间隔将是均匀的。相位时钟生成单元21激活到每一要被启动的电压调节器的控制信号SMOD，并输出具有所确定的相位的相位时钟到每一要被启动电压调节器。每一电压调节器在接收到激活的控制信号SMOD的情况下，基于从相位时钟生成单元发送的时钟输出电压。相位时钟生成单元21将到每一要被停止的电压调节器的控制信号SMOD去激活。每一电压调节器在接收到去激活的控制信号SMOD的情况下停止其电压输出（步骤S904）。
图4是示例说明根据第一实施例的步进调度表的图。在图4中的一个示例中，对于当前的相位数量K为8并且改变之后的相位数量M为1的情况，表被定义来以四个步阶改变相位。定义：在步阶1中，在执行时间ΔT(1)内相位数量应当被增加以“+i(1)”。定义：在步阶2中，在执行时间ΔT(2)内相位数量应当被增加以“+i(2)”。定义：在步阶3中，在执行时间ΔT(3)内相位数量应当被增加以“+i(3)”。定义：在步阶4中，在执行时间ΔT(4)内相位数量应当被增加以“+i(4)”。
在图4中的另一示例中，对于当前的相位数量K为16并且改变之后的相位数量M为2的情况，表被定义来以六个步阶改变相位。定义：在步阶1中，在执行时间ΔT(1)内相位数量应当被增加以“+i(1)”。定义：在步阶2中，在执行时间ΔT(2)内相位数量应当被增加以“+i(2)”。定义：在步阶3中，在执行时间ΔT(3)内相位数量应当被增加以“+i(3)”。定义：在步阶4中，在执行时间ΔT(4)内相位数量应当被增加以“+i(4)”。定义：在步阶5中，在执行时间ΔT(5)内相位数量应当被增加以“+i(5)”。定义：在步阶6中，在执行时间ΔT(6)内相位数量应当被增加以“+i(6)”。
图5是用于解释对于当前的相位数量K为8并且改变之后的相位数量M为1的情况应当如何改变相位数量的图。这里，假设i(1)=0、i(2)=‑4、i(3)=‑2，并且i(4)=‑1。
首先，在步阶1中，相位数量变为K+i(1)(即，8）。在步阶2中，相位数量变为K+i(1)+i(2)（即，4）。在步阶3中，相位数量变为K+i(1)+i(2)+i(3)（即，2）。在步阶4中，相位数量变为K+i(1)+i(2)+i(3)+i(4)（即，1）。
图6是呈现第一实施例中的调节器簇30的输出电压（Vo）将如何改变的示例的图。
如在图6中可以看到的，在相位数量从8快速改变到1的情况下，如在此以前践行的，输出电压（Vo）急剧地改变并且出现下冲。
在相位数量以步进方式从8改变到4到2到1的情况下，如在本实施例中实现的，输出电压（Vo）温和地改变并且不出现下冲。
如上所述，根据本实施例，通过逐渐改变相位数量能够防止出现下冲。
此外，根据本发明，在相位数量减小时，进行确定哪个或哪些电压调节器要被启动以及哪个或哪些电压调节器要被停止，以使得从调节器簇30输出的多个相位时钟的间隔将是均匀的。因此，可以使电压稳定。
步进调度设定被保持在寄存器上，并且是否应当应用这些设定中的适当的设定可以根据关于是否对电压稳定或快速切换给予优先权的情况而变。例如，如果期望对负载情形进行立即改变，则相位数量需要快速切换。因此，也可以将相位数量直接从8改变为1。
此外，根据本实施例，即使在板设计完成之后发现电压变化，也可以仅通过修改固件解决该电压变化而不需要重新调整该IC外部的滤波器电路。
如果在PWM周期的中间，相位数量减小，则可能出现电压调节器的非均衡的切换，并且电压可能变为难以稳定。在这样的情况下，也可以使每一步阶的执行时间（也即，步阶切换时间）与PWM周期定时同步。代替地，可以使用于多个步阶中的一部分的切换定时与PWM周期同步，而用于其它步阶的切换定时可以遵照步进调度表中的设定。
第二实施例
图7是描述了根据第二实施例的半导体系统的配置的图。
参考图7，该半导体系统不同于图1中所示的第一实施例的半导体系统之处在于有关控制器1A的下述方面。
SVID命令判决电路12A中的顺序表寄存器115存储步进调度表。步进调度表指定对于作为在改变之前的相位数量的数量和作为改变之后的相位数量的数量的每一个组合的多个步阶中的每一个的偏移电压和的执行时间。这里，使用偏移电压来根据CPU25所命令的电压设置目标电压。
硬逻辑电源控制电路13A中的相位时钟生成单元121在从CPU25接收给出改变要启动的电压调节器的数量（相位数量）的命令的控制命令的情况下，将当前的相位数量改变为CPU25所命令的改变之后的相位数量。
硬逻辑电源控制电路13A中的DAC数字步阶控制单元120在未从CPU25接收到给出改变要启动的电压调节器的数量（相位数量）的命令的控制命令时，将所命令的电压设置作为目标电压，并执行电压控制以使得到CPU25的电源电压变为等于该目标电压，如对于第一实施例所说明的。
DAC数字步阶控制单元120在从CPU25接收到给出改变要启动的电压调节器的数量（相位数量）的命令的控制命令的情况下，在从当前的调节器数量到所命令的改变之后的调节器数量的转换期间以及在所述转换之前和之后，根据顺序表寄存器115中的步进调度表定义的调度，通过以步进方式向所命令的电压增加偏移电压来进行目标电压的步进改变，并执行电压控制以使得到CPU25的电源电压变为等于每一步阶中的目标电压。DAC数字步阶控制单元120根据步进调度表中指定的每一个步阶的执行时间从一个步阶切换到另一步阶。
（电源控制操作）
图8是示出了根据第二实施例的在改变相位数量时用于目标电压控制的过程的流程图。
首先，CPU25输出指定要改变的相位数量的控制命令到串行通信线路上（步骤S301）。
SVID接口14解译通过串行通信线路接收的控制命令，并将用于控制相位数量的命令传递到DAC数字步阶控制单元120（步骤S302）。
DAC数字步阶控制单元120从顺序表寄存器获取与所命令的相位数量和当前的相位数量对应的步进改变调度（步骤S303）。
DAC数字步阶控制单元120根据所述步进改变调度通过增加偏移电压来改变目标电压（步骤S304），并输出数字电压DV（步骤S305）。
DAC22将数字电压DV转换为模拟电压V1（步骤S306）。差分放大器24放大用于CPU25的高电位电压VSEN1和低电位电压VSEN2之间的差，并输出电压V2（步骤S307）。
误差放大器23放大从DAC22输出的电压V1和从差分放大器24输出的电压V2之间的差，并将放大的电压（Eout）作为表示指定的电压和现在正在供应给CPU25的电压之间的差的电压输出到电压调节器。每一个电压调节器基于从误差放大器23输出的该电压（Eout）改变其输出电压。例如，如果高电位电压VSEN1低于所命令的电压Vt，则电压调节器通过接通高侧MOS晶体管196来使高电位电压VSEN1上升。如果高电位电压VSEN1高于所命令的电压Vt，则电压调节器通过接通低侧MOS晶体管197使高电位电压VSEN1下降（步骤S308）。
在此之后，过程返回到步骤S304并重复处理。图9是示例说明根据第二实施例的步进调度表的图。
在图9中的一个示例中，对于当前的相位数量K为8并且改变之后的相位数量M为1的情况，定义表来以六步阶改变相位。定义：在执行时间为ΔT(1)的步阶1中，相位数量应当保持在K，并且目标电压应当被从所命令的电压Vt增加以“+dv(1)”。定义：在执行时间为ΔT(2)的步阶2中，相位数量应当保持在K，并且目标电压应当被进一步增加以“+dv(2)”。定义：在执行时间为ΔT(3)的步阶3中，相位数量应当改变为M，并且目标电压应当被进一步增加以“+dv(3)”。定义：在执行时间为ΔT(4)的步阶4中，相位数量应当保持在M，并且目标电压应当被进一步增加以“+dv(4)”。定义：在执行时间为ΔT(5)的步阶5中，相位数量应当保持在M，并且目标电压应当被进一步增加以“+dv(5)”。定义：在执行时间为ΔT(6)的步阶6中，相位数量应当保持在M，并且目标电压应当被进一步增加以“+dv(6)”。
图10是用于解释对于当前的相位数量K为8并且改变之后的相位数量M为1的情况相位数量和目标电压应当如何改变的图。这里，假设dv(1)=+20mv，dv(2)=+5mv，dv(3)=0mv，dv(4)=‑5mv，dv(5)=‑20mv，并且dv(6)=0mv。
首先，在步阶1中，相位数量保持在K并且目标电压变为Vt+dv(1)。在步阶2中，相位数量保持在K并且目标电压变为Vt+dv(1)+dv(2)。在步阶3中，相位数量改变为M并且目标电压变为Vt+dv(1)+dv(2)+dv(3)。在步阶4中，相位数量保持在M并且目标电压变为Vt+dv(1)+dv(2)+dv(3)+dv(4)。在步阶5中，相位数量改变为M并且目标电压变为Vt+dv(1)+dv(2)+dv(3)+dv(4)+dv(5)。在步阶6中，相位数量保持在M并且目标电压变为Vt+dv(1)+dv(2)+dv(3)+dv(4)+dv(5)+dv(6)。
图11是呈现第二实施例中的调节器簇30的输出电压（Vo）将如何改变的示例的图。
如在图11中可以看到的，在偏移电压未被添加到所命令的电压的情况下，在改变相位数量时，如在此以前践行的，输出电压（Vo）急剧地改变并且出现下冲。
在以步进方式将偏移电压加到所命令的电压的情况下，在改变相位数量时，如本实施例中实现的，输出电压（Vo）温和地改变并且不出现下冲。
如上所述，根据本实施例，通过在相位数量的切换之前正向地偏移（增加）目标电压以及在相位数量的切换之后负向地偏移（降低）目标电压，可以补偿下冲。
如果在PWM周期的中间出现步阶切换，则可能出现电压调节器的非均衡的切换，并且电压可能变为难以稳定。在这样的情况下，也可以使每一步阶的执行时间（也即，步阶切换时间）与PWM周期定时同步。替代地，可以将用于多个步阶的一部分（其中相位数量应当改变的步阶和/或其中偏移电压应当改变的步阶）的切换定时与PWM周期同步，而用于其它步阶的切换定时可以遵照步进调度表中的设定。
此外，根据本实施例，即使在板设计完成之后发现电压变化，也可以仅通过修改固件解决该电压变化而不需要重新调整该IC外部的滤波器电路。
[对第二实施例的修改示例]
在该修改示例中，相位数量的切换根据每PWM周期出现的PWM周期中断（其通过相位时钟生成单元中的计时器产生）而发生。
图12是用于解释在对第二实施例的修改示例中如何实现控制的图。如在第二实施例中所说明的，在相位数量从3改变到1时，偏移电压将在步阶1到6中以步进方式改变。
首先，在步阶1中，相位数量保持在1并且将所命令的电压Vt加上20mV的偏移电压设置作为目标电压。
在步阶2中，相位数量保持在1并且通过增加+5mV的偏移电压增加目标电压。
在步阶3中，相位数量改变为3并且不增加偏移电压。在步阶4中，相位数量保持在3并且通过增加‑5mV的偏移电压来降低目标电压。
在步阶5中，相位数量保持在3并且通过增加‑20mV的偏移电压来降低目标电压。
在步阶6中，相位数量保持在3并且不增加偏移电压。在已经接收到改变相位数量的命令时，内部状态从PS0改变为PS1。从状态改变为PS1的时刻起，在步进调度表中指定的时间“8h05”流逝的情况下，步阶1开始。
从步阶1的开始起，在步进调度表中指定的时间“8h30”流逝的情况下，步阶1终止并且步阶2开始。
在已经出现PWM周期中断时，步阶2终止并且步阶3开始。从步阶3的开始起，在步进调度表中指定的时间“8h40”流逝的情况下，步阶3终止并且步阶4开始。
从步阶4的开始起，在步进调度表中指定的时间“8h10”流逝的情况下，步阶4终止并且步阶5开始。
从步阶5的开始起，在步进调度表中指定的时间“8h16”流逝的情况下，步阶5终止并且步阶6开始。
第三实施例
图13是描述了根据第三实施例的半导体系统的配置的图。
参考图13，该半导体系统不同于图1中所示的第一实施例的半导体系统之处在于有关控制器1B的下述方面。
SVID命令判决电路12B中的顺序表寄存器215存储步进调度表。步进调度表指定对于作为在改变之前的相位数量的数量和作为改变之后的相位数量的数量的每一个组合的多个步阶中的每一个的放大系数和执行时间。这里，所述放大系数是放大从差分放大器24输出的电压V2的可变放大器224的放大系数。
硬逻辑电源控制电路13B中的相位时钟生成单元121在从CPU25接收到给出改变要启动的电压调节器的数量（相位数量）的命令的控制命令的情况下，将当前的相位数量改变为CPU25所命令的改变之后的相位数量。
硬逻辑电源控制电路13B中的DAC数字步阶控制单元220在未从CPU25接收到给出改变要启动的电压调节器的数量（相位数量）的命令的控制命令时，经由DAC222使可变放大器224的放大系数设置为“1”（也即，不执行放大）。从而，与正在供应到CPU25的电压和所命令的电压之间的差对应的电压被供应到电压调节器。
DAC数字步阶控制单元220在从CPU25接收到给出改变要启动的电压调节器的数量（相位数量）的命令的控制命令的情况下，在从当前的调节器数量到所命令的改变之后的调节器数量的转换期间以及在所述转换之前和之后，根据顺序表寄存器115中的步进调度表所定义的调度进行可变放大器224的放大系数的步进改变。从而，与通过以每一步阶中的放大系数放大正在供应CPU25的电压而放大的电压和所命令的电压之间的差对应的电压被供应到电压调节器。
DAC数字步阶控制单元220根据步进调度表中指定的每一个步阶的执行时间从一个步阶切换到另一步阶。
DAC22将从DAC数字步阶控制单元220输出的数字电压DV转换为模拟电压V1。差分放大器24放大用于CPU25的高电位电压VSEN1和低电位电压VSEN2之间的差，并输出电压V2。可变放大器224以通过DAC222设置的放大系数放大从差分放大器24输出的电压V2，并输出电压V3。
误差放大器23放大从DAC22输出的电压V1和从可变放大器224输出的电压V3的差，并将放大的电压作为表示所指定的电压和现在正在供应到CPU25的电压之间的差的电压输出到电压调节器。
（电源控制操作）
图14是根据第三实施例的在改变相位数量时的改变放大系数的过程的流程图。
首先，CPU25输出指定要改变的相位数量的控制命令到串行通信线路上（步骤S101）。
SVID接口14解译通过串行通信线路接收的控制命令，并将用于控制相位数量的该命令传递到DAC数字步阶控制单元220（步骤S102）。
DAC数字步阶控制单元220从顺序表寄存器获取与所命令的相位数量和当前的相位数量的组合对应的步进改变调度（步骤S103）。
DAC数字步阶控制单元220根据步进改变调度经由DAC22改变可变放大器224的放大系数（步骤S104）。
DAC数字步阶控制单元20设置正常的所命令的电压作为目标电压，并输出用以达到所述目标电压的数字电压DV（步骤S105）。
DAC22将数字电压DV转换为模拟电压V1（步骤S106）。差分放大器24放大用于CPU25的高电位电压VSEN1和低电位电压VSEN2之间的差，并输出电压V2（步骤S107）。
可变放大器224以已经设定的放大系数放大差分放大器24的输出，并输出电压V3（步骤S108）。
误差放大器23放大从DAC22输出的电压V1和从可变放大器224输出的电压V2之间的差，并将放大的电压（Eout）作为表示指定的电压和现在供应给CPU25的电压之间的差的电压输出到电压调节器。每一个电压调节器基于从误差放大器23输出的该电压（Eout）改变其输出电压。例如，如果高电位电压VSEN1低于所命令的电压Vt，则电压调节器通过接通高侧MOS晶体管196来使高电位电压VSEN1上升。如果高电位电压VSEN1高于所命令的电压Vt，则电压调节器通过接通低侧MOS晶体管197使高电位电压VSEN1下降（步骤S109）。
在此之后，过程返回到步骤S104并重复处理。图15是示例说明根据第三实施例的步进调度表的图。
在图15中的一个示例中，对于当前的相位数量K为8并且改变之后的相位数量M为1的情况，定义表来以五步阶改变相位。定义：在执行时间是ΔT(1)的步阶1中，相位数量应当保持在K，并且放大系数应当被设置为F(1)。定义：在执行时间是ΔT(2)的步阶2中，相位数量应当保持在K，并且放大系数应当被设置为F(2)。定义：在执行时间是ΔT(3)的步阶3中，相位数量应当改变为M，并且放大系数应当被设置为F(3)。定义：在执行时间是ΔT(4)的步阶4中，相位数量应当保持在M，并且放大系数应当被设置为F(4)。定义：在执行时间是ΔT(5)的步阶5中，相位数量应当保持在M，并且放大系数应当被设置为F(5)。
图16是对于解释对于当前的相位数量K为8并且改变之后的相位数量M为1的情况应当如何改变相位数量的图。这里，假设F(1)=8、F(2)=4、F(3)=4、F(4)=2，并且F(5)=1。
首先，在步阶1中，相位数量保持在K并且放大系数变为F(1)（=8）。在步阶2中，相位数量保持在K并且放大系数变为F(2)（=4）。
在步阶3中，相位数量改变为M并且放大系数变为F(3)（=4）。在步阶4中，相位数量保持在M并且放大系数变为F(4)（=2）。
在步阶5中，相位数量保持在M并且放大系数变为F(5)（=1）。图17是呈现第三实施例中的调节器簇30的输出电压（Vo）将如何改变的示例的图。
如在图17中可以看到的，在放大系数未改变的情况下，在改变相位数量时，如在此以前践行的，输出电压（Vo）急剧地改变并且出现下冲。
在以步进方式改变放大系数的情况下，在改变相位数量时，如本实施例中实现的，输出电压（Vo）温和地改变并且不出现下冲。
如上所述，根据本实施例，通过自相位数量的切换之前起步进地切换可变放大器的放大系数，可以补偿下冲。
如果在PWM周期的中间出现步阶切换，则可能出现电压调节器的非均衡的切换，并且电压可能变为难以稳定。在这样的情况下，也可以使每一步阶的执行时间（也即，步阶切换时间）与PWM周期定时同步。替代地，可以将用于多个步阶的一部分（其中相位数量应当改变的步阶和/或其中放大系数应当改变的步阶）的切换定时与PWM周期同步，而用于其它步阶的切换定时可以遵照步进调度表中的设定。
此外，根据本实施例，即使在板设计完成之后发现电压变化，也可以仅通过修改固件解决该电压变化而不需要重新调整该IC外部的滤波器电路。
（修改例）本发明并不限于前述的实施例，并且构思了如下的修改例。
(1)第一至第三实施例的功能可以组合。在这种情况下，顺序表寄存器应当存储对于第一至第三实施例说明的步进调度表。
在此公开的实施例应当在所有方面都被认为是说明性的和非限制性的。本发明的范围由所附权利要求限定，而不是由前述的说明限定，并且因此，意图将所有落在权利要求的等同的含义和范围内的所有改变包括在其中。